特開2019-220696IP Force 特許公報全文掲載

技術分野

本願は、概して集積回路に関し、更に特定して言えば、集積回路における隔離された半導体層に関連する。

要約特許出願時に添付された[要約書]

【課題】SOI(シリコンオンインシュレータ)ウエハのコストを抑制する。
【解決手段】集積回路100が、単結晶シリコンベースの基板102における隔離窪み118に埋め込み隔離層124を形成することによって形成される。埋め込み隔離層における基板の露出された横方向表面132が誘電体側壁136で覆われる。基板を露出させるために埋め込み隔離層を介してシードトレンチ140が形成される。単結晶シリコンベースのシード層144が、埋め込み隔離層の頂部表面126より上に延在して、シードトレンチを介して形成される。シード層に接してシリコンベースの非結晶層150が形成される。非結晶層の上にキャップ層152が形成される。放射誘導再結晶化プロセスが、非結晶層をシード層と整合される単結晶層に変換する。キャップ層が取り除かれ、埋め込み隔離層の上の隔離された半導体層を残して、単結晶層が平坦化される。
【選択図】図1L

発明が解決しようとする課題[発明の詳細な説明]から抜粋

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1A】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1B】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1C】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1D】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1E】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1F】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1G】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1H】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1I】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1J】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1K】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1L】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1M】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1N】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1O】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1P】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1Q】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1R】製造の連続的段階で示される、例示の集積回路の断面図である。

【図1S】製造の連続的段階で示される、例示の集積回路の断面図である。

【図2A】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2B】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2C】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2D】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2E】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2F】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

【図2G】図1A〜図1Sの集積回路の断面図であり、単結晶領域及び非結晶領域を形成する、また、後続の放射誘導再結晶化プロセスのための、代替の方法を示す。

選択図 図1L出願人が指定した本件の代表的な図

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります