特開 2020-103037 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2020-103037(P2020-103037A)

(43)【公開日】2020年7月2日

(54)【発明の名称】同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20200605BHJP

【ＦＩ】

   H02M3/28 H

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

【外国語出願】

【全頁数】21

(21)【出願番号】特願2020-47750(P2020-47750)

(22)【出願日】2020年3月18日

(62)【分割の表示】特願2018-90463(P2018-90463)の分割

【原出願日】2014年1月21日

(31)【優先権主張番号】13/746,776

(32)【優先日】2013年1月22日

(33)【優先権主張国】US

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】シェン・リウ

(72)【発明者】

【氏名】アレックス・ビィ・ジェンゲリアン

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS01

5H730BB43

5H730BB57

5H730CC01

5H730DD04

5H730EE07

5H730EE14

5H730EE38

5H730EE59

5H730FD01

5H730FD31

5H730FD41

5H730FF17

5H730FF19

(57)【要約】

【課題】同期フライバック変換器における使用のための二次コントローラは、比較器と、駆動回路と、論理回路網とを含む。
【解決手段】比較器は、同期フライバック変換器の二次巻線電圧を示す入力信号に対するしきい値の比較に応答して比較信号を生成するよう結合される。駆動回路は、同期フライバック変換器の一次側に結合されるように第１のスイッチを制御するために駆動信号を生成するよう結合される。駆動信号は同期フライバック変換器の出力を示すフィードバック信号に応答して駆動回路によって生成されるよう結合される。論理回路網は駆動回路および比較器に結合される。論理回路網はさらに、駆動信号と比較信号とに応答して第２のスイッチを制御するために制御信号を生成するよう結合される。
【選択図】図１

【特許請求の範囲】

【請求項1】

同期フライバック変換器における使用のための二次コントローラであって、
前記同期フライバック変換器の二次巻線電圧を示す入力信号に対するしきい値の比較に応答して比較信号を生成するよう結合される比較器と、
前記同期フライバック変換器の一次側に結合されるように第１のスイッチを制御するために駆動信号を生成するよう結合される駆動回路とを含み、前記駆動信号は前記同期フライバック変換器の出力を示すフィードバック信号に応答して前記駆動回路によって生成されるよう結合されており、前記二次コントローラはさらに、
前記駆動回路および前記比較器に結合される論理回路網を含み、前記論理回路網は、前記駆動信号と前記比較信号とに応答して第２のスイッチを制御するために制御信号を生成するよう結合されており、前記第２のスイッチは、前記同期フライバック変換器の二次側に結合される、二次コントローラ。

【請求項2】

前記論理回路網は前記駆動信号に応答してセットされるとともに前記制御信号に応答してリセットされるよう結合されるラッチを含み、前記論理回路網は前記ラッチのラッチ出力に応答して前記制御信号を生成するよう結合される、請求項１に記載の二次コントローラ。

【請求項3】

前記駆動信号を受け取るとともに遅延駆動信号を生成するよう前記駆動回路に結合される遅延回路をさらに含み、前記ラッチは前記遅延駆動信号に応答してセットされるよう前記遅延回路に結合される、請求項２に記載の二次コントローラ。

【請求項4】

前記論理回路網は、前記駆動信号と、前記比較信号と、前記ラッチ出力とに応答して前記制御信号を生成するよう結合されるＡＮＤゲートを含む、請求項２に記載の二次コントローラ。

【請求項5】

前記ラッチに結合されるとともに前記制御信号を受け取るよう結合されるワンショット回路をさらに含み、前記ワンショット回路は前記制御信号に応答して前記ラッチをリセットするよう結合される、請求項２に記載の二次コントローラ。

【請求項6】

前記ワンショット回路は、前記制御信号の立下りエッジに応答して前記ラッチをリセットするよう結合される、請求項５に記載の二次コントローラ。

【請求項7】

前記入力信号は、前記同期フライバック変換器のエネルギー伝達要素の二次巻線に結合される巻線感知回路によって生成される、請求項１に記載の二次コントローラ。

【請求項8】

前記駆動回路によって受け取られるよう結合されるクロック信号を生成するように結合される発振器をさらに含み、前記駆動回路は前記クロック信号に応答して前記駆動信号を生成するよう結合される、請求項１に記載の二次コントローラ。

【請求項9】

電力変換器であって、
一次巻線および二次巻線を有するエネルギー伝達要素と、
前記一次巻線と前記電力変換器の入力とに結合される第１のスイッチと、
前記エネルギー伝達要素を介して前記電力変換器の入力から前記電力変換器の出力までのエネルギーの伝達を制御するために前記第１のスイッチのスイッチングを制御するよう結合される二次コントローラとを含み、前記二次コントローラは、
前記二次巻線の二次巻線電圧を示す入力信号に対するしきい値の比較に応答して比較信号を生成するよう結合される比較器と、
前記第１のスイッチを制御するために駆動信号を生成するよう結合される駆動回路と
を含み、前記駆動信号は前記電力変換器の出力を示すフィードバック信号に応答して前記駆動回路によって生成されるよう結合されており、前記二次コントローラはさらに、
前記駆動回路および前記比較器に結合される論理回路網を含み、前記論理回路網は、前記駆動信号と前記比較信号とに応答して第２のスイッチを制御するために制御信号を生成するよう結合されており、前記第２のスイッチは、前記電力変換器の二次側に結合される、電力変換器。

【請求項10】

前記論理回路網は前記駆動信号に応答してセットされるとともに前記制御信号に応答してリセットされるよう結合されるラッチを含み、前記論理回路網は前記ラッチのラッチ出力に応答して前記制御信号を生成するよう結合される、請求項９に記載の電力変換器。

【請求項11】

前記二次コントローラは前記駆動信号を受け取るとともに遅延駆動信号を生成するよう前記駆動回路に結合される遅延回路をさらに含み、前記ラッチは前記遅延駆動信号に応答してセットされるよう前記遅延回路に結合される、請求項１０に記載の電力変換器。

【請求項12】

前記第１のスイッチのスイッチングは前記遅延駆動信号に応答して制御されるよう結合される、請求項１１に記載の電力変換器。

【請求項13】

前記論理回路網は、前記駆動信号と、前記比較信号と、前記ラッチ出力とに応答して前記制御信号を生成するよう結合されるＡＮＤゲートを含む、請求項１０に記載の電力変換器。

【請求項14】

前記ラッチに結合されるとともに前記制御信号を受け取るよう結合されるワンショット回路をさらに含み、前記ワンショット回路は前記制御信号に応答して前記ラッチをリセットするよう結合される、請求項１０に記載の電力変換器。

【請求項15】

前記ワンショット回路は、前記制御信号の立下りエッジに応答して前記ラッチをリセットするよう結合される、請求項１４に記載の電力変換器。

【請求項16】

前記入力信号は、前記二次巻線に結合される巻線感知回路によって生成される、請求項９に記載の電力変換器。

【請求項17】

前記二次コントローラは前記駆動回路によって受け取られるよう結合されるクロック信号を生成するように結合される発振器をさらに含み、前記駆動回路は前記クロック信号に応答して前記駆動信号を生成するよう結合される、請求項９に記載の電力変換器。

【請求項18】

同期フライバック電力変換器を制御する方法であって、
前記同期フライバック電力変換器のエネルギー伝達要素の二次巻線の二次巻線電圧を示す入力信号としきい値を比較するステップと、
前記しきい値を前記入力信号と比較するステップに応答して、前記二次巻線に結合される第２のスイッチをイネーブルにするステップと、
複数のイベントの少なくとも１つに応答して、前記第２のスイッチをディセーブルにするステップとを含み、前記複数のイベントは、前記入力信号が前記しきい値に到達することと、駆動信号が前記エネルギー伝達要素の一次巻線に結合される第１のスイッチをイネーブルにするレベルを有することとを含み、前記第１のスイッチは、前記エネルギー伝達要素を介して前記同期フライバック電力変換器の入力から前記同期フライバック電力変換器の出力までのエネルギーの伝達を制御する、方法。

【請求項19】

前記第２のスイッチをイネーブルにするステップは、前記駆動信号に応答してラッチをセットするステップを含み、前記第２のスイッチをディセーブルにするステップは前記ラ
ッチをリセットするステップを含む、請求項１８に記載の方法。

【請求項20】

前記ラッチをセットするステップは、前記ラッチが前記遅延駆動信号に応答してセットされるように前記駆動信号を遅延するステップを含む、請求項１９に記載の方法。

【請求項21】

前記ラッチをリセットするステップは、前記第２のスイッチをイネーブルおよびディセーブルにする制御信号の立下りエッジを検出するステップを含み、前記ラッチは、前記制御信号の前記立下りエッジを検出するステップに応答してリセットされる、請求項１９に記載の方法。

【請求項22】

クロック信号と、前記同期フライバック電力変換器の出力とに応答して前記駆動信号を生成するステップをさらに含む、請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

背景情報
開示の分野
本発明は一般に、電力変換器の制御に関する。より具体的には、本発明の例はスイッチモード電力変換器の制御に関する。

【背景技術】

【0002】

背景
スイッチモード電力変換器は、たとえばモバイル電子デバイスに一般的に用いられる充電器といった、動作のために調整された直流（ｄｃ）源を必要とする家庭用または産業用の器具に広く用いられている。オフラインのａｃ−ｄｃ変換器は、低周波数（たとえば、５０Ｈｚまたは６０Ｈｚ）の高電圧ａｃ（交流）入力電圧を必要なレベルのｄｃ出力電圧に変換する。さまざまなタイプのスイッチモード電力変換器が、それらの良好に調節された出力、高効率、小さいサイズ、ならびに安全および保護機構により、一般的になっている。スイッチモード電力変換器の一般的なトポロジは特に、共振タイプを含む、フライバック、フォワード、ブースト、バック、ハーフブリッジ、およびフルブリッジを含む。

【発明の概要】

【課題を解決するための手段】

【0003】

同期スイッチモード電力変換器のようないくつかのスイッチモード電力変換器は、電力変換器の一次側上に第１のスイッチを含み得、また電力変換器の二次側上に同期整流回路のスイッチのような第２のスイッチを含み得る。第１のスイッチは、電力変換器の入力と出力との間でエネルギー伝達を制御するよう、オン状態（すなわち閉スイッチ）とオフ状態（すなわち開スイッチ）との間でスイッチングされ得る。第２のスイッチは、第１のスイッチがオフ状態にスイッチングされる場合に、エネルギーが電力変換器の出力に伝達される効率を増加するよう使用され得る。動作において、第２のスイッチは、両方のスイッチが同時にオン状態にならないように第１のスイッチと協働してオン状態とオフ状態との間でスイッチングされる。これにより、電力変換器の効率の低減につながり得る、電力変換器が出力にてエネルギーを短絡回路に提供しようとする状態が防止される。

【0004】

同期スイッチモード電力変換器は、電力変換器の出力での負荷条件に依存して、連続的な導電モードおよび非連続的な導電モードの両方で動作し得る。電力変換器が両方の動作モードで効率的に動作することが望ましくあり得る。したがって、電力変換器の二次側は、第２のスイッチの制御を電力変換器の一次側と協調させて、連続的な導電モードおよび非連続的な導電モードの両方において第１のスイッチおよび第２のスイッチが確実に同時にオン状態にならないようにし得る。

【0005】

本発明の非限定的かつ非網羅的な実施例は、添付の図面を参照して記載される。図面において、参照番号は、別途特定されない限り、さまざまな図を通じて同様の部分を指す。

【図面の簡単な説明】

【0006】

【図1】本発明の教示に従った、同期フライバックスイッチモード電力変換器の二次コントローラから信号を受け取るよう結合される一次コントローラを含む同期フライバックスイッチモード電力変換器の一例の概略図を示す図である。

【図2】本発明の教示に従った、同期フライバックスイッチモード電力変換器の二次コントローラに含まれ得る例示的な制御回路の概略的なブロック図を示す図である。

【図3A】本発明の教示に従った、非連続的な導電モードで動作する二次コントローラに関連付けられる信号を示す例示的なタイミング図を示す図である。

【図3B】本発明の教示に従った、連続的な導電モードで動作する二次コントローラに関連付けられる信号を示す例示的なタイミング図を示す図である。

【図4】本発明の教示に従った、同期フライバックスイッチモード電力変換器の動作の例示的なプロセスを示すフローチャートである。

【0007】

対応する参照符号は、図面のいくつかの図を通じて、対応する構成要素を示す。当業者であれば、図における要素が単純さおよび明瞭さのために示されており、必ずしも尺度決めされているわけではないということを理解するであろう。たとえば、図中の要素のうちいくつかの寸法は、本発明のさまざまな実施例の理解の向上を支援するよう、他の要素に対して強調されている場合がある。さらに、商業的に実現可能な実施例において有用または必要である一般的であるがよく理解されている要素は、本発明のこれらのさまざまな実施例の表示をあまり妨げないように、しばしば示されない。

【発明を実施するための形態】

【0008】

詳細な説明
以下の記載において、本発明の完全な理解を提供するよう、多くの特定の詳細を記載する。しかしながら、当業者であれば、これらの特定の詳細は本発明を実施するのに用いられることが必要でないということが明らかであろう。他の例では、周知の材料または方法は、本発明を不明瞭にすることを回避するように詳細に記載されない。

【0009】

この明細書を通じて、「一実施例」、「実施例」、「一例」または「例」への参照は、実施例または例に関連して記載される特定の特徴、構造または特性が本発明の少なくとも１つの実施例に含まれることを意味する。したがって、「一実施例において」、「実施例において」、「一例」または「例」といった文言がこの明細書全体を通じてさまざまなところに現れるが、これらはすべて必ずしも同じ実施例または例を指しているわけではない。さらに、当該特定の特徴、構造または特性は、１つ以上の実施例または例における任意の好適な組合せおよび／または部分的な組合せで組み合されてもよい。特定の特徴、構造または特性は、記載される機能性を提供する集積回路、電子回路、組合せ論理回路網、または他の好適な構成要素に含まれてもよい。さらに、ここで提供される図は、当業者への説明目的のためであって、これらの図面は必ずしも尺度決めされていないということが理解される。

【0010】

図１は、本発明の教示に従った、同期フライバックスイッチモード電力変換器１００の二次コントローラ１４０から信号を受け取るよう結合される一次コントローラ１８０を含む同期フライバックスイッチモード電力変換器１００の一例の概略図を示す。図１において示される例では、同期フライバックスイッチモード電力変換器１００は、二次制御を利用する。フライバック変換器のための二次制御は、過渡負荷に対するより厳格な出力調整およびより速い応答の利点を有するということが理解される。

【0011】

同期フライバックスイッチモード電力変換器１００は、調整されていない入力電圧Ｖ_ＩＮ１０２を入力にて受け取り、電気的負荷１２８への出力電圧Ｖ_Ｏ１２０および出力電流Ｉ_Ｏ１１８を作り出す。入力電圧Ｖ_ＩＮ１０２は、整流およびフィルタリングされたａｃ電圧であってもよい。示されるように、入力電圧Ｖ_ＩＮ１０２は、入力帰還部とも称される一次接地１０４を基準とし、出力電圧Ｖ_ＯＵＴ１２０は、出力帰還部とも称される二次接地１２２を基準とする。他の例では、同期フライバックスイッチモード電力変換器１００は、１つより多い出力を有してもよい。

【0012】

さらに図１に示されるように、同期フライバックスイッチモード電力変換器１００は、
出力電圧Ｖ_Ｏ１２０を所望の電圧レベルに調整するよう電力変換器１００の回路を制御するために一次コントローラ１８０および二次コントローラ１４０を含む。一例では、同期フライバックスイッチモード電力変換器１００は、スタートアップ期間の後、所望の電圧レベルに出力電圧Ｖ_Ｏ１２０を調整し得る。スタートアップ期間は、同期フライバックスイッチモード電力変換器１００に入力電圧Ｖ_ＩＮ１０２が導入されたときから一次コントローラ１８０および二次コントローラ１４０が出力電圧Ｖ_Ｏ１２０を調整するよう動作を開始するまでの期間であってもよい。この例示的な同期フライバックスイッチモード電力変換器１００において、出力電圧Ｖ_Ｏ１２０におけるリップルを平滑化するよう出力キャパシタＣ１ １１６がこの出力に結合される。

【0013】

一次巻線１１０および二次巻線１１２を有する結合されたインダクタとして示されるエネルギー伝達要素Ｔ１ １２４がさらに図１に含まれる。エネルギー伝達要素Ｔ１ １２４は、一次巻線１１０から二次巻線１１２にエネルギーを伝達するよう結合される。さらに、エネルギー伝達要素Ｔ１ １２４は、同期フライバックスイッチモード電力変換器１００の一次側上の回路と、同期フライバックスイッチモード電力変換器１００の二次側上の回路との間にガルバニック絶縁を提供する。換言すると、同期フライバックスイッチモード電力変換器１００の一次側と二次側との間に適用されるｄｃ電圧によって作り出される電流は実質的に０である。

【0014】

一次巻線１１０に電気的に結合される回路は、同期フライバックスイッチモード電力変換器１００の一次側と称され得る。同様に、二次巻線１１２に電気的に結合される回路は、同期フライバックスイッチモード電力変換器１００の二次側と称され得る。示される例では、スイッチング装置Ｓ１ １５０は一次巻線１１０にてエネルギー伝達要素１２４に結合されるとともに、入力帰還部１０４にて同期フライバックスイッチモード電力変換器１００の入力に結合される。スイッチング装置Ｓ１ １５０は、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）などであってもよい。示されるように、一次コントローラ１８０は、スイッチング装置Ｓ１ １５０のような一次側の回路構成要素に結合される。二次コントローラ１４０は、同期整流回路１２６、二次巻線１１２、および他の回路構成要素といった二次側の回路に結合される。動作において、一次コントローラ１８０および二次コントローラ１４０は、エネルギー伝達要素Ｔ１ １２４を介して同期フライバックスイッチモード電力変換器１００の入力から出力までエネルギー伝達を制御するよう、同期フライバックスイッチモード電力変換器１００の回路（たとえばスイッチング装置Ｓ１ １５０および同期整流回路１２６）を制御する。

【0015】

クランプ回路１０６は、エネルギー伝達要素Ｔ１ １２４の一次巻線１１０の両端に結合されるとともに、同期フライバックスイッチモード電力変換器１００の入力に結合される。クランプ回路１０６は、スイッチング装置Ｓ１ １５０に亘る一次巻線１１０からの漏れインダクタンスによる如何なるターンオフ時のスパイクもクランプするよう動作する。

【0016】

一次コントローラ１８０および二次コントローラ１４０は、集積回路に含まれてもよい。一例では、一次コントローラ１８０は第１の集積回路ダイに含まれており、二次コントローラ１４０は第２の集積回路ダイに含まれる。第１の集積回路ダイおよび第２の集積回路ダイは両方とも集積回路パッケージに配置される。一例では、スイッチング装置Ｓ１ １５０は、一次コントローラ１８０および二次コントローラ１４０も含む集積回路パッケージにおけるモノリシックまたはハイブリッド構造に含まれてもよい。一例では、スイッチング装置Ｓ１ １５０は一次コントローラ１８０も含む第１の集積回路ダイ上に配置されており、二次コントローラ１４０は第２の集積回路ダイに含まれる。別の例では、スイッチング装置Ｓ１ １５０は、第１の集積回路ダイ上に配置されており、一次コントロー
ラ１８０は第２の集積回路ダイに含まれており、二次コントローラ１４０は第３の集積回路ダイに含まれる。一次コントローラ１８０を含むダイは、二次コントローラ１４０を含むダイからガルバニック絶縁される。したがって、一次コントローラ１８０は、二次コントローラ１４０からガルバニック絶縁される。

【0017】

一次コントローラ１８０および二次コントローラ１４０は互いにガルバニック絶縁されるが、一次コントローラ１８０および二次コントローラは互いに通信し得る。具体的には、二次コントローラ１４０は、磁気的に結合された通信リンク（図１には示さず）を通じて信号を提供することにより、一次コントローラ１８０と通信し得る。一例では、一次コントローラ１８０と二次コントローラ１４０との間のこの通信リンクは、集積回路パッケージのリードフレームに含まれるガルバニック絶縁された導電ループを用いて実現されてもよい。代替的には、二次コントローラ１４０はオプトカプラまたは結合されたインダクタを通じて一次コントローラ１８０に信号を提供してもよい。

【0018】

示される例において、二次コントローラ１４０は、遅延駆動信号Ｕ_ＤＰＤ１４８を一次コントローラ１８０に送信する。一次コントローラ１８０は、遅延駆動信号Ｕ_ＤＰＤ１４８に応答して、スイッチング装置Ｓ１ １５０の状態を制御する。たとえば、スイッチング装置Ｓ１ １５０は、遅延駆動信号Ｕ_ＤＰＤ１４８に応答して一次コントローラ１８０によって生成されるスイッチ駆動信号１８２に依存して、オン状態（たとえば閉スイッチとして）またはオフ状態（たとえば開スイッチとして）で動作し得る。動作において、一次コントローラ１８０は、スイッチング装置Ｓ１ １５０および一次巻線１１０を通じて一次電流Ｉ_ＳＷ１３０を制御する。示される例では、一次コントローラ１８０は、電流感知信号１３４として一次電流Ｉ_ＳＷ１３０を感知する。一次電流Ｉ_ＳＷ１３０を感知するために、さまざまな技術が用いられてもよい。これらの技術は、電流を伝達する抵抗器の両端の電圧を受け取ること、変流器からスケーリングされた電流を受け取ること、電流を伝達するＭＯＳＦＥＴのオン抵抗の両端の電圧を受け取ることなどを含む。

【0019】

図１における電流感知信号１３４の波形は、同期フライバックスイッチモード電力変換器１００が、軽負荷での動作の場合に典型的であり得る非連続的な導電モードで動作していることを示す。非連続的な導電モードでの動作の顕著な特徴は、スイッチング装置Ｓ１
１５０がオンになってすぐ後、一次電流Ｉ_ＳＷ１３０が実質的に０であることである。より高い負荷では、同期フライバックスイッチモード電力変換器１００は典型的に、スイッチング装置Ｓ１ １５０がオンになったすぐ後で０でない値を有する一次電流Ｉ_ＳＷ１３０を有することにより識別される連続的な導電モードで動作する。

【0020】

スイッチング装置Ｓ１ １５０がオンである場合、一次巻線１１０を通る電流は、エネルギー伝達要素Ｔ１ １２４に保存されるエネルギーを増加する。第１の極性を有する一次巻線電圧Ｖ_Ｐ１０８が一次巻線１１０の両端に生じる。スイッチング装置Ｓ１ １５０がオン状態にある際、Ｖ_Ｐ１０８の反対の極性を有する二次巻線電圧Ｖ_Ｓ１１３が二次巻線１１２の両端に生じる。二次巻線電圧Ｖ_Ｓ１１３が正の電圧である場合、同期整流回路１２６は開回路として作用し得る。

【0021】

一次コントローラ１８０は、スイッチング装置Ｓ１ １５０をオン状態からオフ状態に遷移させ得、これにより一次電流Ｉ_ＳＷ１３０が電流限界Ｉ_Ｐ１３２に到達する際にスイッチング装置Ｓ１ １５０を通る電流をブロックする。電流限界Ｉ_Ｐ１３２は、一例では、固定された限界である。スイッチング装置Ｓ１ １５０がオン状態からオフ状態に遷移すると、二次巻線電圧Ｖ_Ｓ１１３は負の電圧になり、エネルギーが出力キャパシタＣ１ １１６に伝達することを可能にする。これにより、電力を電気的負荷１２８に与える。一例では、二次コントローラ１４０は、出力キャパシタＣ１ １１６が帯電されるように二次巻線電圧Ｖ_Ｓ１１３が負の電圧に遷移すると、閉スイッチとして作用する（すなわち電
流を伝達する）よう同期整流回路１２６を制御し得る。

【0022】

この例では、同期フライバックスイッチモード電力変換器１００はさらに、二次巻線感知回路１６８を含む。一例では、二次巻線感知回路１６８は、二次巻線電圧Ｖ_Ｓ１１３を示す順電圧Ｖ_Ｆ１６７を感知するとともに、順電圧Ｖ_Ｆ１６７のクランプされたバージョンを生成するよう結合される。一例では、順電圧Ｖ_Ｆ１６７は、出力電圧Ｖｏ１２０および二次巻線電圧Ｖ_Ｓ１１３の合計と実質的に等しい。示される例では、二次巻線感知回路１６８は、クランプされた順電圧Ｖ_ＣＦ１６６の正の振幅を制限することにより、順電圧Ｖ_Ｆ１６７のクランプされたバージョンを示すクランプされた順電圧Ｖ_ＣＦ１６６を生成する。より具体的には、二次巻線感知回路１６８は、順電圧Ｖ_Ｆ１６７を感知するとともに、クランプされた順電圧Ｖ_ＣＦ１６６の正の振幅を約４．３Ｖに制限することによりクランプされた順電圧Ｖ_ＣＦ１６６を作り出すよう、二次巻線１１２に結合される高電圧ｎチャネルＭＯＳＦＥＴを含む。なお、他の例では、二次巻線感知回路１６８は、二次巻線感知回路１６８の出力にて生成される信号の正の振幅を必ずしも制限しなくてもよい。二次巻線感知回路１６８は、同期フライバックスイッチモード電力変換器１００のスタートアップの間に二次コントローラ１４０に電力が供給された後で同期フライバックスイッチモード電力変換器１００が通常動作に入ると、イネーブルにされる。一例では、二次巻線感知回路１６８は二次コントローラ１４０と同じ集積回路ダイに配置されてもよい。別の例では、二次巻線感知回路１６８は、二次コントローラ１４０を含む集積回路ダイの外側に配置されてもよく、クランプされた順電圧Ｖ_ＣＦ１６６を二次コントローラ１４０の巻線感知端子に提供するよう結合されてもよい。

【0023】

示される例では、二次コントローラ１４０は、同期フライバックスイッチモード電力変換器１００の出力量Ｕ_Ｏ１５６を示すフィードバック信号Ｕ_ＦＢ１５４に応答して駆動信号Ｕ_ＰＤ１４６を生成する駆動回路１４４を含む。出力量Ｕ_Ｏ１５６は出力電圧Ｖ_Ｏ１２０および／または出力電流Ｉ_Ｏ１１８を含んでもよい。一例では、感知回路１５２は、出力量Ｕ_Ｏ１５６を感知するとともに、出力量１５６に応答してフィードバック信号Ｕ_ＦＢ１５４を生成するよう結合される。示される例では、二次コントローラ１４０は、二次コントローラ１４０のフィードバック端子にてフィードバック信号Ｕ_ＦＢ１５４を受け取るよう、感知回路１５２に結合される。一例では、感知回路１５２は、出力電圧Ｖ_Ｏ１２０を示すスケールダウンされた電圧としてフィードバック信号Ｕ_ＦＢ１５４を生成するよう同期フライバックスイッチモード電力変換器１００の出力に結合される抵抗分割器を含む。一例では、感知回路１５２は二次コントローラ１４０と同じ集積回路ダイに配置される。

【0024】

例示的な二次コントローラ１４０において、駆動信号Ｕ_ＰＤ１４６は、スイッチング装置Ｓ１ １５０についてイネーブルにされるスイッチング期間またはディセーブルにされるスイッチング期間を示し得る。換言すると、駆動信号Ｕ_ＰＤ１４６は、二次コントローラ１４０に含まれる発振器１７０によって生成されるクロック信号Ｕ_ＣＬＫ１７２の連続するパルス同士の間の時間期間によって規定されるスイッチング期間において、一次コントローラ１８０がスイッチング装置Ｓ１ １５０をイネーブルにする（ＯＮにする）またはディセーブルにする（ＯＮにしない）べきかどうかを示し得る。たとえば、駆動信号Ｕ_ＰＤ１４６は、出力電圧Ｖ_Ｏ１２０が所望の電圧レベルを下回るよう低下すると、一次コントローラ１８０がスイッチング期間においてスイッチング装置Ｓ１ １５０をイネーブルにしてより多くのエネルギーを電力変換器１００の二次側に提供するべきであるということを示し得る。同様に、駆動信号Ｕ_ＰＤ１４６は、出力電圧Ｖ_Ｏ１２０が実質的に所望の電圧レベル以下であると、一次コントローラ１８０がスイッチング期間においてスイッチング装置Ｓ１ １５０をディセーブルにして電力変換器１００の二次側にエネルギーをあまり提供しないようにするべきであることを示し得る。

【0025】

示される例では、駆動回路１４４は発振器１７０からクロック信号Ｕ_ＣＬＫ１７２を受け取るよう結合される。一例では、駆動回路１４４はフィードバック信号Ｕ_ＦＢ１５４を出力しきい値Ｖ_ＴＨと比較し、クロック信号Ｕ_ＣＬＫ１７２が論理ハイである場合にフィードバック信号Ｕ_ＦＢ１５４が出力しきい値Ｖ_ＴＨよりも小さいならば、駆動信号Ｕ_ＰＤ１４６を論理ハイ信号として生成する。駆動回路１４４は、フィードバック信号Ｕ_ＦＢ１５４が出力しきい値Ｖ_ＴＨよりも大きくおよび／またはクロック信号Ｕ_ＣＬＫ１７２が論理ローであれば、論理ロー信号として駆動信号Ｕ_ＰＤ１４６を生成する。示される例では、駆動回路１４４は、クロック信号Ｕ_ＣＬＫ１７２と、出力しきい値Ｖ_ＴＨに対するフィードバック信号Ｕ_ＦＢ１５４の比較とに応答して、出力駆動信号Ｕ_ＰＤ１４６に結合されるＡＮＤゲートを含む。さらに示されるように、ＡＮＤゲートは２入力のＡＮＤゲートである。駆動回路１４４は、さらにＡＮＤゲートの第１の入力と比較器との間に結合されるインバータを含む。一例では、比較器は、出力しきい値Ｖ_ＴＨと実質的に等しいしきい値電圧を有する電圧比較器であり、フィードバック信号Ｕ_ＦＢ１５４を受け取るようさらに結合される。ＡＮＤゲートの第２の入力は発振器１７０からのクロック信号Ｕ_ＣＬＫ１７２を受け取るよう結合される。

【0026】

図１においてさらに示されるように、二次コントローラ１４０はさらに、遅延回路１６２および制御回路１６０を含む。遅延回路１６２は、駆動信号Ｕ_ＰＤ１４６を受け取るよう駆動回路１４４に結合され、駆動信号Ｕ_ＰＤ１４６を遅延させて遅延駆動信号Ｕ_ＤＰＤ１４８を生成するよう結合される。示される例では、制御回路１６０は、駆動信号Ｕ_ＰＤ１４６と、遅延駆動信号Ｕ_ＤＰＤ１４８と、クランプされた順電圧Ｖ_ＣＦ１６６とを受け取るよう結合される。示されるように、制御回路１６０は、駆動信号Ｕ_ＰＤ１４６およびクランプされた順電圧Ｖ_ＣＦ１６６に応答して制御信号Ｕ_ＣＲ１６４を生成するよう結合される。制御回路１６０はさらに、遅延駆動信号Ｕ_ＤＰＤ１４８に応答して制御信号Ｕ_ＣＲ１６４を生成するよう結合されてもよい。

【0027】

制御信号Ｕ_ＣＲ１６４は同期整流回路１２６を制御する。図１の例に示されるように、同期整流回路１２６は、同期フライバックスイッチモード電力変換器１００の二次側の二次巻線１１２に結合される。示される例では、同期整流回路１２６は、二次コントローラ１４０からの制御信号Ｕ_ＣＲ１６４によって制御されるスイッチＳ２ １２７を含む。一例では、スイッチＳ２ １２７はそのゲートが制御信号Ｕ_ＣＲ１６４に結合されるＭＯＳＦＥＴである。スイッチＳ２ １２７は、制御信号Ｕ_ＣＲ１６４に依存して、オン状態（すなわちスイッチＳ２ １２７がオンされる）またはオフ状態（すなわちスイッチＳ２ １２７がオフされる）で動作し得る。二次コントローラ１４０からの制御信号Ｕ_ＣＲ１６４によってオンされた場合、同期整流回路１２６のスイッチＳ２ １２７は電流を伝達し得る。示される例では、同期整流回路１２６はダイオードを含む。当該ダイオードは、別個の構成要素であってもよく、または、示されるスイッチ（たとえばＭＯＳＦＥＴのボディダイオード）と同じ構成要素に含まれてもよい。

【0028】

制御回路１６０は、スイッチング装置Ｓ１ １５０およびスイッチＳ２ １２７が同時にオン状態にならないように同期整流回路１２６のスイッチＳ２ １２７を制御する。もし同時にオン状態になると、同期フライバックスイッチモード電力変換器１００の効率が大きく低減され得る。制御回路１６０は、クランプされた順電圧Ｖ_ＣＦ１６６を監視しており、クランプされた順電圧Ｖ_ＣＦ１６６がスイッチング装置Ｓ１ １５０がオフ状態に遷移したことを示す負の電圧になると、オンスイッチＳ２ １２７をオンにし得る。一例では、制御回路１６０は、クランプされた順電圧Ｖ_ＣＦ１６６を負のしきい電圧と比較して、クランプされた順電圧Ｖ_ＣＦ１６６が負の電圧になったかどうかを決定し得る。

【0029】

スイッチＳ２ １２７がオン状態にある際、エネルギー伝達要素Ｔ１ １２４に保存されるエネルギーは、二次電流（図示せず）が出力キャパシタＣ１ １１６を帯電する状態
で、同期フライバックスイッチモード電力変換器１００の出力に伝達される。二次電流は、出力電圧Ｖ_Ｏ１２０が増加すると（すなわち、より多くのエネルギーが同期フライバックスイッチモード電力変換器１００の出力に伝達されると）、減少し得る。スイッチＳ２
１２７における電流が実質的に二次電流と同じであるので、スイッチＳ２ １２７の両端の電圧降下はさらに減少し得る。これにより、順電圧Ｖ_Ｆ１６７（およびクランプされた順電圧Ｖ_ＣＦ１６６）が、出力帰還部１２２に対して負の値が小さくなる。一例では実質的に０Ｖである。一例では、制御回路１６０は、クランプされた順電圧Ｖ_ＣＦ１６６が実質的に０Ｖになると、スイッチＳ２ １２７をオフにし得る。

【0030】

同期フライバックスイッチモード電力変換器１００が非連続的な導電モードで動作する場合、二次電流は、次のイネーブルにされるスイッチング期間のスタートの前（すなわち駆動信号Ｕ_ＰＤ１４６が論理ハイ信号になる前）に実質的に０まで降下する。これにより、順電圧Ｖ_Ｆ１６７（およびクランプされた順電圧Ｖ_ＣＦ１６６）は負の電圧から実質的に０Ｖまで増加する。したがって、非連続的な導電モードでは、制御回路１６０は、いつスイッチＳ２ １２７をオフにするべきかを決定するために、クランプされた順電圧Ｖ_ＣＦ１６６を用い得る。具体的には、制御回路１６０は、クランプされた順電圧Ｖ_ＣＦ１６６を同じ負のしきい電圧と比較し、クランプされた順電圧Ｖ_ＣＦ１６６が実質的に負のしきい電圧以上であれば、スイッチＳ２ １２７をオフにし得る。

【0031】

同期フライバックスイッチモード電力変換器１００が連続的な導電モードで動作する際、二次電流は、駆動信号Ｕ_ＰＤ１４６が、一次コントローラ１８０がスイッチング装置Ｓ１ １５０をイネーブルにするべきであることを示す前に（すなわち次のイネーブルにされるスイッチング期間のスタートの前に）、実質的に０まで降下しない。したがって、順電圧Ｖ_Ｆ１６７（およびクランプされた順電圧Ｖ_ＣＦ１６６）は、スイッチング装置Ｓ１
１５０がオン状態に遷移するまで負のしきい電圧よりも低いままであり得る。結果として、制御回路１６０は、スイッチング装置Ｓ１ １５０がオン状態に遷移する前にスイッチＳ２ １２７をオフにするよう、クランプされた順電圧Ｖ_ＣＦ１６６を用い得ない。示される例では、連続的な導電モードにおいて、制御回路１６０は、駆動信号Ｕ_ＰＤ１４６が、一次コントローラ１８０がスイッチング装置Ｓ１ １５０をイネーブルにするべきであると示す論理ハイ信号になると、スイッチＳ２ １２７をオフにする。なお、駆動信号Ｕ_ＰＤ１４６は、一次コントローラ１８０がスイッチング装置Ｓ１ １５０をイネーブルにするべきであることを示すが、一次コントローラ１８０は、二次コントローラ１４０から駆動信号Ｕ_ＰＤ１４６の遅延されたバージョン（すなわち遅延駆動信号Ｕ_ＤＰＤ１４８）を受け取る前にスイッチング装置Ｓ１ １５０をオン状態に遷移しない。この態様で制御回路１６０は、動作の非連続的な導電モードおよび連続的な導電モードの両方において、スイッチング装置Ｓ１ １５０およびスイッチＳ２ １２７が同時にオン状態にならないことを確実にする。

【0032】

示される例では、二次コントローラ１４０は同期フライバックスイッチモード電力変換器１００の二次側から電力を受け取るよう結合され得る。たとえば、二次コントローラ１４０は、二次巻線１１２に結合され得るバイパスキャパシタ（図示せず）に結合され得る。バイパスキャパシタは、ある電圧レベルまで帯電されると、制御回路１６０のような二次コントローラ１４０の回路を動作するよう電力を提供し得る。スタートアップの際、たとえば、入力電圧Ｖ_ＩＮ１０２が同期フライバックスイッチモード電力変換器１００の入力に導入される際、一次コントローラ１８０は、スイッチング装置Ｓ１ １５０の状態をオン状態とオフ状態との間での切り替えを開始し、したがって、同期フライバックスイッチモード電力変換器１００の二次側へのエネルギー伝達を開始する。しかしながら、同期フライバックスイッチモード電力変換器１００の二次側はまだ、十分な電力を二次コントローラ１４０に提供し得ない。なぜならば、たとえば、バイパスキャパシタは帯電され得ないか、または二次コントローラ１４０を動作するのに必要な最小のレベルよりも低い電
圧レベルまでしか帯電され得ないからである。したがって、二次コントローラ１４０は、遅延駆動信号Ｕ_ＤＰＤ１４８を一次コントローラ１８０に送り得ず、同期整流回路１２６の制御スイッチＳ２ １２７への制御信号Ｕ_ＣＲ１６４を作り出し得ない。したがって、スタートアップの際、スイッチＳ２ １２７はオフ状態のままであり得、一次コントローラ１８０は、二次コントローラ１４０から遅延駆動信号Ｕ_ＤＰＤ１４８を受け取ることなくスイッチング装置Ｓ１ １５０の状態を制御し得る。なおスイッチＳ２ １２７はスタートアップの間、オフ状態のままであり得るが、同期整流回路１２６のダイオードは、二次巻線電圧Ｖ_Ｓ１１３が負の電圧になると電流を伝達し得、したがって同期フライバックスイッチモード電力変換器１００の一次側から二次側へのエネルギー伝達を可能にする。この態様で、同期フライバックスイッチモード電力変換器１００の二次側におけるエネルギーは、スタートアップの間に増加し得、二次コントローラ１４０を動作するのに十分であるレベルに到達する。

【0033】

図２は、本発明の教示に従った、同期フライバックスイッチモード電力変換器の二次コントローラにおいて制御回路１６０として用いられ得る例示的な制御回路２６０を概略的に示すブロック図を示す。示される例では、制御回路２６０は、比較器２５０、論理回路網２７０、およびワンショット回路２５８を含む。比較器２５０は、同期フライバックスイッチモード電力変換器の二次巻線電圧（たとえば二次巻線電圧Ｖ_Ｓ１１３）を示す入力信号（たとえば、クランプされた順電圧Ｖ_ＣＦ１６６）に対する二次しきい値Ｖ_ＴＮの比較に応答して、比較信号Ｕ_ＣＭＰ２５２を生成するよう結合される。一例では、二次しきい値Ｖ_ＴＮは−３０ｍＶである。図２は電圧比較器として実現される比較器２５０を示すが、代替的な例は、電流比較器などを含んでもよい。

【0034】

図２では、制御回路２６０はさらに、比較器２５０に比較信号Ｕ_ＣＭＰ２５２を受け取るよう結合される論理回路網２７０を含む。また、論理回路網２７０は、駆動回路１４４から駆動信号Ｕ_ＰＤ１４６を受け取るよう結合される。論理回路網２７０は、比較信号Ｕ_ＣＭＰ２５２および駆動信号Ｕ_ＰＤ１４６に応答して同期整流回路１２６の制御スイッチＳ２ １２７への制御信号Ｕ_ＣＲ１６４を生成するよう結合され得る。

【0035】

示される例では、論理回路網２７０はラッチ２５６を含み、ラッチ２５６は駆動信号Ｕ_ＰＤ１４６に応答してセットされるよう結合される。論理回路網２７０は、駆動信号Ｕ_ＰＤ１４６を遅延することにより遅延駆動信号Ｕ_ＤＰＤ１４８を生成するよう結合される遅延回路１６２から遅延駆動信号Ｕ_ＤＰＤ１４８を受け取るよう結合され得る。示される例では、ラッチ２５６は、遅延駆動信号Ｕ_ＤＰＤ１４８によってセットされるよう結合される。ラッチ２５６がセットされると、ラッチの出力は、論理ハイになるイネーブル信号Ｕ_ＳＲＥＮ２５４を生成する。示される例において、論理回路網は、駆動信号Ｕ_ＰＤ１４６と、比較信号Ｕ_ＣＭＰ２５２と、ラッチ出力からのイネーブル信号Ｕ_ＳＲＥＮ２５４とに応答して、制御信号Ｕ_ＣＲ１６４を（ＡＮＤゲート出力にて）生成するよう結合されるＡＮＤゲートを含む。示される例では、ＡＮＤゲートは３入力のＡＮＤゲートである。また、論理回路網２７０は、示される例では、比較器２５０とＡＮＤゲートへの第１の入力との間に結合されるインバータを含む。さらにインバータが、駆動信号Ｕ_ＰＤ１４６を反転させるようＡＮＤゲートの第２の入力に結合される。示される例では、ＡＮＤゲートの第３の入力は、イネーブル信号Ｕ_ＳＲＥＮ２５４を受け取る。

【0036】

図２を参照して、ワンショット回路２５８は、制御信号Ｕ_ＣＲ１６４を受け取るとともに、制御信号Ｕ_ＣＲ１６４に応答してラッチ２５６をリセットするよう結合される。一例では、ワンショット回路２５８は、制御信号Ｕ_ＣＲ１６４の立下りエッジに応答してラッチ２５６をリセットするよう結合される。一例では、制御信号Ｕ_ＣＲ１６４に応答して、ワンショット回路２５８は、ラッチ２５６をリセットするよう、ワンショット信号Ｕ_ＯＮＥ２５７としてパルスを生成する。ラッチ２５６がリセットされた後、ラッチ出力上のイ
ネーブル信号Ｕ_ＳＲＥＮ２５４は論理ローになる。

【0037】

図３Ａは、本発明の教示に従った、非連続的な導電モードで動作する二次コントローラ（たとえば二次コントローラ１４０）に関連付けられる信号を示す例示的なタイミング図を示す。クロック信号Ｕ_ＣＬＫ３１０は、クロック信号Ｕ_ＣＬＫ１７２の１つの可能な代表例である。フィードバック信号Ｕ_ＦＢ３２０は、フィードバック信号Ｕ_ＦＢ１５４の１つの可能な代表例である。駆動信号Ｕ_ＰＤ３４６および遅延駆動信号Ｕ_ＤＰＤ３４８はそれぞれ、駆動信号Ｕ_ＰＤ１４６の１つの可能な代表例および遅延駆動信号Ｕ_ＤＰＤ１４８の１つの可能な代表例である。クロック信号Ｕ_ＣＬＫ３１０は、その期間がスイッチング期間Ｔ_ＳＷ（時間ｔ_１と時間ｔ_５の間）を示す周期的なパルスである。しかしながら、同期フライバックスイッチモード電力変換器１００の実際のスイッチング期間は、スイッチング期間Ｔ_ＳＷとは異なり得る。なぜならば駆動信号Ｕ_ＰＤ３４６は、同期フライバックスイッチモード電力変換器１００がイネーブルにされるスイッチング期間またはディセーブルにされるスイッチング期間を有するかどうかを決定するからである。イネーブルにされるスイッチング期間は、スイッチ駆動信号１８２に応答してスイッチング装置Ｓ１ １５０がオフ状態からオン状態に切り替わる（すなわちスイッチング装置Ｓ１ １５０がイネーブルにされる）スイッチング期間を示す。他方、ディセーブルにされるスイッチング期間は、スイッチング装置Ｓ１ １５０がオフ状態からオン状態に切り替えられず（すなわちスイッチング装置Ｓ１ １５０がディセーブルにされる）、したがってオフ状態のままであるスイッチング期間を示す。具体的には、駆動信号Ｕ_ＰＤ３４６がスイッチング期間Ｔ_ＳＷにおいて論理ハイである場合、スイッチング装置Ｓ１ １５０はそのスイッチング期間Ｔ_ＳＷにおいてイネーブルにされる。しかしながら、駆動信号Ｕ_ＰＤ３４６がスイッチング期間Ｔ_ＳＷにおいて論理ローである場合、スイッチング装置Ｓ１ １５０はそのスイッチング期間Ｔ_ＳＷにおいてディセーブルにされる。イネーブルにされるスイッチング期間において、一次コントローラ１８０は、遅延駆動信号Ｕ_ＤＰＤ３４８におけるパルスを受け取ると、スイッチ駆動信号１８２を論理ハイにセットし、結果として、スイッチング装置Ｓ１ １５０はオフ状態からオン状態に遷移し得る。ディセーブルにされるスイッチング期間において、一次コントローラ１８０は、遅延駆動信号Ｕ_ＤＰＤ３４８のパルスを受け取らず、かつスイッチ駆動信号１８２を論理ローに保持する。これにより、スイッチング装置Ｓ１ １５０をオフ状態に維持する。

【0038】

時間ｔ_１と時間ｔ_５との間の時間期間は、図３Ａにおいて、イネーブルにされるスイッチング期間を示す。時間ｔ_５と時間ｔ_６との間の時間期間は、ディセーブルにされるスイッチング期間を示す。時間ｔ_６の後の時間期間は、別のイネーブルスイッチング期間の開始を示す。

【0039】

時間ｔ_１と時間ｔ_２との間において、クロック信号Ｕ_ＣＬＫ３１０は短い期間の間、論理ローから論理ハイになる一方、フィードバック信号Ｕ_ＦＢ３２０は出力しきい値Ｖ_ＴＨを下回っている。これは出力電圧Ｖ_Ｏ１２０が所望の出力電圧レベルを下回ることを示しているので、駆動回路１４４は、クロック信号Ｕ_ＣＬＫ３１０のパルスのパルス幅に実質的に等しい継続時間の間、駆動信号Ｕ_ＰＤ３４６を論理ハイに切り替え得る。時間ｔ_１と時間ｔ_２との間の時間期間を参照して、比較器２５０は、クランプされた順電圧Ｖ_ＣＦ１６６の１つの可能な代表例であるクランプされた順電圧Ｖ_ＣＦ３６６が二次しきい値Ｖ_ＴＮよりも大きい際に、比較信号Ｕ_ＣＭＰ２５２の１つの可能な代表例である比較信号Ｕ_ＣＭＰ３５２を論理ハイとして出力する。図２におけるインバータは比較信号Ｕ_ＣＭＰ３５２の論理ハイを論理ローに反転するので、同期整流回路１２６のスイッチＳ２ １２７がオフ状態であると、ＡＮＤゲートは制御信号Ｕ_ＣＲ１６４の１つの可能な代表例である制御信号Ｕ_ＣＲ３６４を論理ローとして出力する。イネーブル信号Ｕ_ＳＲＥＮ２５４の１つの可能な代表例であるイネーブル信号Ｕ_ＳＲＥＮ３５４も論理ローである。

【0040】

時間ｔ_２では、遅延駆動信号Ｕ_ＤＰＤ３４８は、遅延回路１６２が駆動信号Ｕ_ＰＤ３４６に応答して駆動信号Ｕ_ＤＰＤ３４８を生成すると論理ハイになる。一例では、遅延駆動信号Ｕ_ＤＰＤ３４８は、対応する駆動信号Ｕ_ＰＤ３４６よりも１００ｎｓだけ遅れる。イネーブル信号Ｕ_ＳＲＥＮ３５４は、遅延駆動信号Ｕ_ＤＰＤ３４８がラッチ２５６をセットすると、論理ハイになる。（遅延駆動信号Ｕ_ＤＰＤ３４８の論理ハイへの遷移に応答して）一次コントローラ１８０は、スイッチング装置Ｓ１ １５０をオン状態に遷移し、一次電流Ｉ_ＳＷ１３０の１つの可能な代表例である一次電流Ｉ_ＳＷ３３０が０から電流限界Ｉ_Ｐ１３２まで増加する。時間ｔ_２では、クランプされた順電圧Ｖ_ＣＦ３６６は、出力電圧Ｖ_Ｏ１２０と入力Ｖ_ＩＮ１０２のスケールダウンされた電圧との合計を示すよう上昇する。当該スケールダウンされた電圧は、二次巻線１１２上の巻数に対する一次巻線１１０上の巻数の比でスケーリングされる入力Ｖ_ＩＮ１０２上の電圧に実質的に等しくあり得る。比較信号Ｕ_ＣＭＰ３５２はまだ二次しきい値Ｖ_ＴＮよりも大きい。これは、制御信号Ｕ_ＣＲ３６４が論理ローであり、同期整流回路１２６のスイッチＳ２ １２７はオフ状態であるということを意味する。

【0041】

時間ｔ_３では、一次電流Ｉ_ＳＷ３３０は、電流限界Ｉ_Ｐ１３２に到達し、これに応答して、一次コントローラ１８０がスイッチング装置Ｓ１ １５０をオフ状態に切り替える。二次巻線電圧Ｖ_Ｓ１１３が負の電圧になり（これによりクランプされた順電圧Ｖ_ＣＦ３６６も負の電圧になる）、同期整流回路１２６のダイオードは、負の二次巻線電圧Ｖ_Ｓ１１３で順方向にバイアスをかけられると、電流を伝導するのを開始する。クランプされた順電圧Ｖ_ＣＦ３６６が比較器２５０の二次しきい値Ｖ_ＴＮを下回ると、比較器２５０は比較信号Ｕ_ＣＭＰ３５２を論理ハイから論理ローに切り替える。論理回路網２７０におけるＡＮＤゲートがその３つの入力上において３つの論理ハイを有するので、ＡＮＤゲートは論理ハイとして制御信号Ｕ_ＣＲ３６４を出力するとともに同期整流回路１２６のスイッチＳ２ １２７は、オン状態に遷移する。

【0042】

時間ｔ_３でのクランプされた順電圧Ｖ_ＣＦ３６６の大きな低下の後、エネルギー伝達要素Ｔ１ １２４におけるエネルギーが一次巻線１１０から二次巻線１１２に伝達されると、クランプされた順電圧Ｖ_ＣＦ３６６は増加する。出力電圧Ｖ_Ｏ１２０がエネルギー伝達要素から二次巻線１１２に上昇すると、フィードバック信号Ｕ_ＦＢ３２０は出力しきい値Ｖ_ＴＨよりも大きくなる。

【0043】

時間ｔ_４において、クランプされた順電圧Ｖ_ＣＦ３６６は二次しきい値Ｖ_ＴＮに到達する。これにより、比較信号Ｕ_ＣＭＰ３５２が論理ハイに切り替えられる。これにより、ＡＮＤゲートが制御信号Ｕ_ＣＲ３６４について論理ローを生成する。これにより、同期整流回路１２６のスイッチＳ２ １２７がオフ状態に切り替えられる。制御信号Ｕ_ＣＲ３６４の立下りエッジに応答して（論理ハイから論理ローへ遷移すると）、ワンショット回路２５８は短いパルスを生成する。この短いパルスは、ラッチ２５６をリセットするとともに、ラッチ出力のイネーブル信号Ｕ_ＳＲＥＮ３５４を論理ローにする。ワンショット回路２５８によって生成されるこの短いパルスは、図２におけるワンショット信号Ｕ_ＯＮＥ２５７の１つの可能な代表例であるワンショット信号Ｕ_ＯＮＥ３５７として図３Ａに示される。同期整流回路１２６のスイッチＳ２ １２７がオフにされると、クランプされた順電圧Ｖ_ＣＦ３６６は、上昇することを継続する前に、短い間二次しきい値Ｖ_ＴＮを下回るよう低下する。なお、クランプされた順電圧Ｖ_ＣＦ３６６が二次しきい値Ｖ_ＴＮを短い間下回るよう低下するが、ラッチ２５６がリセットされたので（かつまだセットされていないので）、イネーブル信号Ｕ_ＳＲＥＮ３５４は論理ローのままである。これにより制御信号Ｕ_ＣＲ３６４が確実に、誤って論理ハイに遷移することがなくなる。

【0044】

時間ｔ_５では、クロック信号Ｕ_ＣＬＫ３１０が論理ハイになる一方、フィードバック信号Ｕ_ＦＢ３２０が出力しきい値Ｖ_ＴＨを上回るので、駆動回路１４４は、駆動信号Ｕ_ＰＤ
３４６について論理ハイを生成しない。もちろん、駆動信号Ｕ_ＰＤ３４６からの論理ハイがなければ、遅延駆動信号Ｕ_ＤＰＤ３４８も論理ローのままであり、一次コントローラ１８０はスイッチング装置Ｓ１ １５０をオン状態に遷移しない。

【0045】

何らかの点（図３Ａでは時間ｔ_６のすぐ前）において、フィードバック信号Ｕ_ＦＢ３２０は出力しきい値Ｖ_ＴＨを下回るよう低下する。これにより、（図３Ａにおける時間ｔ_６において）クロック信号Ｕ_ＣＬＫ３１０が論理ハイに再び切り替えられると、駆動回路１４４が駆動信号Ｕ_ＰＤ３４６を論理ハイに遷移させる。駆動信号Ｕ_ＰＤ３４６がイネーブルにされるスイッチング期間の開始を示している状態では、スイッチング装置Ｓ１ １５０はスイッチ駆動信号１８２に応答して一次コントローラ１８０によってオンにされることになり、エネルギーも再び、同期フライバックスイッチモード電力変換器１００の出力に供給されて出力電圧Ｖ_Ｏ１２０を調整する。なお、ある時間遅延（たとえば１００ｎｓ）で駆動信号Ｕ_ＰＤ３４６が論理ローから論理ハイに時間ｔ_６にて遷移した後、遅延駆動信号Ｕ_ＤＰＤ３４８は時間ｔ_７にて論理ハイになり、制御信号Ｕ_ＣＲ３６４が再び論理ハイになり得るとともに同期整流回路１２６のスイッチＳ２ １２７をオンにし得るようにラッチ２５６をセットする。

【0046】

図３Ｂは、本発明の教示に従った、連続的な導電モードで動作する二次コントローラ（たとえば二次コントローラ１４０）に関連付けられる信号を示す例示的なタイミング図を示す。時間ｔ_１と時間ｔ_４との間の時間期間は、図３Ｂにおいて、イネーブルにされるスイッチング期間を示す。時間ｔ_１から時間ｔ_３までの時間期間は、図３Ａおよび図３Ｂは同様である。

【0047】

図３Ｂにおいて、時間ｔ_３では、クランプされた順電圧Ｖ_ＣＦ３６６は、スイッチング装置Ｓ１ １５０がオフ状態に遷移した後、二次しきい値Ｖ_ＴＮを下回るよう低下する。クランプされた順電圧Ｖ_ＣＦ３６６は次いで、エネルギー伝達要素Ｔ１ １２４におけるエネルギーが同期スイッチモード電力変換器１００の出力に伝達されると増加し始める。時間ｔ_４では、クロック信号Ｕ_ＣＬＫ３１０は論理ハイになる一方、クランプされた順電圧Ｖ_ＣＦ３６６がまだ二次しきい値Ｖ_ＴＮに到達していない。クランプされた順電圧Ｖ_ＣＦ３６６が二次しきい値Ｖ_ＴＮを上回っていないので、比較信号Ｕ_ＣＭＰ３５２は論理ローのままである。

【0048】

時間ｔ_４では、駆動信号Ｕ_ＰＤ３４６は、イネーブルにされるスイッチング期間を示す論理ハイに遷移する。このハイである駆動信号Ｕ_ＰＤ３４６に応答して、ＡＮＤゲートの第２の入力は、論理ローになり、これにより、制御信号Ｕ_ＣＲ３６４も論理ローになる。これにより、同期整流回路１２６のスイッチＳ２ １２７がオフになる。（スイッチＳ２
１２７をオフにする）制御信号Ｕ_ＣＲ３６４の立下りエッジによって、ワンショット回路２５８がワンショット信号Ｕ_ＯＮＥ３５７上に、ラッチ２５６をリセットするパルスを生成する。

【0049】

時間ｔ_５では、比較信号Ｕ_ＣＭＰ３５２は論理ハイに遷移し、駆動信号Ｕ_ＰＤ３４６は論理ローである。また時間ｔ_５では、遅延駆動信号Ｕ_ＤＰＤ３４８は論理ハイに遷移し、これによりラッチ２５６がセットされる。もちろん、同期フライバックスイッチモード電力変換器１００が連続的な導電モードで動作している際には、遅延駆動信号Ｕ_ＤＰＤ３４８によっても一次コントローラ１８０がスイッチング装置Ｓ１ １５０がオンにされ、結果として、一次電流Ｉ_ＳＷ３３０が０でない値から上昇し始める。

【0050】

以前に論じたように、電力変換器の効率は、産業において非常に重要である。効率のために、スイッチング装置Ｓ１ １５０および同期整流回路１２６のスイッチＳ２ １２７は一般的に、同時にオンされるべきではない。示される例では、二次コントローラ１４０
は、非連続的な導電モード（図３Ａ）および連続的な導電モード（図３Ｂ）の両方において、スイッチＳ２ １２７のスイッチングを一次コントローラ１８０に協調させて制御するよう構成される。これにより、スイッチング装置Ｓ１ １５０および同期整流回路１２６のスイッチＳ２ １２７は確実に同時にオンされない。

【0051】

図４は、本発明の教示に従った、同期フライバックスイッチモード電力変換器の動作の例示的なプロセス４００を示すフローチャートである。プロセス４００は、一次スイッチ（たとえばスイッチング装置Ｓ１ １５０）がイネーブルにされる（すなわちオンにされる）プロセスブロック４０５にて開始する。プロセスブロック４１０では、同期フライバックスイッチモード電力変換器のエネルギー伝達要素の二次巻線の二次巻線電圧を示す入力信号が監視される。決定ブロック４２０では、二次巻線の二次巻線電圧を示す入力信号がしきい値（たとえば負のしきい値Ｖ_ＴＮ）と比較される。二次巻線の二次巻線電圧を示す入力信号が、一次スイッチがオフ状態であることを示すしきい値よりも大きければ、プロセス４００はプロセスブロック４１０に戻る。二次巻線の二次巻線電圧を示す入力信号が、一次スイッチがオフ状態に切り替えられたことを示すしきい値未満であると、プロセス４３０において、二次巻線に結合される二次スイッチ（たとえば同期整流回路１２６のスイッチＳ２ １２７）はイネーブルにされる（たとえばオン状態に切り替えられる）。

【0052】

プロセスブロック４４０では、二次巻線の二次巻線電圧を示す入力信号が監視される。決定ブロック４５０では、入力信号はしきい値と比較される。入力信号がしきい値よりも大きければ、プロセス４００はプロセスブロック４６０に進む。プロセスブロック４６０では、二次スイッチはディセーブルにされる（たとえばオフ状態に切り替えられる）。これは、同期フライバックスイッチモード電力変換器が非連続的なモードにある間に続くプロセスになる。決定ブロック４５０において、二次巻線電圧を示す入力信号がしきい値よりも大きくなければ、プロセス４００は決定ブロック４７０に進み、一次スイッチがイネーブルにされるかどうかを決定することになる。決定ブロック４７０において一次スイッチがイネーブルにされると、プロセス４００はプロセスブロック４８０に継続する。プロセスブロック４８０では、二次スイッチがディセーブルにされる。これは、同期フライバックスイッチモード電力変換器が連続的な導電モードにある間に続くプロセスになる。したがって、二次スイッチが、複数のイベントの少なくとも１つに応答してディセーブルにされる。二次スイッチをディセーブルにすることを引き起こし得る複数のイベントは、入力信号がしきい値に到達することと、駆動信号（たとえば駆動信号Ｕ_ＰＤ３４６）が一次スイッチをイネーブルにするレベル（たとえば論理ハイ）を有することとを含む。一例では、二次スイッチをディセーブルにする複数のイベントは、入力信号がしきい値に到達することと、駆動信号が一次スイッチをイネーブルにするレベルを有することとを含んでもよい。

【0053】

決定ブロック４７０において、一次スイッチがイネーブルにされなければ、プロセス４００はプロセスブロック４４０に戻る。示される例において、プロセスブロック４６０または４８０で二次スイッチがオフにされた後、プロセス４００はプロセスブロック４９０にて終了する。しかしながら、一例では、プロセス４００は、プロセスブロック４９０で終了するのではなく、プロセスブロック４０５に戻る。

【0054】

一例では、駆動信号は、クロック信号と、同期フライバックスイッチモード電力変換器の出力量（たとえば出力量Ｕ_Ｏ１５６）を示すフィードバック信号とに応答して生成される。一例では、出力量は、同期フライバックスイッチモード電力変換器の出力電圧を含む。一次スイッチは、エネルギー伝達要素の一次巻線に結合され得るとともに、エネルギー伝達要素を介して同期フライバックスイッチモード電力変換器の入力から同期フライバックスイッチモード電力変換器の出力までのエネルギーの伝達を制御し得る。

【0055】

一例では、二次スイッチ（プロセスブロック４３０）をイネーブルにすることは、駆動信号に応答してラッチを設定することを含み、二次スイッチ（プロセスブロック４６０または４８０）をディセーブルにすることは、ラッチをリセットすることを含む。ラッチをセットすることは、駆動信号を遅延して、ラッチがこの遅延駆動信号に応答してセットされるようにすることを含んでもよい。ラッチをリセットすることは、二次スイッチをイネーブルおよびディセーブルにする制御信号の立下りエッジを検出することを含んでもよく、ラッチは、制御信号の立下りエッジの検出に応答してリセットされてもよい。

【0056】

要約書に記載されるものを含む、本発明の示される例の上記の記載は、網羅的になるように意図されず、または開示されるそのものの形態に限定されることを意図されない。本発明の特定の実施例および本発明に関する例は、本願明細書において例示的な目的で記載されており、本発明のより広い精神および範囲から逸脱することなく、さまざまな均等な修正例が可能である。実際は、特定の例示的な電圧、電流、周波数、電力範囲値、時間などは、説明目的で提供されるものであり、他の値も本発明の教示に従った他の実施例および例において用いられてもよいということが理解されるであろう。

【符号の説明】

【0057】

１００ 電力変換器、１０４ 一次接地、１０６ クランプ回路、１１０ 一次巻線、１１２ 二次巻線、１２２ 二次接地、１２４ エネルギー伝達要素、１２６ 同期整流回路、１２８ 電気的負荷、１４０ 二次コントローラ、１４４ 駆動回路、１５２ 感知回路、１６０ 制御回路、１６２ 遅延回路、１６８ 二次巻線感知回路、１７０ 発振器、１８０ 一次コントローラ、Ｃ１ 出力キャパシタ、Ｓ１ スイッチング装置、Ｓ２ スイッチ。

【図1】

【図2】

【図3A】

【図3B】

【図4】

【手続補正書】

【提出日】2020年4月16日

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

同期フライバック変換器における使用のための二次コントローラであって、
前記同期フライバック変換器の出力を示すフィードバック信号を出力しきい値と比較して、前記同期フライバック変換器の一次側に結合されるように第１のスイッチを切替えるために駆動信号を生成するよう結合可能な駆動回路を含み、前記二次コントローラはさらに、
制御回路を含み、前記制御回路は、
前記同期フライバック変換器の二次巻線電圧を示す入力信号を、前記第１のスイッチが非導通であることを示すしきい値と比較するよう結合可能な比較器と、
前記駆動回路および前記比較器に結合される論理回路網を含み、前記論理回路網は、前記同期フライバック変換器の二次側における第２のスイッチを制御するために制御信号を生成するよう結合されており、
前記制御信号は、
ａ）前記第１のスイッチが導通となるように切替えられたことを示す前記駆動信号、および
ｂ）前記第１のスイッチが導通していないことを示す前記比較器、
に応答して、前記第２のスイッチが導通となるように前記第２のスイッチを制御し、
前記制御信号は、
ｃ）前記同期フライバック変換器の出力が前記しきい値未満であることを示す前記駆動信号、または
ｄ）前記第１のスイッチが導通していることを示す前記比較器、
のいずれかに応答して、前記第２のスイッチが非導通となるように前記第２のスイッチを制御する、二次コントローラ。

【請求項2】

前記駆動回路によって受け取られるよう結合されるクロック信号を生成するように結合される発振器をさらに含み、
前記制御信号は、
前記同期フライバック変換器の出力を示す前記駆動信号が、前記しきい値未満でありかつ、前記クロック信号によって規定された新しいスイッチング期間に達したこと、
または、
前記第１のスイッチが導通していないことを示す前記比較器、
のいずれかに応答して、前記第２のスイッチが導通となるように前記第２のスイッチを制御する、請求項１に記載の二次コントローラ。

【請求項3】

前記論理回路網は前記駆動信号に応答してセットされるとともに前記制御信号に応答してリセットされるよう結合されるラッチを含み、前記論理回路網は前記ラッチのラッチ出力に応答して前記制御信号を生成するよう結合される、請求項１に記載の二次コントローラ。

【請求項4】

前記駆動信号を受け取るとともに遅延駆動信号を生成するよう前記駆動回路に結合される遅延回路をさらに含み、前記ラッチは前記遅延駆動信号に応答してセットされるよう前記遅延回路に結合される、請求項３に記載の二次コントローラ。

【請求項5】

前記論理回路網は、前記駆動信号と、前記比較信号と、前記ラッチ出力とに応答して前記制御信号を生成するよう結合されるＡＮＤゲートを含む、請求項３に記載の二次コントローラ。

【請求項6】

前記ラッチに結合されるとともに前記制御信号を受け取るよう結合されるワンショット回路をさらに含み、前記ワンショット回路は前記制御信号に応答して前記ラッチをリセットするよう結合される、請求項３に記載の二次コントローラ。

【請求項7】

前記ワンショット回路は、前記制御信号の立下りエッジに応答して前記ラッチをリセットするよう結合される、請求項６に記載の二次コントローラ。

【請求項8】

前記入力信号は、前記同期フライバック変換器のエネルギー伝達要素の二次巻線に結合される巻線感知回路によって生成される、請求項１に記載の二次コントローラ。

【請求項9】

電力変換器であって、
一次巻線および二次巻線を有するエネルギー伝達要素と、
前記一次巻線と前記電力変換器の入力とに結合される第１のスイッチと、
前記エネルギー伝達要素を介して前記電力変換器の入力から前記電力変換器の出力までのエネルギーの伝達を制御するために前記第１のスイッチのスイッチングを制御するよう結合される、請求項１に記載の二次コントローラとを含む、電力変換器。

【外国語明細書】

2020103037000001.pdf