ホーム > 特許ランキング > インテル コーポレイション > 特開2020-109620
2026年 特許公開件数ランキング 447位 48件(※)
2026年 特許取得件数ランキング 330位 63件(※)
公報発行日 2020年7月16
公報URL https://ipforce.jp/patent-jp-A-2020-109620 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】1つ以上のプロセッサコア及びグラフィックプロセッサを有するプロセッサを備えるコンピュータシステムの実施形態のブロック図である。
【図2】1つ以上のプロセッサコア、統合メモリ制御部、及び統合グラフィックプロセッサを有するプロセッサの一実施形態のブロック図である。
【図3】個別グラフィック処理ユニットであってよい又は複数の処理コアと共に統合されたグラフィックプロセッサであってよい、グラフィックプロセッサの一実施形態のブロック図である。
【図4】グラフィックプロセッサのグラフィック処理エンジンの実施形態のブロック図である。
【図5】グラフィックプロセッサの別の実施形態のブロック図である。
【図6A】実行回路及びロジックの例を示す。
【図6B】実行回路及びロジックの例を示す。
【図7】実施形態によるグラフィックプロセッサ実行単位命令フォーマットを示す。
【図8】グラフィックパイプライン、メディアパイプライン、ディスプレイエンジン、スレッド実行ロジック、及びレンダリング出力パイプラインを含むグラフィックプロセッサの別の実施形態のブロック図である。
【図9A】実施形態によるグラフィックプロセッサコマンドフォーマットを示すブロック図である。
【図9B】実施形態によるグラフィックプロセッサコマンドシーケンスを示すブロック図である。
【図10】実施形態によるデータ処理システムの例示的なグラフィックソフトウェアアーキテクチャを示す。
【図11A】集積回路を製造するために使用され得る例示的なIPコア開発システム及び例示的なパッケージアセンブリを示す。
【図11B】集積回路を製造するために使用され得る例示的なIPコア開発システム及び例示的なパッケージアセンブリを示す。
【図12】実施形態による、1つ以上のIPコアを用いて製造され得る例示的なシステムオンチップ集積回路を示す。
【図13A】1つ以上のIPコアを用いて製造され得るシステムオンチップ集積回路の例示的なグラフィックプロセッサを示す。
【図13B】1つ以上のIPコアを用いて製造され得るシステムオンチップ集積回路の例示的なグラフィックプロセッサを示す。
【図14A】例示的なグラフィックプロセッサアーキテクチャを示す。
【図14B】例示的なグラフィックプロセッサ
【図15】機械学習アーキテクチャの初期トレーニングを実行するためのアーキテクチャの一実施形態を示す。
【図16】機械学習エンジンが実行時間中に絶えずトレーニングされ更新される一実施形態を示す。
【図17】機械学習エンジンが実行時間中に絶えずトレーニングされ更新される別の実施形態を示す。
【図18A】機械学習データがネットワーク上で共有される実施形態を示す。
【図18B】機械学習データがネットワーク上で共有される実施形態を示す。
【図19】機械学習エンジンをトレーニングする方法の一実施形態を示す。
【図20】ノードがゴースト領域データを交換して分散型ノイズ除去演算を実行する一実施形態を示す。
【図21】画像レンダリング及びノイズ除去演算が複数のノードに渡り分散されるアーキテクチャの一実施形態を示す。
【図22】分散型レンダリング及びノイズ除去のためのアーキテクチャの更なる詳細を示す。
【図23】本発明の一実施形態による方法を示す。
【図24】機械学習方法の一実施形態を示す。
【図25】複数の相互接続された汎用グラフィックプロセッサを示す。
【図26】機械学習実装のための畳み込みレイヤ及び全結合層のセットを示す。
【図27】畳み込みレイヤの一実施形態を示す。
【図28】機械学習実装において相互接続されたノードのセットの一例を示す。
【図29】ニューラルネットワークがトレーニングデータセットを用いて学習するトレーニングフレームワークの実施形態を示す。
【図30A】モデル並列処理及びデータ並列処理の例を示す。
【図30B】システムオンチップ(SoC)の一例を示す。
【図31】光線追跡コア及びTensorコアを含む処理アーキテクチャの例を示す。
【図32】ビームの例を示す。
【図33】ビーム追跡を実行する機器の実施形態を示す。
【図34】ビーム階層構造の例を示す。
【図35】ビーム追跡を実行する方法を示す。
【図36】分散型光線追跡エンジンの例を示す。
【図37】光線追跡システムにおいて実行される圧縮の例を示す。
【図38】光線追跡システムにおいて実行される圧縮の例を示す。
【図39】本発明の一実施形態による方法を示す。
【図40】例示的なハイブリッド光線追跡機器を示す。
【図41】光線追跡演算のために使用されるスタックの例を示す。
【図42】ハイブリッド光線追跡機器の一実施形態の更なる詳細を示す。
【図43】BVH(bounding volume hierarchy)の例を示す。
【図44】コールスタック及びトラバース状態記憶の一例を示す。
【図45】分散型リアルタイム光線追跡のための方法及び機器の一実施形態を示す。
【図46】分散型リアルタイム光線追跡のためのシステムの一実施形態の更なる詳細を示す。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります