【図1】メモリ内で効率的に計算操作を実行するためのスケーラブルなアーキテクチャを有する計算装置の、少なくとも１つの実施形態の簡略図である。

【図2】図１の計算装置に含まれるメモリ媒体の、少なくとも１つの実施形態の簡略図である。

【図3】図１の計算装置に含まれるメモリ媒体のパーティションおよびメモリの媒体アクセス回路の構成要素の、少なくとも１つの実施形態の簡略図である。

【図4】図１の計算装置に含まれ得る１組のデュアルインラインメモリモジュールの、少なくとも１つの実施形態の簡略図である。

【図5】図１の計算装置のメモリで実行され得るテンソル演算の、少なくとも１つの実施形態の簡略図である。

【図6】図１の計算装置によって実行され得るメモリ内の効率的な計算操作を実行するための方法の、少なくとも１つの実施形態の簡略図である。

【図7】図１の計算装置によって実行され得るメモリ内の効率的な計算操作を実行するための方法の、少なくとも１つの実施形態の簡略図である。

【図8】図１の計算装置によって実行され得るメモリ内の効率的な計算操作を実行するための方法の、少なくとも１つの実施形態の簡略図である。

【図9】パッケージに統合された図１の計算装置のメモリの、２つのダイの簡略図である。