技術分野
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
要約特許出願時に添付された[要約書]
【課題】チャネル抵抗を増加させることなく、ラウンドアニール後のリークを抑制することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供する。 【解決手段】炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板1と、第1導電型の第1炭化珪素半導体層2と、第2導電型の第2炭化珪素半導体層3と、第1導電型の第1炭化珪素半導体領域7と、トレンチ18と、ゲート絶縁膜9を介して設けられたゲート電極10とを備える。ゲート絶縁膜9と、第1炭化珪素半導体層2、第2炭化珪素半導体層3または第1炭化珪素半導体領域7との間の酸素の濃度が変化している界面区間において、界面区間に含まれる酸素の増加率が最大となる箇所がゲート絶縁膜9側に存在する。 【選択図】図5
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ここで、図14に記載のトレンチゲート構造の炭化珪素半導体装置の製造方法は、n
+ 型炭化珪素基板101上にn型炭化珪素エピタキシャル層102、電流拡散領域であるn型高濃度領域106およびp型炭化珪素エピタキシャル層103を順にエピタキシャル成長させ、イオン注入により、n
+ 型ソース領域107、p
+ 型コンタクト領域108を形成する。この後に、トレンチ118が形成される。
図15は、従来の炭化珪素半導体装置のトレンチの製造方法を示すフローチャートである。まず、ドライエッチングによってp型炭化珪素エピタキシャル層103を貫通し、n型高濃度領域106に達するトレンチ118を形成する(ステップS101)。次に、トレンチ形成用のマスク酸化膜を除去する(ステップS102)。
次に、トレンチ118の角を丸めるため、トレンチ118に対して水素アニールを行う(ステップS103)。例えば、1500℃以上の水素ガス雰囲気でアニールすることにより、SiC表面のエッチングと珪素、炭素(C)元素の表面拡散が同時に発生し、トレンチ118のラウンド形状が形成される。ここで、ラウンド形状を形成するときに、トレンチ118とp型炭化珪素エピタキシャル層103の界面(チャネル部)にn型領域が形成される。このn型領域は、炭化珪素半導体装置に逆電圧を印加したときにリークポイントとなる。
このため、熱酸化を行い、トレンチ118内に犠牲酸化膜を形成し(ステップS104)、犠牲酸化膜を除去する(ステップS105)ことで、トレンチ118の表面をエッチングしている。次に、トレンチ118の底部および側壁に沿ってゲート絶縁膜109を形成する(ステップS106)。次に、ゲート絶縁膜109上に、ゲート電極110を形成する(ステップS107)。また、他の手法として、フッ素(F)系ガスを用いた低ダメージエッチング等を用いることもできる。
しかしながら、熱酸化によりトレンチ118の表面をエッチングする方法では、チャネル部の抵抗が増加するという課題がある。これは、熱酸化の際に発生する余剰の炭素が、チャネル抵抗増加要因になると推定されている。また、フッ素系ガスを用いたエッチングの場合も同様の課題がある。この場合は、トレンチ118の表面にランダムにエッチングが進行するため、結晶配列が乱れ、この乱れがチャネル抵抗増加要因になると推定されている。
この発明は、上述した従来技術による問題点を解消するため、チャネル抵抗を増加させることなく、ラウンドアニール後のリークを抑制することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第1導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第1導電型の第1炭化珪素半導体層が設けられる。前記第1炭化珪素半導体層の、前記炭化珪素半導体基板側に対して反対側の表面上に選択的に第2導電型の第2炭化珪素半導体層が設けられる。前記第2炭化珪素半導体層の、・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、チャネル抵抗を増加させることなく、ラウンドアニール後のリークを抑制することができるという効果を奏する。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
【図2】 従来の炭化珪素半導体装置のSiC/SiO2 界面での元素検出比を示すグラフである。
【図3】 従来の炭化珪素半導体装置のSiC/SiO2 界面での元素増加率を示すグラフである。
【図4】 実施の形態にかかる炭化珪素半導体装置のSiC/SiO2 界面での元素検出比を示すグラフである。
【図5】 実施の形態にかかる炭化珪素半導体装置のSiC/SiO2 界面での元素増加率を示すグラフである。
【図6】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その1)。
【図7】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その2)。
【図8】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その3)。
【図9】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その4)。
【図10】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その5)。
【図11】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その6)。
【図12】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その7)。
【図13】 実施の形態にかかる炭化珪素半導体装置のトレンチの製造方法を示すフローチャートである。
【図14】 従来の炭化珪素半導体装置の構造を示す断面図である。
【図15】 従来の炭化珪素半導体装置のトレンチの製造方法を示すフローチャートである。
1、101 n+型炭化珪素基板
2、102 n型炭化珪素エピタキシャル層
2a 第1n型炭化珪素エピタキシャル層
2b 第2n型炭化珪素エピタキシャル層
3、103 p型炭化珪素エピタキシャル層
4、104 第1p+型ベース領域
4a 下部第1p+型ベース領域
4b 上部第1p+型ベース領域
5、105 第2p+型ベース領域
6、106 n型高濃度領域
6a 下部n型高濃度領域
6b 上部n型高濃度領域
7、107 n+型ソース領域
8、108 p+型コンタクト領域
9、109 ゲート絶縁膜
10、110 ゲート電極
11、111 層間絶縁膜
13、113 ソース電極
14、114 裏面電極
15、115 ソース電極パッド
18、118 トレンチ
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録