特開 2020-182128 高周波デバイスおよびマルチプレクサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2020-182128(P2020-182128A)

(43)【公開日】2020年11月5日

(54)【発明の名称】高周波デバイスおよびマルチプレクサ

(51)【国際特許分類】

   H03H 9/64 20060101AFI20201009BHJP

   H03H 9/72 20060101ALI20201009BHJP

   H03H 7/46 20060101ALI20201009BHJP

   H03H 9/17 20060101ALI20201009BHJP

   H03H 9/70 20060101ALI20201009BHJP

【ＦＩ】

   H03H9/64 Z

   H03H9/72

   H03H7/46 A

   H03H9/17 F

   H03H9/70

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

【全頁数】13

(21)【出願番号】特願2019-84508(P2019-84508)

(22)【出願日】2019年4月25日

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】関根 英行

(72)【発明者】

【氏名】秋 昊成

(72)【発明者】

【氏名】井上 真

【テーマコード（参考）】

5J097

5J108

【Ｆターム（参考）】

5J097AA01

5J097BB15

5J097BB17

5J097GG03

5J097GG04

5J097KK09

5J097KK10

5J108AA07

5J108BB08

5J108EE03

5J108EE04

5J108EE07

5J108GG03

5J108GG16

(57)【要約】

【課題】損失の低下を抑制すること。
【解決手段】積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、を備える回路基板と、前記複数の誘電体層の積層方向で最も端の誘電体層の表面に設けられた第１信号端子および第１グランド端子と、前記表面に搭載され、信号パッドと、グランドパッドと、前記信号パッドおよび前記グランドパッドに接続された弾性波素子と、を備え、前記信号パッドが前記第１信号端子に接合され、前記グランドパッドが前記第１グランド端子に接合された弾性波デバイスと、前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、平面視において前記少なくとも１つの配線パターンが囲む領域が前記第１グランド端子と重ならないインダクタと、を備える高周波デバイス。
【選択図】図８

【特許請求の範囲】

【請求項1】

積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、を備える回路基板と、
前記複数の誘電体層の積層方向で最も端の誘電体層の表面に設けられた第１信号端子および第１グランド端子と、
前記表面に搭載され、信号パッドと、グランドパッドと、前記信号パッドおよび前記グランドパッドに接続された弾性波素子と、を備え、前記信号パッドが前記第１信号端子に接合され、前記グランドパッドが前記第１グランド端子に接合された弾性波デバイスと、
前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、平面視において前記少なくとも１つの配線パターンが囲む領域が前記第１グランド端子と重ならないインダクタと、
を備える高周波デバイス。

【請求項2】

前記表面に設けられ、前記第１信号端子と前記回路基板内の第１経路を介し接続された第２信号端子と、
前記表面に設けられ、前記第１グランド端子と前記回路基板内の第２経路を介し直流的に接続された第２グランド端子と、
を備える請求項１に記載の高周波デバイス。

【請求項3】

平面視において前記領域は前記第２グランド端子および前記第２経路に重ならない請求項２に記載の高周波デバイス。

【請求項4】

前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、前記第２信号端子と接続された第１キャパシタを備える請求項２または３に記載の高周波デバイス。

【請求項5】

前記インダクタは、前記回路基板の前記積層方向の中心より前記表面と反対側に設けられ、
前記第１キャパシタは、前記回路基板の前記積層方向の中心より前記表面側に設けられている請求項４に記載の高周波デバイス。

【請求項6】

前記表面に設けられた第３信号端子を備え、
前記インダクタと前記第１キャパシタは、前記第１信号端子と前記第３信号端子との間に並列接続され、
前記第１信号端子は前記インダクタおよび前記第１キャパシタのいずれか一方の一端に接続され、
前記弾性波素子は弾性波共振器であり、前記弾性波共振器の一端は前記信号パッドに接続され、前記弾性波共振器の他端は前記グランドパッドに接続されている請求項４または５に記載の高周波デバイス。

【請求項7】

前記表面に設けられた第３信号端子と、
前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、前記第１信号端子と前記第３信号端子との間において前記第１キャパシタと直列接続された第２キャパシタと、
を備え、
前記インダクタは、前記第１信号端子と前記第３信号端子との間において前記第１キャパシタおよび前記第２キャパシタと並列接続され、
前記第１信号端子は前記第１キャパシタと前記第２キャパシタとの間のノードに接続され、
前記弾性波素子は弾性波共振器であり、前記弾性波共振器の一端は前記信号パッドに接続され、前記弾性波共振器の他端は前記グランドパッドに接続されている請求項４または５に記載の高周波デバイス。

【請求項8】

平面視において前記領域は前記第１信号端子に重なる請求項１から７のいずれか一項に記載の高周波デバイス。

【請求項9】

請求項１から８のいずれか一項に記載の高周波デバイスを含むマルチプレクサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波デバイスおよびマルチプレクサに関し、例えば弾性波素子を有する高周波デバイスおよびマルチプレクサに関する。

【背景技術】

【0002】

キャパシタおよびインダクタにより形成されたＬＣ回路に、弾性波共振器を設けるフィルタが知られている（例えば特許文献１、２）。回路基板に弾性波素子を実装することが知られている（例えば特許文献３）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１８−１２９６８０号公報

【特許文献2】特開２０１８−１２９６８３号公報

【特許文献3】特開２０１４−１４１３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

回路基板に弾性波素子を実装しフィルタを形成すると損失が低下することがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、損失の低下を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、積層された複数の誘電体層と、前記複数の誘電体層の少なくとも１つの誘電体層の上に設けられた複数の配線パターンと、を備える回路基板と、前記複数の誘電体層の積層方向で最も端の誘電体層の表面に設けられた第１信号端子および第１グランド端子と、前記表面に搭載され、信号パッドと、グランドパッドと、前記信号パッドおよび前記グランドパッドに接続された弾性波素子と、を備え、前記信号パッドが前記第１信号端子に接合され、前記グランドパッドが前記第１グランド端子に接合された弾性波デバイスと、前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、平面視において前記少なくとも１つの配線パターンが囲む領域が前記第１グランド端子と重ならないインダクタと、を備える高周波デバイスである。

【0007】

上記構成において、前記表面に設けられ、前記第１信号端子と前記回路基板内の第１経路を介し接続された第２信号端子と、前記表面に設けられ、前記第１グランド端子と前記回路基板内の第２経路を介し直流的に接続された第２グランド端子と、を備える構成とすることができる。

【0008】

上記構成において、平面視において前記領域は前記第２グランド端子および前記第２経路に重ならない構成とすることができる。

【0009】

上記構成において、前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、前記第２信号端子と接続された第１キャパシタを備える構成とすることができる。

【0010】

上記構成において、前記インダクタは、前記回路基板の前記積層方向の中心より前記表面と反対側に設けられ、前記第１キャパシタは、前記回路基板の前記積層方向の中心より前記表面側に設けられている構成とすることができる。

【0011】

上記構成において、前記表面に設けられた第３信号端子を備え、前記インダクタと前記第１キャパシタは、前記第１信号端子と前記第３信号端子との間に並列接続され、前記第１信号端子は前記インダクタおよび前記第１キャパシタのいずれか一方の一端に接続され、前記弾性波素子は弾性波共振器であり、前記弾性波共振器の一端は前記信号パッドに接続され、前記弾性波共振器の他端は前記グランドパッドに接続されている構成とすることができる。

【0012】

上記構成において、前記表面に設けられた第３信号端子と、前記複数の配線パターンの少なくとも１つの配線パターンにより形成され、前記第１信号端子と前記第３信号端子との間において前記第１キャパシタと直列接続された第２キャパシタと、を備え、前記インダクタは、前記第１信号端子と前記第３信号端子との間において前記第１キャパシタおよび前記第２キャパシタと並列接続され、前記第１信号端子は前記第１キャパシタと前記第２キャパシタとの間のノードに接続され、前記弾性波素子は弾性波共振器であり、前記弾性波共振器の一端は前記信号パッドに接続され、前記弾性波共振器の他端は前記グランドパッドに接続されている構成とすることができる。

【0013】

上記構成において、平面視において前記領域は前記第１信号端子に重なる構成とすることができる。

【0014】

本発明は、高周波デバイスを含むマルチプレクサである。

【発明の効果】

【0015】

本発明によれば、損失の低下を抑制することができる。

【図面の簡単な説明】

【0016】

【図1】図１は、実施例１に係る高周波デバイスの回路図である。

【図2】図２は、実施例１に係るフィルタの断面図である。

【図3】図３は、実施例１における回路基板の解体斜視図である。

【図4】図４（ａ）は、実施例１における弾性波共振器の平面図であり、図４（ｂ）は、実施例１における別の弾性波共振器の断面図である。

【図5】図５は、実施例１における弾性波デバイスの断面図である。

【図6】図６（ａ）および図６（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図（その１）である。

【図7】図７（ａ）および図７（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図（その２）である。

【図8】図８は、実施例１における回路基板の平面図である。

【図9】図９は、比較例１における回路基板の平面図である。

【図10】図１０は、実施例２に係るダイプレクサの回路図である。

【発明を実施するための形態】

【0017】

以下、図面を参照し本発明の実施例について説明する。

【実施例1】

【0018】

実施例１は、高周波デバイスとしてフィルタの例である。図１は、実施例１に係る高周波デバイスの回路図である。図１に示すように、実施例１に係る高周波デバイス１００は、共振回路６０と弾性波共振器Ｒを備えている。共振回路６０は、キャパシタＣ１、Ｃ２およびインダクタＬを備えている。キャパシタＣ１およびＣ２は端子Ｔ１とＴ２との間に互いに直列接続されている。インダクタＬは、端子Ｔ１とキャパシタＣ１との間のノードＮ１と、端子Ｔ２とキャパシタＣ２との間のノードＮ２と、の間にキャパシタＣ１およびＣ２と並列接続されている。弾性波共振器Ｒの一端はキャパシタＣ１とＣ２との間のノードＮ３に接続され、他端はグランド端子Ｔｇに接続されている。

【0019】

高周波デバイス１００は、ローパスフィルタまたはハイパスフィルタとして機能する。高周波デバイス１００は端子Ｔ１に入力する高周波信号のうち通過帯域の信号を端子Ｔ２に通過させ、他の帯域の信号を抑圧する。例えば、キャパシタＣ１およびＣ２のキャパシタンスを５．５ｐＦ、インダクタＬのインダクタンスを１．５ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より低い周波数帯域を通過帯域とするローパスフィルタとして機能する。

【0020】

例えば、キャパシタＣ１およびＣ２のキャパシタンスを７．１ｐＦ、インダクタＬのインダクタンスを２ｎＨ、弾性波共振器Ｒの共振周波数および反共振周波数をそれぞれ２．２６ＧＨｚおよび２．３３ＧＨｚとする。これにより、高周波デバイス１００は共振周波数より高い周波数帯域を通過帯域とするハイパスフィルタとして機能する。弾性波共振器の共振周波数を通過帯域と共振回路６０が形成する減衰極との間に設けることにより、通過帯域から阻止帯域への変移が急峻なフィルタを実現できる。

【0021】

図２は、実施例１に係るフィルタの断面図、図３は、実施例１における回路基板の解体斜視図である。図２および図３に示すように、誘電体層２０ａから２０ｆの積層方向をＺ方向、誘電体層２０ａから２０ｆの平面方向をＸ方向およびＹ方向とする。回路基板２０では、Ｚ方向に複数の誘電体層２０ａから２０ｆが積層されている。誘電体層２０ａの下面が回路基板２０の下面２１ａ（すなわち複数の誘電体層２０ａから２０ｆのＺ方向で最も端の誘電体層の表面）であり、誘電体層２０ｆの上面が回路基板２０の上面２１ｂである。領域６６ａは回路基板２０におけるＺ方向の中心６４より下面２１ａ側の領域であり、領域６６ｂは中心６４より上面２１ｂ側の領域である。

【0022】

誘電体層２０ａから２０ｅの上にそれぞれ配線パターン２２ａから２２ｅが設けられている。誘電体層２０ａから２０ｅを貫通するビア配線２４ａから２４ｅが設けられている。回路基板２０の上面２１ｂには方向識別マーク２１が設けられている。回路基板２０の下面２１ａには端子２３、２５ａおよび２５ｂが設けられている。端子２３は、端子Ｔ１、Ｔ２およびグランド端子Ｔｇを含む。端子２３にバンプ２６が設けられている。弾性波デバイス１０の端子３３ａおよび３３ｂはバンプ２８を介し端子２５ａおよび２５ｂに接合されている。これにより弾性波デバイス１０は端子２５ａおよび２５ｂに実装されている。

【0023】

配線パターン２２ｂと２２ｃとは誘電体層２０ｃを挟み対向する。これにより、配線パターン２２ｂ、２２ｃおよび誘電体層２０ｃによりキャパシタＣ１およびＣ２が形成される。配線パターン２２ｄおよび２２ｅはインダクタＬを形成する。キャパシタＣ１およびＣ２は回路基板２０の領域６６ａに設けられ、インダクタＬは回路基板２０の領域６６ｂに設けられている。

【0024】

キャパシタＣ１およびＣ２と端子Ｔ１およびＴ２とは配線パターン２２ｃおよびビア配線２４ａから２４ｃを介し電気的に接続される。インダクタＬと端子Ｔ１およびＴ２とはビア配線２４ａから２４ｅを介し電気的に接続されている。配線パターン２２ｃと端子Ｔ１に接続されたビア配線２４ａから２４ｃとが接続するノードがノードＮ１であり、配線パターン２２ｃと端子Ｔ２に接続されたビア配線２４ａから２４ｃとが接続するノードがノードＮ２である。

【0025】

キャパシタＣ１およびＣ２はビア配線２４ａおよび２４ｂを介し端子２５ｂに電気的に接続されている。配線パターン２２ｂと端子２５ｂに接続されたビア配線２４ａおよび２４ｂとが接続するノードがノードＮ３である。端子２５ａはビア配線２４ａおよび配線パターン２２ａを介しグランド端子Ｔｇに電気的に接続されている。経路Ｐ１は端子Ｔ１と端子２５ｂとを接続する経路であり高周波信号を伝送する。経路Ｐ２は端子２５ａとグランド端子Ｔｇとを直流的に接続する経路であり、グランド電位が供給される。

【0026】

誘電体層２０ａから２０ｆは、例えばセラミック材料等の無機絶縁体または樹脂等の有機絶縁体からなる。誘電体層２０ａから２０ｆは、例えば主成分としてシリコン（Ｓｉ）、カルシウム（Ｃａ）およびマグネシウム（Ｍｇ）の酸化物（例えばディオブサイドＣａＭｇＳｉ_２Ｏ_６）を含む。配線パターン２２ａから２２ｅ、端子２３、２５ａ、２５ｂおよび方向識別マーク２１は、例えば銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、金−パラジウム合金または銀−白金合金を含む金属層である。端子２３、２５ａ、２５ｂおよび方向識別マーク２１には、上記金属層上にニッケル等のメッキ層が設けられていてもよい。バンプ２６および２８は、例えば半田バンプ、金バンプまたは銅バンプ等の金属バンプである。端子２３とバンプ２６は、回路基板２０を外部と接続するための端子として機能する。

【0027】

以下に、各寸法を例示する。回路基板２０の厚さＤ１は０．４ｍｍ、回路基板２０の下面とバンプ２６の下面との距離Ｄ２は０．３ｍｍ、回路基板２０の下面と弾性波デバイス１０の上面との距離Ｄ３は０．０２ｍｍ、弾性波デバイス１０の高さＤ４は０．１ｍｍ、回路基板２０の下面とインダクタＬとの距離Ｄ５は０．３５ｍｍ、回路基板２０の幅Ｗ１は２．５ｍｍである。Ｄ２はＤ３＋Ｄ４より大きいため、弾性波デバイス１０はバンプ２６により保護される。誘電体層２０ａから２０ｆは例えば６層から１２層である。

【0028】

図４（ａ）は、実施例１における弾性波共振器の平面図であり、図４（ｂ）は、実施例１における別の弾性波共振器の断面図である。図４（ａ）の例では、弾性波共振器１２は弾性表面波共振器である。基板１１の上面にＩＤＴ（Interdigital Transducer）５０と反射器５２が設けられている。ＩＤＴ５０は、互いに対向する１対の櫛型電極５０ａを有する。櫛型電極５０ａは、複数の電極指５０ｂと複数の電極指５０ｂを接続するバスバー５０ｃとを有する。反射器５２は、ＩＤＴ５０の両側に設けられている。ＩＤＴ５０が基板１１に弾性表面波を励振する。基板１１は、例えば、タンタル酸リチウム基板、ニオブ酸リチウム基板または水晶基板等の圧電基板である。基板１１は、例えばサファイア基板、スピネル基板、アルミナ基板、水晶基板またはシリコン基板等の支持基板上に圧電基板が接合された複合基板でもよい。支持基板と圧電基板との間の酸化シリコン膜または窒化アルミニウム膜等の絶縁膜が設けられていてもよい。ＩＤＴ５０および反射器５２は例えばアルミニウム膜または銅膜により形成される。基板１１上にＩＤＴ５０および反射器５２を覆うように保護膜または温度補償膜が設けられていてもよい。

【0029】

図４（ｂ）の例では、弾性波共振器１２は圧電薄膜共振器である。基板１１上に圧電膜５６が設けられている。圧電膜５６を挟むように下部電極５４および上部電極５８が設けられている。下部電極５４と基板１１との間に空隙５５が形成されている。圧電膜５６の少なくとも一部を挟み下部電極５４と上部電極５８とが対向する領域が共振領域５７である。共振領域５７内の下部電極５４および上部電極５８は圧電膜５６内に、厚み縦振動モードの弾性波を励振する。基板１１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極５４および上部電極５８は例えばルテニウム膜等の金属膜である。圧電膜５６は例えば窒化アルミニウム膜である。空隙５５の代わりに弾性波を反射する音響反射膜が設けられていてもよい。

【0030】

図５は、実施例１における弾性波デバイスの断面図である。図５に示すように、弾性波デバイス１０では、配線基板３０上に基板１１が搭載されている。配線基板３０は積層された複数の絶縁層３０ａおよび３０ｂを含む。絶縁層３０ａおよび３０ｂは、例えば樹脂層またはセラミックス層である。配線基板３０の上面に配線層３２ｂおよび環状金属層３６が設けられている。絶縁層３０ａ上に配線層３２ａが設けられている。絶縁層３０ａおよび３０ｂを貫通するビア配線３４ａおよび３４ｂが設けられている。配線基板３０の下面に端子３３ａおよび３３ｂが設けられている。配線層３２ａ、３２ｂ、ビア配線３４ａ、３４ｂおよび端子３３ａおよび３３ｂは、例えば銅層、金層、アルミニウム層またはニッケル層等の金属層である。

【0031】

基板１１の下面に弾性波共振器１２および配線１４が設けられている。弾性波共振器１２は、図４（ａ）または図４（ｂ）に図示された弾性波共振器１２である。配線１４は、例えば銅層、金層およびアルミニウム層等の金属層である。配線１４と配線層３２ｂとはバンプ１６により接合されている。バンプ１６は、例えば金バンプ、銅バンプまたは半田バンプ等の金属バンプである。弾性波共振器１２が配線基板３０に空隙１８を介し対向するように、基板１１は、配線基板３０上にバンプ１６を用いフリップチップ実装されている。端子３３ａおよび３３ｂは、ビア配線３４ａ、配線層３２ａ、ビア配線３４ｂ、配線層３２ｂ、バンプ１６および配線１４を介し弾性波共振器１２の両端にそれぞれ電気的に接続される。

【0032】

基板１１を囲むように封止部３５が設けられている。封止部３５の下面は環状金属層３６に接合されている。封止部３５は、例えば半田等の金属または樹脂等の絶縁体である。基板１１および封止部３５の上面にリッド３８が設けられている。リッド３８は、金属板または絶縁板である。図２では、端子３３ａおよび３３ｂがバンプ２８を介し回路基板２０の端子２５ａおよび２５ｂに接合される。弾性波デバイス１０は弾性波共振器１２が封止されていないベアチップでもよい。

【0033】

図６（ａ）から図７（ｂ）は、実施例１に係るフィルタの製造方法を示す断面図である。図６（ａ）から図７（ａ）は、図２と上下を逆に図示している。すなわち回路基板２０の下面２１ａが上に上面２１ｂが下に図示されている。図６（ａ）に示すように、回路基板２０を形成する。図６（ｂ）に示すように、端子２３ａおよび２３ｂにバンプ２８を用い端子３３ａおよび３３ｂをそれぞれ接合する。これにより、弾性波デバイス１０を回路基板２０に実装する。バンプ２８は例えば半田バンプである。

【0034】

図７（ａ）に示すように、端子２３にバンプ２６を形成する。バンプ２６はコア２６ａとコア２６ａを囲む外層２６ｂを含む。外層２６ｂは例えば半田層であり、例えば錫銀半田層である。コア２６ａは、外層２６ｂの融点より高い融点を有する金属または絶縁体からなり、例えば銅である。例えば外層２６ｂが錫銀の場合、コア２６ａの融点は２２０℃以上である。コア２６ａの高さＤ５はＤ３＋Ｄ４より大きい。図６（ｂ）の工程と図７（ａ）の工程との順番は逆でもよいし、図６（ｂ）の工程と図７（ａ）の工程とを同時に行ってもよい。以上により、実施例１に係るフィルタが完成する。

【0035】

図７（ｂ）に示すように、実装基板４０の上面に端子４２が設けられている。端子４２にバンプ２６が接合する。これにより、高周波デバイス１００が実装基板４０に実装される。コア２６ａにより、弾性波デバイス１０の下面が実装基板４０に接触することを抑制できる。

【0036】

図８は、実施例１における回路基板の平面図である。図８は、端子２３、２５、配線パターン２２ａ、２２ｄおよび２２ｅを主に図示している。図８に示すように、回路基板２０の下面には端子２３および２５が設けられている。端子２３は端子Ｔ１、Ｔ２およびグランド端子Ｔｇを含み、端子２５は端子２５ａおよび２５ｂを含む。配線パターン２２ｄの一端はビア２４を介し端子Ｔ１に電気的に接続され、他端はビア配線２４ｅを介し配線パターン２２ｅの一端に電気的に接続されている。配線パターン２２ｅの他端はビア２４を介し端子Ｔ２に電気的に接続されている。配線パターン２２ｄおよび２２ｅは各々Ｃ字状またはＵ字状であり、配線パターン２２ｄと２２ｅとで囲まれた領域およびこの領域を囲む配線パターン２２ｄおよび２２ｅは巻回領域６８である。巻回領域６８は平面視において端子２５ａ、グランド端子Ｔｇおよび配線パターン２２ａと重ならない。配線パターン２２ａの両端部はビア２４を介しそれぞれ端子２５ａおよびグランド端子Ｔｇに電気的に接続されている。

【0037】

［比較例１］
図９は、比較例１における回路基板の平面図である。図９に示すように、巻回領域６８は、平面視において端子２５ａと重なる。その他の構成は実施例１と同じであり説明を省略する。

【0038】

巻回領域６８がグランド金属と重なると、渦電流損が発生し、インダクタＬのＱ値が低下する。これにより、フィルタの損失が大きくなる。端子２５ａは回路基板２０が実装される実装基板４０の上面よりインダクタＬに近い。このため、インダクタＬのＱ値の低下が大きくなる。

【0039】

実施例１によれば、弾性波デバイス１０は回路基板２０の下面２１ａに搭載され、弾性波共振器１２（弾性波素子）が端子３３ａ（グランドパッド）と３３ｂ（信号パッド）との間に接続されている。端子３３ａは端子２５ａ（第１グランド端子）に接合され、端子３３ｂは端子２５ｂ（第１信号端子）に接合されている。インダクタＬは、複数の配線パターン２２ａから２２ｅの少なくとも１つの配線パターン２２ｄおよび２２ｅにより形成され、平面視において配線パターン２２ｄおよび２２ｅが囲む巻回領域６８は端子２５ａと重ならない。これにより、インダクタＬのＱ値が向上し、フィルタの損失を抑制できる。

【0040】

回路基板２０の下面２１ａに設けられた端子Ｔ１（第２信号端子）は端子２５ｂと回路基板２０内の経路Ｐ１（第１経路）を介し接続されている。端子Ｔｇ（第２グランド端子）は端子２５ａと回路基板２０内の経路Ｐ２（第２経路）を介し直流的に接続されている。このように、弾性波デバイス１０が端子Ｔ１およびグランド端子Ｔｇと回路基板２０の同じ下面２１ａに設けられているため、弾性波デバイス１０に上部から物体が接触することを抑制できる。弾性波デバイス１０は、回路基板２０の上面２１ｂに搭載されていてもよい。

【0041】

平面視において巻回領域６８はグランド端子Ｔｇおよび経路Ｐ２に重ならない。これにより、インダクタＬのＱ値をより向上できる。

【0042】

キャパシタＣ１（第１キャパシタ）は、複数の配線パターン２２ａから２２ｅの少なくとも１つの配線パターン２２ｂおよび２２ｃにより形成され、端子Ｔ１と接続されている。このとき、インダクタＬは、回路基板２０の積層方向の中心より下面２１ａと反対側に設けられ、キャパシタＣ１は、回路基板２０の積層方向の中心より下面２１ａ側に設けられている。これにより、インダクタＬはグランド端子２５ａおよび実装基板４０より離れるため、インダクタＬのＱ値の低下を抑制できる。

【0043】

インダクタＬとキャパシタＣ１は、端子Ｔ１と端子Ｔ２（第３信号端子）との間に並列接続されている。これにより、インダクタＬとキャパシタＣ１とは並列共振回路を形成する。端子２５ｂはインダクタＬおよびキャパシタＣ１のいずれか一方の一端に接続されている。弾性波共振器１２の一端は端子３３ｂに接続され、他端は端子３３ａに接続されている。

【0044】

主に並列共振回路が形成する減衰極の極小とフィルタの通過帯域との間に主に弾性波共振器１２が形成する減衰極の極小を設けることで、フィルタの通過帯域と阻止帯域との間の減衰量の急峻性を高めることができる。このようなフィルタでは、回路基板２０に弾性波共振器１２を有する弾性波デバイス１０を搭載する。このとき弾性波デバイス１０はグランド電位が供給される端子３３ａを有することになる。よって端子３３ａに接合される端子２５ａを巻回領域６８と重ねないことで、フィルタの損失を向上できる。

【0045】

キャパシタＣ２（第２キャパシタ）は、配線パターン２２ｂおよび２２ｃにより形成され、端子Ｔ１とＴ２キャパシタＣ１と直列接続され、インダクタＬは、端子Ｔ１と端子Ｔ２との間においてキャパシタＣ１とＣ２と並列接続されている。端子２５ｂはキャパシタＣ１とＣ２とのノードＮ３に接続されている。

【0046】

このようなフィルタでは、インダクタＬとキャパシタＣ１およびＣ２との並列共振回路が形成する減衰極の極小とフィルタの通過帯域との間に主に弾性波共振器１２が形成する減衰極の極小を設けることで、フィルタの通過帯域と阻止帯域との間の減衰量の急峻性を高めることができる。また、端子２５ａを巻回領域６８と重ねないことで、フィルタの損失を向上できる。

【0047】

巻回領域６８が高周波信号が加わる信号経路の金属パターンに重なってもインダクタＬのＱ値の低下が大きくない。そこで、平面視において巻回領域６８を端子２５ｂに重ねる。これにより、Ｑ値を低下させることなく、インダクタＬを配置する領域を確保できる。

【0048】

Ｚ方向における回路基板２０の下面２１ａからバンプ２６の下面まで高さＤ２は下面２１ａから弾性波デバイス１０の下面（第１面と反対の面）までの高さＤ３＋Ｄ４より大きい。これにより、図７（ｂ）のように、高周波デバイス１００を実装基板４０に実装するときに、弾性波デバイス１０が実装基板４０と接触し、弾性波デバイス１０が破損されることを抑制できる。

【0049】

さらに、図７（ｂ）のように、バンプ２６は、半田からなる外層２６ｂと、半田の融点より高い融点を有し外層２６ｂに囲まれたコア２６ａと、を備える。Ｚ方向におけるコア２６ａの高さＤ５は回路基板２０の下面２１ａから弾性波デバイス１０の下面までの高さＤ３＋Ｄ４より大きい。これにより、回路基板２０を実装基板４０に実装するときに、外層２６ｂの半田が溶融しても、弾性波デバイス１０が実装基板４０に接触することをより抑制できる。

【実施例2】

【0050】

図１０は、実施例２に係るダイプレクサの回路図である。図１０に示すように、共通端子ＴＡと端子ＴＨとの間にハイパスフィルタ４６が接続されている。共通端子ＴＡと端子ＴＬとの間にローパスフィルタ４８が接続されている。ハイパスフィルタは、共通端子ＴＡまたは端子ＴＨから入力された高周波信号のうち通過帯域の信号を端子ＴＨまたは共通端子ＴＡに通過させ、他の周波数の信号を抑圧する。ローパスフィルタ４８は、共通端子ＴＡまたは端子ＴＬから入力された高周波信号のうち通過帯域の信号を端子ＴＬまたは共通端子ＴＡに通過させ、他の周波数の信号を抑圧する。ハイパスフィルタ４６およびローパスフィルタ４８の少なくとも１つの代わりにバンドパスフィルタでもよい。ハイパスフィルタ４６およびローパスフィルタ４８の少なくとも１つを実施例１およびその変形例の高周波デバイスとすることができる。

【0051】

マルチプレクサとしてダイプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。

【0052】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0053】

１０ 弾性波デバイス
１２ 弾性波共振器
２０ 回路基板
２０ａ−２０ｆ 誘電体層
２１ａ 回路基板の下面
２１ｂ 回路基板の上面
２２ａ−２２ｅ 配線パターン
２４ａ−２４ｆ ビア配線
２３、２５、２５ａ、２５ｂ 端子
２６、２８ バンプ
４６ ハイパスフィルタ
４８ ローパスフィルタ
５０ 回路基板の中心
６０ 共振回路
６８ 巻回領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】