特開 2020-184593 積層セラミック電子部品及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2020-184593(P2020-184593A)

(43)【公開日】2020年11月12日

(54)【発明の名称】積層セラミック電子部品及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20201016BHJP

【ＦＩ】

   H01G4/30 201N

   H01G4/30 311Z

   H01G4/30 201K

   H01G4/30 512

   H01G4/30 517

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2019-88937(P2019-88937)

(22)【出願日】2019年5月9日

(71)【出願人】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100104215

【弁理士】

【氏名又は名称】大森 純一

(74)【代理人】

【識別番号】100160989

【弁理士】

【氏名又は名称】関根 正好

(72)【発明者】

【氏名】田中 翔太

(72)【発明者】

【氏名】小林 譲二

(72)【発明者】

【氏名】木暮 利光

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AD03

5E001AF06

5E001AH06

5E001AJ02

5E082AA01

5E082AB03

5E082BC38

5E082EE04

5E082FF05

5E082FG04

5E082FG06

5E082FG26

5E082GG10

5E082GG28

5E082HH43

5E082HH51

5E082PP09

(57)【要約】

【課題】打ち抜き法によってサイドマージン部を良好に形成可能な積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を具備する。上記セラミック素体は、第１軸方向を向いた一対の側面と、上記第１軸と直交する第２軸方向に積層され、上記一対の側面上において上記第１軸方向に０．５μｍの範囲内に揃っている端部を含む複数の内部電極と、を有する積層体と、上記積層体の上記一対の側面を被覆する一対のサイドマージン部と、を有する。上記一対の外部電極は、上記セラミック素体を上記第１軸及び上記第２軸と直交する第３軸方向の両側から被覆する。上記積層セラミック電子部品では、上記第１軸方向に沿った寸法Ｗが上記第３軸方向に沿った寸法Ｌよりも大きい。この構成の積層セラミック電子部品では、打ち抜き法によってサイドマージン部を良好に形成可能である。
【選択図】図１０

【特許請求の範囲】

【請求項1】

第１軸方向を向いた一対の側面と、前記第１軸と直交する第２軸方向に積層され、前記一対の側面上において前記第１軸方向に０．５μｍの範囲内に揃っている端部を含む複数の内部電極と、を有する積層体と、前記積層体の前記一対の側面を被覆する一対のサイドマージン部と、を有するセラミック素体と、
前記セラミック素体を前記第１軸及び前記第２軸と直交する第３軸方向の両側から被覆する一対の外部電極と、
を具備し、
前記第１軸方向に沿った寸法Ｗが前記第３軸方向に沿った寸法Ｌよりも大きい
積層セラミック電子部品。

【請求項2】

請求項１に記載の積層セラミック電子部品であって、
前記寸法Ｗが０．４５ｍｍ以下である
積層セラミック電子部品。

【請求項3】

請求項１又は２に記載の積層セラミック電子部品であって、
前記寸法Ｗが、前記第２軸方向に沿った寸法Ｔよりも大きい
積層セラミック電子部品。

【請求項4】

第１軸方向を向いた一対の側面と、前記第１軸と直交する第２軸方向に積層され、前記一対の側面に露出する複数の内部電極と、を有する積層体を作製し、
前記積層体の前記一対の側面でセラミックシートを打ち抜いて前記一対の側面を被覆する一対のサイドマージン部を形成することでセラミック素体を作製し、
前記セラミック素体を前記第１軸及び前記第２軸と直交する第３軸方向の両側から被覆する一対の外部電極を形成することで、前記第１軸方向に沿った寸法Ｗが前記第３軸方向に沿った寸法Ｌよりも大きい積層セラミック電子部品を作製する
積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、サイドマージン部が後付けされる積層セラミック電子部品及びその製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサの製造過程においてサイドマージン部を後付けする技術が知られている（例えば、特許文献１参照）。この技術は、薄いサイドマージン部によっても内部電極が露出した積層体の側面を確実に保護することができるため、積層セラミックコンデンサの小型化及び大容量化に有利である。

【0003】

一例として、特許文献１に記載の積層セラミックコンデンサの製造方法では、内部電極が印刷されたセラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面でセラミックシートを打ち抜くことにより、積層体の側面にサイドマージン部を形成する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２−２０９５３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

電子機器の小型化や薄型化に伴い、積層セラミックコンデンサには更なる小型化が要求されている。しかしながら、積層セラミックコンデンサでは、小型化に伴い積層体が小さくなるほど、打ち抜き法において積層体の側面でセラミックシートを切断するために必要なせん断力を得られにくくなる。

【0006】

以上のような事情に鑑み、本発明の目的は、打ち抜き法によってサイドマージン部を良好に形成可能な積層セラミック電子部品及びその製造方法を提供することにある。

【課題を解決するための手段】

【0007】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック素体と、一対の外部電極と、を具備する。
上記セラミック素体は、第１軸方向を向いた一対の側面と、上記第１軸と直交する第２軸方向に積層され、上記一対の側面上において上記第１軸方向に０．５μｍの範囲内に揃っている端部を含む複数の内部電極と、を有する積層体と、上記積層体の上記一対の側面を被覆する一対のサイドマージン部と、を有する。
上記一対の外部電極は、上記セラミック素体を上記第１軸及び上記第２軸と直交する第３軸方向の両側から被覆する。
上記積層セラミック電子部品では、上記第１軸方向に沿った寸法Ｗが上記第３軸方向に沿った寸法Ｌよりも大きい。
この構成の積層セラミック電子部品では、打ち抜き法によってサイドマージン部を良好に形成可能である。

【0008】

上記積層セラミック電子部品の上記寸法Ｗが０．４５ｍｍ以下であってもよい。
上記積層セラミック電子部品の上記寸法Ｗが、上記第２軸方向に沿った寸法Ｔよりも大きくてもよい。
このように小型の積層セラミック電子部品では、打ち抜き法によるサイドマージン部の形成が難しくなるため、本発明の構成が特に有効である。

【0009】

本発明の一形態に係る積層セラミック電子部品の製造方法では、第１軸方向を向いた一対の側面と、上記第１軸と直交する第２軸方向に積層され、上記一対の側面に露出する複数の内部電極と、を有する積層体が作製される。
上記積層体の上記一対の側面でセラミックシートを打ち抜いて上記一対の側面を被覆する一対のサイドマージン部を形成することでセラミック素体が作製される。
上記セラミック素体を上記第１軸及び上記第２軸と直交する第３軸方向の両側から被覆する一対の外部電極を形成することで、上記第１軸方向に沿った寸法Ｗが上記第３軸方向に沿った寸法Ｌよりも大きい積層セラミック電子部品が作製される。
この構成では、積層体の寸法Ｗが大きくなるため、積層体をセラミックシートに対して大きく押し込むことにより、積層体の側面からセラミックシートに大きいせん断力を加えることができる。このため、この構成では、積層体の側面によってセラミックシートを打ち抜くことで、サイドマージン部を良好に形成することができる。

【発明の効果】

【0010】

以上述べたように、本発明によれば、打ち抜き法によってサイドマージン部を良好に形成可能な積層セラミック電子部品及びその製造方法を提供することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。

【図3】上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。

【図4】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図5】上記製造方法のセラミックシート準備工程で準備されるセラミックシートの平面図である。

【図6】上記製造方法の積層工程を示す斜視図である。

【図7】上記製造方法の切断工程を示す平面図である。

【図8】上記切断工程を示す部分断面図である。

【図9】上記製造方法のサイドマージン部形成工程で得られる未焼成のセラミック素体の斜視図である。

【図10】上記サイドマージン部形成工程を示す断面図である。

【図11】上記サイドマージン部形成工程の比較例を示す断面図である。

【発明を実施するための形態】

【0012】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

【0013】

［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。

【0014】

積層セラミックコンデンサ１０は、セラミック素体１１と、一対の第１及び第２外部電極１４，１５と、を備える。セラミック素体１１は、Ｘ軸と直交する第１及び第２端面と、Ｙ軸と直交する第１及び第２側面と、Ｚ軸と直交する第１及び第２主面と、を有する６面体として構成される。

【0015】

各外部電極１４，１５は、セラミック素体１１の両端面を被覆し、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の各端面から主面及び側面に延出している。これにより、外部電極１４，１５では、Ｘ−Ｚ平面に平行な断面、及びＸ−Ｙ平面に平行な断面がいずれもＵ字状となっている。

【0016】

なお、外部電極１４，１５の形状は、図１に示すものに限定されない。例えば、外部電極１４，１５は、セラミック素体１１の両端面から一方の主面のみに延び、Ｘ−Ｚ平面に平行な断面がＬ字状となっていてもよい。また、外部電極１４，１５は、いずれの主面及び側面にも延出していなくてもよい。

【0017】

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0018】

セラミック素体１１は、誘電体セラミックスで形成され、積層体１６と、一対のサイドマージン部１７と、を有する。積層体１６は、Ｙ軸方向を向いた一対の側面Ｓを有する。また、積層体１６は、セラミック素体１１の端面を構成するＸ軸方向を向いた一対の端面と、セラミック素体１１の主面を構成するＺ軸方向を向いた一対の主面と、を有する。

【0019】

積層体１６は、Ｘ−Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。積層体１６は、容量形成部１８と、一対のカバー部１９と、を有する。一対のカバー部１９は、容量形成部１８をＺ軸方向上下から被覆し、積層体１６の一対の主面を構成している。

【0020】

容量形成部１８は、複数のセラミック層の間に配置され、Ｘ−Ｙ平面に沿って延びるシート状の複数の第１及び第２内部電極１２，１３を有する。内部電極１２，１３は、Ｚ軸方向に沿って交互に積層されている。つまり、内部電極１２，１３は、セラミック層を挟んでＺ軸方向に対向している。

【0021】

第１内部電極１２は、第１外部電極１４に覆われた積層体１６の端面に引き出されている。一方、第２内部電極１３は、第２外部電極１５に覆われた積層体１６の端面に引き出されている。これにより、第１内部電極１２は第１外部電極１４のみに接続され、第２内部電極１３は第２外部電極１５のみに接続されている。

【0022】

内部電極１２，１３は、容量形成部１８のＹ軸方向の全幅にわたって形成されている。つまり、内部電極１２，１３のＹ軸方向の両端部はそれぞれ、積層体１６の一対の側面Ｓ上に位置する。これにより、セラミック素体１１における内部電極１２，１３のＹ軸方向の両端部の位置はそれぞれ、Ｙ軸方向に０．５μｍの範囲内に揃っている。

【0023】

一対のサイドマージン部１７は、内部電極１２，１３の両端部が露出する積層体１６の一対の側面Ｓをそれぞれ被覆している。これにより、積層セラミックコンデンサ１０では、サイドマージン部１７に被覆された積層体１６の一対の側面Ｓ上における内部電極１２，１３間の絶縁性を確保することができる。

【0024】

このような構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。

【0025】

セラミック素体１１では、内部電極１２，１３間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0026】

なお、セラミック層は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）、チタン酸カルシウム（ＣａＴｉＯ_３）、チタン酸マグネシウム（ＭｇＴｉＯ_３）、ジルコン酸カルシウム（ＣａＺｒＯ_３）、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）、ジルコン酸バリウム（ＢａＺｒＯ_３）、酸化チタン（ＴｉＯ_２）などの組成系で構成してもよい。

【0027】

内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0028】

図２，３には、積層セラミックコンデンサ１０のＸ軸方向の寸法Ｌ、Ｙ軸方向の寸法Ｗ、及びＺ軸方向の寸法Ｔが示されている。積層セラミックコンデンサ１０は、Ｘ軸方向に長尺の一般的な構成とは異なり、Ｙ軸方向に長尺の構成を有する。つまり、積層セラミックコンデンサ１０では、Ｙ軸方向の寸法Ｗが、Ｘ軸方向の寸法Ｌよりも大きい。

【0029】

これにより、積層セラミックコンデンサ１０では、容量の形成に寄与しないサイドマージン部１７の体積を小さく留めることができる。このため、積層セラミックコンデンサ１０では、その分、容量を形成する容量形成部の体積を大きくすることができるため、小型化及び大容量化に有利である。

【0030】

更に、積層セラミックコンデンサ１０では、Ｙ軸方向に長尺で、Ｘ軸方向に短尺の構成によって、後述する製造方法のサイドマージン部形成工程においてサイドマージン部１７を良好に形成可能となる。同様の観点から、積層セラミックコンデンサ１０では、Ｙ軸方向の寸法ＷがＺ軸方向の寸法Ｔよりも大きいことが好ましい。

【0031】

積層セラミックコンデンサ１０では、小型の構成、特に寸法Ｗが０．４５ｍｍ以下の構成において、サイドマージン部１７を良好に形成することが難しくなる。この点、積層セラミックコンデンサ１０では、上記の構成とすることにより、寸法Ｗが０．４５ｍｍ以下の構成においても、サイドマージン部１７を良好に形成可能となる。

【0032】

つまり、積層セラミックコンデンサ１０では、Ｘ軸方向に長尺の一般的な構成から容量を同等以上に保ちながら、サイドマージン部１７を良好に形成可能な構成を実現することができる。したがって、積層セラミックコンデンサ１０では、製造上の利点と機能上の利点とを両立することができる。

【0033】

積層セラミックコンデンサ１０では、Ｘ軸方向の寸法Ｌ、Ｙ軸方向の寸法Ｗ、及びＺ軸方向の寸法Ｔを、上記の構成となるように、任意に決定することができる。積層セラミックコンデンサ１０では、例えば、寸法Ｌを０．２ｍｍとし、寸法Ｗを０．４ｍｍとし、寸法Ｔを０．２ｍｍとすることができる。

【0034】

［積層セラミックコンデンサ１０の製造方法］
図４は、本実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５〜１０は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５〜１０を適宜参照しながら説明する。

【0035】

（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。

【0036】

セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２の厚さは、焼成後の容量形成部１８におけるセラミック層の厚さに応じて調整される。第３セラミックシート１０３の厚さは適宜調整可能である。

【0037】

図５は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図５には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

【0038】

図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。

【0039】

内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。

【0040】

内部電極１１２，１１３には、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。第１内部電極１１２の隙間と第２内部電極１１３の隙間とはＸ軸方向に互い違いに配置されている。つまり、第１内部電極１１２の隙間を通る切断線Ｌｙと第２内部電極１１３の隙間を通る切断線Ｌｙとが交互に並んでいる。

【0041】

（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図６に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。

【0042】

また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図６に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。

【0043】

積層シート１０４は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。セラミックシート１０１，１０２，１０３の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。

【0044】

（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層体１１６を作製する。積層体１１６は、焼成後の積層体１６に対応する。積層シート１０４の切断には、例えば、押し切り刃や回転刃などを用いることができる。

【0045】

図７，８は、ステップＳ０３の一例を説明するための模式図である。図７は、積層シート１０４の平面図である。図８は、積層シート１０４のＹ−Ｚ平面に沿った断面図である。積層シート１０４は、例えば発泡剥離シートなどの粘着シートＦ１によって保持された状態で、切断線Ｌｘ，Ｌｙに沿って押し切り刃ＢＬで切断される。

【0046】

まず、図８（Ａ）に示すように、押し切り刃ＢＬを積層シート１０４のＺ軸方向上方に、先端をＺ軸方向下方の積層シート１０４に向けて配置する。次に、図８（Ｂ）に示すように、押し切り刃ＢＬをＺ軸方向下方に、粘着シートＦ１に到達するまで移動させ、積層シート１０４を貫通させる。

【0047】

そして、図８（Ｃ）に示すように、押し切り刃ＢＬをＺ軸方向上方に向けて移動させることにより、積層シート１０４から引き抜く。これにより、積層シート１０４がＸ軸及びＹ軸方向に切り分けられ、Ｙ軸方向に内部電極１１２，１１３が露出する側面Ｓを有する積層体１１６が形成される。

【0048】

（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層体１１６の両側面Ｓに未焼成のサイドマージン部１１７を形成する。これにより、図９に示すように、内部電極１１２，１１３が露出した側面Ｓがサイドマージン部１１７によって覆われた未焼成のセラミック素体１１１が得られる。

【0049】

本実施形態では、積層体１１６の側面Ｓでセラミックシート１１７ｓを打ち抜く打ち抜き法によってサイドマージン部１１７を形成する。特に、本実施形態では、複数の積層体１１６で一括してセラミックシートを打ち抜くことで、複数の積層体１１６に同時にサイドマージン部１１７を形成することができる。

【0050】

図１０は、ステップＳ０４の一例を示す断面図である。ステップＳ０４では、まず、図８（Ｃ）に示すステップＳ０３の直後の状態から、各積層体１１６の側面Ｓの向きを横方向から上下方向に変更する。積層体１１６の側面Ｓの向きを９０°変更するためには、例えば、複数の積層体１１６を一括して転動させることができる。

【0051】

この場合、積層体１１６を転動させる前に、例えば、積層体１１６を粘着シートＦ１から伸張性を有する粘着シートＦ２に貼り変え、粘着シートＦ２を伸長させることにより、積層体１１６のＹ軸方向の間隔を広げておくことが好ましい。これにより、粘着シートＦ２上において積層体１１６を転動させやすくなる。

【0052】

この後、図１０（Ａ）に示すように、粘着シートＦ２上に配列された複数の積層体１１６の上方を向いた側面Ｓ上にセラミックシート１１７ｓを配置する。セラミックシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に形成可能な未焼成の誘電体グリーンシートである。

【0053】

複数の積層体１１６の側面Ｓでセラミックシート１１７ｓを打ち抜くために、水平面に沿って延びる板状の弾性部材Ｄを用いる。弾性部材Ｄは、低弾性であることが好ましく、例えば、低弾性ゴムで形成することができる。弾性部材Ｄは、セラミックシート１１７ｓの上方に対向させられる。

【0054】

次に、図１０（Ｂ）に示すように、弾性部材Ｄを下方にセラミックシート１１７ｓに接触するまで移動させ、更に弾性部材Ｄでセラミックシート１１７ｓを下方に押し込む。これにより、弾性部材Ｄは、弾性変形することによって、複数の積層体１１６の間の空間に下方に向けて食い込む。

【0055】

このとき、弾性部材Ｄは、セラミックシート１１７ｓにおける積層体１１６の側面Ｓに保持されていない領域を下方に押し下げる。これにより、セラミックシート１１７ｓは、各積層体１１６の輪郭に沿って上下方向のせん断力が加わる。セラミックシート１１７ｓは、このせん断力によって各積層体１１６の側面Ｓの輪郭に沿って切断される。

【0056】

続いて、図１０（Ｃ）に示すように、弾性部材Ｄを上方に移動させることにより、弾性部材Ｄをセラミックシート１１７ｓから離間させる。このとき、各積層体１１６の側面Ｓ上に残ったセラミックシート１１７ｓが未焼成のサイドマージン部１１７となる。複数の積層体１１６の間の空間に残ったセラミックシート１１７ｓは除去される。

【0057】

そして、粘着シートＦ２から他の粘着テープへの転写によって複数の積層体１１６の向きを１８０°変更し、上記と同様の要領で、複数の積層体１１６の反対側の側面Ｓにも未焼成のサイドマージン部１１７を形成する。これにより、図９に示す未焼成のセラミック素体１１１が得られる。

【0058】

以下、比較例に係る積層セラミックコンデンサの製造方法におけるステップＳ０４について説明する。比較例に係る積層セラミックコンデンサは、Ｘ軸方向の寸法ＬがＹ軸方向の寸法Ｗよりも大きい一般的な構成を有する。このため、比較例に係る積層セラミックコンデンサでは、積層体１１６ａのＹ軸方向の寸法が小さい。

【0059】

図１１は、積層体１１６ａの側面Ｓ上に配置されたセラミックシート１１７ｓを弾性部材Ｄによって下方に押し込んだ状態を示している。図１１に示すセラミックシート１１７ｓは、せん断力が不充分で打ち抜かれないまま粘着シートＦ２まで到達し、弾性部材Ｄによって更に下方に押し込まれることができない状態となっている。

【0060】

つまり、積層体１１６ａでは、Ｙ軸方向の寸法が小さいため、打ち抜くために必要なせん断力を得るためのセラミックシート１１７ｓの下方への変位が充分に得られない。このように、積層セラミックコンデンサでは、打ち抜き法によるサイドマージン部１１７の形成のために、寸法Ｗが寸法Ｌよりも大きい本発明の構成が有利になる。

【0061】

（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた図９に示すセラミック素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５によって、積層体１１６が積層体１６になり、サイドマージン部１１７がサイドマージン部１７になる。

【0062】

ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム（ＢａＴｉＯ_３）系材料を用いる場合には、焼成温度は１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0063】

（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０が完成する。ステップＳ０６における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。

【0064】

［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

【0065】

例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ１０の製造方法について説明したが、本発明の製造方法は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。

【符号の説明】

【0066】

１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層体
１７…サイドマージン部
１８…容量形成部
１９…カバー部
１０１，１０２，１０３…セラミックシート
１０４…積層シート
１１１…セラミック素体
１１２，１１３…内部電極
１１６…積層体
１１７…サイドマージン部
１１７ｓ…セラミックシート
Ｓ…側面

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】