公報発行日 2020年11月19
公報URL https://ipforce.jp/patent-jp-A-2020-188095 ログイン済みの方はこのURLへ
[この特許公報を共有したい場合]あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
知財ポータルサイト IP Force にログインして確認する (無料)
【図1】(A)は、本明細書に開示する半導体モジュールの一実施形態の平面図であり、(B)は、X−X’線断面図である。
【図2】接合層を説明する図である。
【図3】本明細書に開示する半導体モジュールの変形例を示す図である。
【図4】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その1)である。
【図5】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その2)である。
【図6】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その3)である。
【図7】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その4)である。
【図8】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その5)である。
【図9】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その6)である。
【図10】本明細書に開示する半導体モジュールの製造方法の一実施形態の工程を示す図(その7)である。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
[広告欄]
ログインすれば広告は減ります
ログインすれば広告は減ります