発明が解決しようとする課題[発明の詳細な説明]から抜粋
上述したように、表示装置が有する回路構成には、多数の構成が存在する。それぞれの構
成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の表
示装置等が提案できれば、選択の自由度を向上させることにつながる。
本発明の一態様は、新規な表示装置、新規な表示装置の駆動方法等を提供することを課題
の一とする。または、接続端子の数が少ない表示装置等を提供することを課題の一とする
。または、製造歩留りが高い表示装置等を提供することを課題の一とする。または、本発
明の一態様は、駆動回路のレイアウト面積が小さい表示装置等を提供することを課題の一
とする。または、本発明の一態様は、額縁のサイズが小さい表示装置等を提供することを
課題の一とする。
また特許文献1乃至3の2T−2Cの画素では、配線の電位を切り替えることで、トラン
ジスタの閾値電圧補正機能および移動度補正機能といった補正を実現している。しかしな
がら、1ゲート選択期間中に閾値電圧補正機能および移動度補正機能を行う場合、補正を
行うには十分な時間がとれない虞がある。補正を行うための期間を十分に確保できない場
合には、補正が不十分となってしまい、均一な表示を行えない虞がある。
また特許文献1乃至3の2T−2Cの画素では、トランジスタに電流を流すことでゲート
−ソース間に保持した電圧を調整し、移動度補正機能を実現している。トランジスタに電
流を流す構成は、発光素子に電流を流すための配線(電流供給線)の電位を高くすること
で実現している。しかしながら、補正を行う期間において電流供給線の電位を高くすると
、意図しない発光素子の発光といった虞がある。
そこで本発明の一態様は、補正を行うための期間を長く確保できる、新規な構成の表示装
置等を提供することを課題の一とする。または、本発明の一態様は、補正による均一な表
示を行うことができる表示装置等を提供することを課題の一とする。または、本発明の一
態様は、補正を行う期間において意図しない発光素子の発光を抑制できる、新規な構成の
半導体装置等を提供することを課題の一とする。
なお本発明の一態様の課題は、列挙した課題に限定されない。列挙した課題は、
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、列挙した記載、および/または他の課題のうち、少なく
とも一つの課題を解決するものである。
課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の一態様は、スイッチと、トランジスタと、キャパシタと、発光素子と、を有する
表示装置であって、キャパシタの第1の電極は、トランジスタのゲートに電気的に接続さ
れ、キャパシタの第2の電極は、トランジスタのソースまたはドレインの一方と、発光素
子の第1の電極と、に電気的に接続され、トランジスタのゲートは、スイッチをオンにす
ることでデータ電圧が与えられる機能を有し、トランジスタのソース又はドレ・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明の一態様は、新規な表示装置等を提供することができる。
または、本発明の一態様は、補正を行うための期間を長く確保できる、新規な構成の表示
装置等を提供することができる。または、本発明の一態様は、均一な表示を行うことがで
きる表示装置等を提供することができる。または、本発明の一態様は、補正を行う期間に
おいて意図しない発光素子の発光を抑制できる、新規な構成の表示装置等を提供すること
ができる。または、本発明の一態様は、接続端子の数が少ない表示装置等を提供すること
ができる。または、本発明の一態様は、製造歩留りが高い表示装置等を提供することがで
きる。または、本発明の一態様は、駆動回路のレイアウト面積が小さい表示装置等を提供
することができる。または、本発明の一態様は、額縁のサイズが小さい表示装置等を提供
することができる。
なお本発明の一態様の効果は、列挙した効果に限定されない。列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、列挙した効果、および/または他の効果のうち、少なく
とも一つの効果を有するものである。従って本発明の一態様は、場合によっては、列
挙した効果を有さない場合もある。
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 本発明の一態様を説明するための回路図およびタイミングチャート。
【図2】 本発明の一態様を説明するための回路図。
【図3】 本発明の一態様を説明するための回路図。
【図4】 本発明の一態様を説明するための回路図。
【図5】 本発明の一態様を説明するための回路図。
【図6】 本発明の一態様を説明するための回路図。
【図7】 本発明の一態様を説明するための回路図。
【図8】 本発明の一態様を説明するための回路図。
【図9】 本発明の一態様を説明するための回路図。
【図10】 本発明の一態様を説明するための回路図。
【図11】 本発明の一態様を説明するための回路図。
【図12】 本発明の一態様を説明するための回路図。
【図13】 本発明の一態様を説明するための回路図。
【図14】 本発明の一態様を説明するための回路図。
【図15】 本発明の一態様を説明するための回路図およびタイミングチャート。
【図16】 本発明の一態様を説明するための回路図。
【図17】 本発明の一態様を説明するための回路図。
【図18】 本発明の一態様を説明するためのブロック図。
【図19】 本発明の一態様を説明するためのブロック図。
【図20】 本発明の一態様を説明するためのタイミングチャート。
【図21】 本発明の一態様を説明するための回路図。
【図22】 本発明の一態様を説明するための回路図。
【図23】 本発明の一態様を説明するための回路図およびタイミングチャート。
【図24】 本発明の一態様を説明するための回路図。
【図25】 本発明の一態様を説明するための回路図。
【図26】 本発明の一態様を説明するための回路図。
【図27】 本発明の一態様を説明するためのタイミングチャート。
【図28】 本発明の一態様を説明するためのタイミングチャート。
【図29】 本発明の一態様を説明するための上面図。
【図30】 本発明の一態様を説明するための断面図。
【図31】 本発明の一態様を説明するための上面図。
【図32】 本発明の一態様を説明するための断面図。
【図33】 本発明の一態様を説明するための上面図。
【図34】 本発明の一態様を説明するための断面図。
【図35】 本発明の一態様を説明するための断面図。
【図36】 本発明の一態様を説明するための上面図および断面図。
【図37】 本発明の一態様を説明するための上面図および断面図。
【図38】 本発明の一態様を説明するための上面図および断面図。
【図39】 本発明の一態様を説明するための断面図。
【図40】 本発明の一態様を説明するための断面図。
【図41】 本発明の一態様を説明するための断面図。
【図42】 本発明の一態様を説明するためのレイアウト図。
【図43】 本発明の一態様を説明するための断面模式図。
【図44】 本発明の一態様を説明するためのレイアウト図。
【図45】 本発明の一態様を説明するためのレイアウト図。
【図46】 本発明の一態様を説明するための断面模式図。
【図47】 本発明の一態様を説明するための断面図。
【図48】 本発明の一態様を説明するための断面図。
【図49】 本発明の一態様を説明するための断面図。
【図50】 本発明の一態様を説明するための斜視図。
【図51】 本発明の一態様を説明するための断面図。
【図52】 本発明の一態様を説明するための断面図。
【図53】 本発明の一態様を説明するための断面図。
【図54】 本発明の一態様を説明するための回路図。
【図55】 本発明の一態様を説明するための回路図。
【図56】 本発明の一態様を説明するための模式図。
【図57】 本発明の一態様を説明するための模式図。
【図58】 本発明の一態様を説明するための模式図。
【図59】 本発明の一態様を説明するための模式図。
【図60】 本発明の一態様を説明するための斜視図。
【図61】 本発明の一態様を説明するための電子機器の図。
BGE1 バックゲート電極
BGE2 バックゲート電極
BGE4 バックゲート電極
BGE5 バックゲート電極
BGE6 バックゲート電極
BGE7 バックゲート電極
CG1 開口
CG2 開口
CG4 開口
CG6 開口
CG7 開口
CH1 開口
CH2 開口
CH3 開口
CH4 開口
CH5 開口
DE1 ドレイン電極
DE2 ドレイン電極
DE3 ドレイン電極
DE4 ドレイン電極
DE5 ドレイン電極
DE6 ドレイン電極
DE7 ドレイン電極
DE8 ドレイン電極
DL1 データ線
DLn データ線
G1 信号
G2 信号
GE1 ゲート電極
GE2 ゲート電極
GE3 ゲート電極
GE4 ゲート電極
GE5 ゲート電極
GE6 ゲート電極
GE7 ゲート電極
GE8 ゲート電極
GL1 ゲート線
GLm ゲート線
L1 距離
La1 チャネル長
La2 チャネル長
Lb1 チャネル長
OS1 酸化物半導体膜
OS2 酸化物半導体膜
OS3 酸化物半導体膜
OS4 酸化物半導体膜
OS5 酸化物半導体膜
OS6 酸化物半導体膜
OS7 酸化物半導体膜
OS8 酸化物半導体膜
P11 発光期間
P12 初期化期間
P13 閾値電圧補正期間
P14 閾値電圧補正完了期間
P15 データ電圧入力期間
P16 データ電圧入力完了期間
P21 発光期間
P22 初期化期間
P23 閾値電圧補正期間
P24 閾値電圧補正完了期間
P25 データ電圧入力期間
P26 データ電圧入力完了期間
PL 電流供給線
PL1 電流供給線
PLm 電流供給線
SE1 ソース電極
SE2 ソース電極
SE3 ソース電極
SE4 ソース電極
SE5 ソース電極
SE6 ソース電極
SE7 ソース電極
SE8 ソース電極
TA1 トランジスタ
TA2 トランジスタ
TA3 トランジスタ
TA4 トランジスタ
TB1 トランジスタ
TB2 トランジスタ
TC1 トランジスタ
TD1 トランジスタ
Wa1 チャネル幅
Wa2 チャネル幅
Wb1 チャネル幅
X1−X2 一点鎖線
X3−X4 一点鎖線
X5−X6 一点鎖線
30 基板
31 酸化物半導体膜
32 酸化物半導体膜
33 酸化物半導体膜
34 絶縁膜
35 絶縁膜
35a 絶縁膜
35b 絶縁膜
36 絶縁膜
70 トランジスタ
71 トランジスタ
72 基板
73 導電膜
73a 導電膜
73b 導電膜
74 絶縁膜
75 半導体膜
76 絶縁膜
77a 導電膜
77b 導電膜
78 絶縁膜
79 絶縁膜
80 導電膜
81 導電膜
82 チャネル形成領域
83 LDD領域
84 不純物領域
85 導電膜
86 半導体膜
87a 導電膜
87b 導電膜
88 導電膜
89 導電膜
90 チャネル形成領域
91 不純物領域
93 開口
94 開口
95 開口
96 開口100 画素
100A 画素
100B 画素
100C 画素
100C_B 画素
100C_G 画素
100C_R 画素
100D 画素
100E 画素
100F 画素
100G 画素
100H 画素
101 スイッチ
101A トランジスタ
101B トランジスタ
101C トランジスタ
102 トランジスタ
102B トランジスタ
102D トランジスタ
102E トランジスタ
102F トランジスタ
102G トランジスタ
102R トランジスタ
103 キャパシタ
104 発光素子
105 キャパシタ
110 ゲート線側駆動回路
110B ゲート線側駆動回路
111 シフトレジスタ
112 セレクタ
113 信号生成回路
114 タイミングコントローラ
115 論理積回路
120 データ線側駆動回路
130 電流供給線制御回路
130B 電流供給線制御回路
131 電圧生成回路
132 タイミングコントローラ
133 セレクタ
134 抵抗素子
140 画素部
301 基板
303 絶縁膜
305 ゲート電極
307 絶縁膜
309 半導体膜
311 電極
313 絶縁膜
315 絶縁膜
317 絶縁膜
319 電極
323 発光層
325 電極
360 接続電極
380 異方性導電膜
400 表示装置
401 基板
405 基板
408 FPC
410 素子層
411 素子層
412 接着層
418 接着層
420 絶縁膜
432 封止層
440 絶縁膜
450 表示部
451 ウィンドウ
452a 画像
452b 画像
453 ボタン
455 ウィンドウ
456 文書情報
457 スクロールバー
462 基板
463 剥離層
464 剥離用接着剤
466 仮支持基板
468 レーザ光
501 基板
502 導電膜
503 絶縁膜
503a 絶縁膜
503b 絶縁膜
504 非晶質半導体膜
505 ニッケル含有層
506 結晶性半導体膜
507 バリア層
508 ゲッタリングサイト
509 半導体膜
510 半導体膜
511 絶縁膜
512a 導電膜
512b 導電膜
514 マスク
515 導電膜
515a 下層
515b 上層
516 導電膜
516a 下層
516b 上層
517 導電膜
517a 下層
517b 上層
518 導電膜
518a 下層
518b 上層
520 不純物領域
521 不純物領域
522 不純物領域
523 不純物領域
524 不純物領域
525 不純物領域
526 マスク
527 不純物領域
530 層間絶縁膜
531 nチャネル型トランジスタ
532 pチャネル型トランジスタ
533 層間絶縁膜
534 層間絶縁膜
535 配線
538 配線
540 画素電極
541 有機樹脂膜
542 発光層
543 陰極
544 発光素子
545 保護膜
1101 スイッチ
1601 パネル
1602 回路基板
1603 接続部
1604 画素部
1605 駆動回路
1606 駆動回路
1607 COFテープ
1608 チップ
2000 タッチパネル
2001 タッチパネル
2501 表示装置
2502t トランジスタ
2503c 容量素子
2503t トランジスタ
2504 ゲート線駆動回路
2505 画素
2509 FPC
2510 基板
2510a 絶縁層
2510b 可撓性基板
2510c 接着層
2511 配線
2519 端子
2521 絶縁層
2528 隔壁
2550 EL素子
2560 封止層
2567 着色層
2568 遮光層
2569 反射防止層
2570 基板
2570a 絶縁層
2570b 可撓性基板
2570c 接着層
2580 発光モジュール
2590 基板
2591 電極
2592 電極
2593 絶縁層
2594 配線
2595 タッチセンサ
2597 接着層
2598 配線
2599 接続層
2601 パルス電圧出力回路
2602 電流検出回路
2603 容量
2611 トランジスタ
2612 トランジスタ
2613 トランジスタ
2621 電極
2622 電極
5001 筐体
5002 表示部
5003 支持台
5101 筐体
5102 表示部
5103 操作キー
5301 筐体
5302 筐体
5303 表示部
5304 表示部
5305 マイクロホン
5306 スピーカー
5307 操作キー
5308 スタイラス
5601 筐体
5602 表示部
5701 筐体
5702 表示部
5901 筐体
5902 表示部
5903 カメラ
5904 スピーカー
5905 ボタン
5906 外部接続部
5907 マイク
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録