特開2020-204780(P2020-204780A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2020-204780(P2020-204780A)
(43)【公開日】2020年12月24日
(54)【発明の名称】表示装置の駆動方法
(51)【国際特許分類】
   G09G 3/3233 20160101AFI20201127BHJP
   G09G 3/20 20060101ALI20201127BHJP
   G09G 3/3291 20160101ALI20201127BHJP
   H01L 27/32 20060101ALI20201127BHJP
   H05B 33/02 20060101ALI20201127BHJP
   H01L 51/50 20060101ALI20201127BHJP
【FI】
   G09G3/3233
   G09G3/20 624B
   G09G3/20 621F
   G09G3/20 642A
   G09G3/20 611E
   G09G3/20 670E
   G09G3/20 621J
   G09G3/20 641D
   G09G3/20 621A
   G09G3/20 612E
   G09G3/3291
   H01L27/32
   H05B33/02
   H05B33/14 A
【審査請求】有
【請求項の数】4
【出願形態】OL
【全頁数】96
(21)【出願番号】特願2020-150971(P2020-150971)
(22)【出願日】2020年9月9日
(62)【分割の表示】特願2016-42989(P2016-42989)の分割
【原出願日】2016年3月7日
(31)【優先権主張番号】特願2015-55382(P2015-55382)
(32)【優先日】2015年3月18日
(33)【優先権主張国】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】木村 肇
(72)【発明者】
【氏名】山崎 舜平
【テーマコード(参考)】
3K107
5C080
5C380
【Fターム(参考)】
3K107AA01
3K107BB01
3K107BB06
3K107BB08
3K107CC31
3K107CC33
3K107CC45
3K107HH02
3K107HH05
5C080AA06
5C080AA07
5C080BB05
5C080CC03
5C080DD05
5C080DD06
5C080DD08
5C080DD09
5C080DD12
5C080DD23
5C080DD24
5C080DD26
5C080DD28
5C080EE01
5C080EE19
5C080EE22
5C080EE25
5C080EE26
5C080EE29
5C080FF03
5C080FF11
5C080HH09
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK02
5C080KK07
5C080KK23
5C080KK29
5C080KK43
5C080KK50
5C380AA01
5C380AA02
5C380AB06
5C380AB11
5C380AB18
5C380AB21
5C380AB28
5C380AB34
5C380AB46
5C380AC07
5C380AC08
5C380AC09
5C380AC11
5C380AC12
5C380BA03
5C380BA06
5C380BA08
5C380BA10
5C380BA13
5C380BA17
5C380BA20
5C380BA29
5C380BA38
5C380BA39
5C380BA47
5C380BB02
5C380BB09
5C380BB16
5C380BB17
5C380BC02
5C380BC03
5C380CA12
5C380CA53
5C380CA54
5C380CB01
5C380CB02
5C380CB12
5C380CB17
5C380CB20
5C380CC02
5C380CC04
5C380CC07
5C380CC27
5C380CC33
5C380CC39
5C380CC41
5C380CC61
5C380CC62
5C380CC63
5C380CC77
5C380CD012
5C380CD013
5C380CD022
5C380CD072
5C380CE04
5C380CE20
5C380CF07
5C380CF20
5C380CF33
5C380CF41
5C380CF43
5C380CF46
5C380CF52
5C380CF57
5C380CF66
5C380DA02
5C380DA06
5C380DA22
5C380DA30
5C380DA32
5C380DA35
5C380DA41
5C380DA42
5C380DA47
5C380EA16
5C380FA03
5C380HA02
5C380HA03
5C380HA04
5C380HA05
5C380HA11
(57)【要約】
【課題】新規な表示装置を提供すること。
【解決手段】2T−2Cの回路構成を有する表示装置において、データ電圧書き込み期間
での電流供給線の電圧を、発光期間での電流供給線の電圧より小さくする構成とする。例
えば、データ電圧書き込み期間での電流供給線の電圧を、発光素子の陰極側の電圧と等電
位とする構成とする。このようにすることで、発光素子の陽極側の電位の上昇を抑制し、
データ電圧書き込み期間での意図しない発光を抑制することができる。
【選択図】図1
【特許請求の範囲】
【請求項1】
スイッチと、トランジスタと、キャパシタと、発光素子と、を有する表示装置の駆動方法であって、
第1乃至第3の期間を有し、
前記第1の期間は、前記トランジスタの閾値電圧を、前記トランジスタのゲートと、ソース又はドレインの一方と、の間に設けられた前記キャパシタに保持させる期間であり、
前記第2の期間は、前記閾値電圧にデータ電圧に相当する電圧が加わった電圧を前記キャパシタに保持させる期間であり、
前記第3の期間は、前記発光素子を発光させる期間であり、
前記第2の期間において、前記トランジスタのソース又はドレインの他方は、前記第3の期間に前記トランジスタのソース又はドレインの他方に与えられる電位よりも小さい電位が与えられる期間を有する表示装置の駆動方法。
【請求項2】
スイッチと、トランジスタと、キャパシタと、発光素子と、を有する表示装置の駆動方法であって、
第1乃至第3の期間を有し、
前記第1の期間は、前記トランジスタの閾値電圧を、前記トランジスタのゲートとソース又はドレインの一方との間に設けられた前記キャパシタに保持させる期間であり、
前記第2の期間は、前記閾値電圧にデータ電圧に相当する電圧が加わった電圧を前記キャパシタに保持させる期間であり、
前記第3の期間は、前記発光素子を発光させる期間であり、
前記第1の期間において、前記トランジスタのソース又はドレインの他方は、前記発光素子の第2の電極に与えられる電位よりも小さい電位が与えられる期間を有し、
前記第2の期間において、前記トランジスタのソース又はドレインの他方は、前記第3の期間に前記トランジスタのソース又はドレインの他方に与えられる電位よりも小さい電位が与えられる期間を有する表示装置の駆動方法。
【請求項3】
請求項1または2において、
前記スイッチと、前記トランジスタと、前記キャパシタと、前記発光素子と、を有する画素が複数設けられた表示装置の駆動方法であって、
前記第1の期間の動作は、前記スイッチを一斉に制御することで行われ、
前記第2の期間の動作は、前記スイッチを行ごとに制御することで行われる表示装置の駆動方法。
【請求項4】
請求項1乃至3のいずれか一において、
前記第2の期間における、前記トランジスタのソース又はドレインの他方は、前記発光素子の第2の電極に与えられる電位と等電位である表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、表示装置、および電子機器に関する。
【0002】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マタ
ー)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、
それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【0003】
エレクトロルミネッセンス(Electroluminescence:EL)素子(以
下、EL素子)に代表される発光素子を備えた表示装置の開発が活発である。
【0004】
例えば、特許文献1乃至3には、1つの画素に2つのトランジスタと、2つのキャパシタ
を備えた2T−2C構造の回路構成が開示されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許出願公開第2007/0268210号明細書
【特許文献2】米国特許出願公開第2009/0219234号明細書
【特許文献3】米国特許出願公開第2008/0030436号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述したように、表示装置が有する回路構成には、多数の構成が存在する。それぞれの構
成には一長一短があり、状況に応じて適当な構成が選択される。従って、新規な構成の表
示装置等が提案できれば、選択の自由度を向上させることにつながる。
【0007】
本発明の一態様は、新規な表示装置、新規な表示装置の駆動方法等を提供することを課題
の一とする。または、接続端子の数が少ない表示装置等を提供することを課題の一とする
。または、製造歩留りが高い表示装置等を提供することを課題の一とする。または、本発
明の一態様は、駆動回路のレイアウト面積が小さい表示装置等を提供することを課題の一
とする。または、本発明の一態様は、額縁のサイズが小さい表示装置等を提供することを
課題の一とする。
【0008】
また特許文献1乃至3の2T−2Cの画素では、配線の電位を切り替えることで、トラン
ジスタの閾値電圧補正機能および移動度補正機能といった補正を実現している。しかしな
がら、1ゲート選択期間中に閾値電圧補正機能および移動度補正機能を行う場合、補正を
行うには十分な時間がとれない虞がある。補正を行うための期間を十分に確保できない場
合には、補正が不十分となってしまい、均一な表示を行えない虞がある。
【0009】
また特許文献1乃至3の2T−2Cの画素では、トランジスタに電流を流すことでゲート
−ソース間に保持した電圧を調整し、移動度補正機能を実現している。トランジスタに電
流を流す構成は、発光素子に電流を流すための配線(電流供給線)の電位を高くすること
で実現している。しかしながら、補正を行う期間において電流供給線の電位を高くすると
、意図しない発光素子の発光といった虞がある。
【0010】
そこで本発明の一態様は、補正を行うための期間を長く確保できる、新規な構成の表示装
置等を提供することを課題の一とする。または、本発明の一態様は、補正による均一な表
示を行うことができる表示装置等を提供することを課題の一とする。または、本発明の一
態様は、補正を行う期間において意図しない発光素子の発光を抑制できる、新規な構成の
半導体装置等を提供することを課題の一とする。
【0011】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、および/または他の課題のうち、少なく
とも一つの課題を解決するものである。
【課題を解決するための手段】
【0012】
本発明の一態様は、スイッチと、トランジスタと、キャパシタと、発光素子と、を有する
表示装置であって、キャパシタの第1の電極は、トランジスタのゲートに電気的に接続さ
れ、キャパシタの第2の電極は、トランジスタのソースまたはドレインの一方と、発光素
子の第1の電極と、に電気的に接続され、トランジスタのゲートは、スイッチをオンにす
ることでデータ電圧が与えられる機能を有し、トランジスタのソース又はドレインの他方
は、トランジスタのゲートにデータ電圧が与えられる期間において、発光素子を発光する
ための電位より小さい電位が与えられる表示装置である。
【0013】
本発明の一態様において、トランジスタのソース又はドレインの他方は、トランジスタの
ゲートにデータ電圧が与えられる期間において、発光素子の第2の電極に与えられる電位
と等電位とする表示装置が好ましい。
【0014】
本発明の一態様において、トランジスタは、チャネル形成領域に酸化物半導体を有するト
ランジスタである表示装置が好ましい。
【0015】
本発明の一態様は、スイッチと、トランジスタと、キャパシタと、発光素子と、を有する
表示装置の駆動方法であって、第1乃至第3の期間を有し、第1の期間は、トランジスタ
の閾値電圧を、トランジスタのゲートとソース又はドレインの一方との間に設けられたキ
ャパシタに保持させる期間であり、第2の期間は、閾値電圧にデータ電圧に相当する電圧
が加わった電圧をキャパシタに保持させる期間であり、第3の期間は、発光素子を発光さ
せる期間であり、第2の期間において、トランジスタのソース又はドレインの他方は、第
3の期間にトランジスタのソース又はドレインの他方に与えられる電位よりも小さい電位
が与えられる期間を有する表示装置の駆動方法である。
【0016】
本発明の一態様は、スイッチと、トランジスタと、キャパシタと、発光素子と、を有する
表示装置の駆動方法であって、第1乃至第3の期間を有し、第1の期間は、トランジスタ
の閾値電圧を、トランジスタのゲートと、ソース又はドレインの一方と、の間に設けられ
たキャパシタに保持させる期間であり、第2の期間は、閾値電圧にデータ電圧に相当する
電圧が加わった電圧をキャパシタに保持させる期間であり、第3の期間は、発光素子を発
光させる期間であり、第1の期間において、トランジスタのソース又はドレインの他方は
、発光素子の第2の電極に与えられる電位よりも小さい電位が与えられる期間を有し、第
2の期間において、トランジスタのソース又はドレインの他方は、第3の期間にトランジ
スタのソース又はドレインの他方に与えられる電位よりも小さい電位が与えられる期間を
有する表示装置の駆動方法である。
【0017】
本発明の一態様において、スイッチと、トランジスタと、キャパシタと、発光素子と、を
有する画素が複数設けられた表示装置の駆動方法であって、第1の期間の動作は、スイッ
チを一斉に制御することで行われ、第2の期間の動作は、スイッチを行ごとに制御するこ
とで行われる表示装置の駆動方法が好ましい。
【0018】
本発明の一態様において、第2の期間における、トランジスタのソース又はドレインの他
方は、発光素子の第2の電極に与えられる電位と等電位である表示装置の駆動方法が好ま
しい。
【0019】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および
図面に記載されている。
【発明の効果】
【0020】
本発明の一態様は、新規な表示装置等を提供することができる。
【0021】
または、本発明の一態様は、補正を行うための期間を長く確保できる、新規な構成の表示
装置等を提供することができる。または、本発明の一態様は、均一な表示を行うことがで
きる表示装置等を提供することができる。または、本発明の一態様は、補正を行う期間に
おいて意図しない発光素子の発光を抑制できる、新規な構成の表示装置等を提供すること
ができる。または、本発明の一態様は、接続端子の数が少ない表示装置等を提供すること
ができる。または、本発明の一態様は、製造歩留りが高い表示装置等を提供することがで
きる。または、本発明の一態様は、駆動回路のレイアウト面積が小さい表示装置等を提供
することができる。または、本発明の一態様は、額縁のサイズが小さい表示装置等を提供
することができる。
【0022】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書また
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、および/または他の効果のうち、少なく
とも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列
挙した効果を有さない場合もある。
【図面の簡単な説明】
【0023】
図1】本発明の一態様を説明するための回路図およびタイミングチャート。
図2】本発明の一態様を説明するための回路図。
図3】本発明の一態様を説明するための回路図。
図4】本発明の一態様を説明するための回路図。
図5】本発明の一態様を説明するための回路図。
図6】本発明の一態様を説明するための回路図。
図7】本発明の一態様を説明するための回路図。
図8】本発明の一態様を説明するための回路図。
図9】本発明の一態様を説明するための回路図。
図10】本発明の一態様を説明するための回路図。
図11】本発明の一態様を説明するための回路図。
図12】本発明の一態様を説明するための回路図。
図13】本発明の一態様を説明するための回路図。
図14】本発明の一態様を説明するための回路図。
図15】本発明の一態様を説明するための回路図およびタイミングチャート。
図16】本発明の一態様を説明するための回路図。
図17】本発明の一態様を説明するための回路図。
図18】本発明の一態様を説明するためのブロック図。
図19】本発明の一態様を説明するためのブロック図。
図20】本発明の一態様を説明するためのタイミングチャート。
図21】本発明の一態様を説明するための回路図。
図22】本発明の一態様を説明するための回路図。
図23】本発明の一態様を説明するための回路図およびタイミングチャート。
図24】本発明の一態様を説明するための回路図。
図25】本発明の一態様を説明するための回路図。
図26】本発明の一態様を説明するための回路図。
図27】本発明の一態様を説明するためのタイミングチャート。
図28】本発明の一態様を説明するためのタイミングチャート。
図29】本発明の一態様を説明するための上面図。
図30】本発明の一態様を説明するための断面図。
図31】本発明の一態様を説明するための上面図。
図32】本発明の一態様を説明するための断面図。
図33】本発明の一態様を説明するための上面図。
図34】本発明の一態様を説明するための断面図。
図35】本発明の一態様を説明するための断面図。
図36】本発明の一態様を説明するための上面図および断面図。
図37】本発明の一態様を説明するための上面図および断面図。
図38】本発明の一態様を説明するための上面図および断面図。
図39】本発明の一態様を説明するための断面図。
図40】本発明の一態様を説明するための断面図。
図41】本発明の一態様を説明するための断面図。
図42】本発明の一態様を説明するためのレイアウト図。
図43】本発明の一態様を説明するための断面模式図。
図44】本発明の一態様を説明するためのレイアウト図。
図45】本発明の一態様を説明するためのレイアウト図。
図46】本発明の一態様を説明するための断面模式図。
図47】本発明の一態様を説明するための断面図。
図48】本発明の一態様を説明するための断面図。
図49】本発明の一態様を説明するための断面図。
図50】本発明の一態様を説明するための斜視図。
図51】本発明の一態様を説明するための断面図。
図52】本発明の一態様を説明するための断面図。
図53】本発明の一態様を説明するための断面図。
図54】本発明の一態様を説明するための回路図。
図55】本発明の一態様を説明するための回路図。
図56】本発明の一態様を説明するための模式図。
図57】本発明の一態様を説明するための模式図。
図58】本発明の一態様を説明するための模式図。
図59】本発明の一態様を説明するための模式図。
図60】本発明の一態様を説明するための斜視図。
図61】本発明の一態様を説明するための電子機器の図。
【発明を実施するための形態】
【0024】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0025】
なお本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の混
同を避けるために付したものである。従って、構成要素の数を限定するものではない。ま
た、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の一
において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲に
おいて「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等の
実施の形態の一において「第1」に言及された構成要素を、他の実施の形態、あるいは特
許請求の範囲において省略することもありうる。
【0026】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、ある
いは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省
略する場合がある。
【0027】
(実施の形態1)
本発明の一態様の表示装置の構成について、図1乃至図27を用いて説明する。
【0028】
<画素について>
まず表示装置が有する画素について説明する。
【0029】
本実施の形態で説明する画素は、一例として、表示に悪影響を与える、トランジスタの閾
値電圧のばらつきを補正する機能を有する。
【0030】
閾値電圧のばらつきを補正する機構の一例は、簡単には次のとおりである。まず、前の期
間に書き込んだデータ電圧を初期化する。言い換えると、トランジスタがオン状態となる
ように設定する。その後、閾値電圧、または、閾値電圧に応じた大きさを有する電圧をキ
ャパシタに保持させる。その後、キャパシタに保持させた閾値電圧に、表示させたい階調
に対応するデータ電圧に応じた電圧を加える。その後、閾値電圧にデータ電圧を加えた電
圧に応じて発光素子に電流を流す。このようにすることで、発光素子に流れる電流へのト
ランジスタの閾値電圧の影響を低減することができる。
【0031】
上述の諸動作は、言い換えれば、初期化期間、閾値電圧取得期間、データ電圧書き込み期
間、および発光期間に分けることができる。いずれの期間でも画素を選択して、ゲート線
、データ線、電流供給線の各配線の電圧を切り替えて、画素に所定の電圧を与える必要が
ある。
【0032】
本実施の形態の一態様では、一例としては、初期化期間と閾値電圧取得期間は、各画素に
接続された電流供給線の電圧を全画素で一斉に切り替えて行う。一方、データ電圧書き込
み期間は、各行毎に画素を選択して書き込む。発光期間は、各画素に接続された電流供給
線の電圧を全画素で一斉に切り替えて行う。したがって、全画素が一斉に発光することと
なる。このようにすることで、各画素に接続された電流供給線を一斉に駆動することがで
きる。そのため、電流供給線を行毎に順次選択するといった複雑な動作を省略することが
できる。よって、一例としては、各行に、スイッチなどを設ける必要がない。仮に、スイ
ッチを各行に設ける場合には、スイッチが占めるレイアウト面積が大きくなる分、駆動回
路のレイアウト面積が大きくなってしまう虞がある。または、画素とは別の基板(例えば
、半導体基板)を用いて、スイッチを形成する必要が出てくる虞がある。その場合には、
スイッチが設けられた基板と、画素が設けられた基板とを、接続端子を介して、接続する
必要が出てくる。この場合、各行に接続端子を設ける必要があるため、接続端子の数が非
常に多くなってしまう。そのため、接続端子部における接触不良が起きやすくなってしま
う。そのため、歩留りが低下してしまう虞がある。しかし、全画素の電流供給線を一斉に
駆動する場合には、接続端子数が少なくなるため、歩留りを向上させることが出来る。ま
たは、各行にスイッチを設ける必要がないため、駆動回路のレイアウト面積を小さくする
ことが出来る。つまり、額縁のサイズを小さくすることができる。
【0033】
加えて、一旦閾値電圧を取得する動作を完了しておけば、続けてデータ電圧書き込み期間
および発光期間を行う期間とする必要がない。言い換えると、一ゲート選択期間内におい
て、閾値電圧を取得する動作を行わなくてもよい。よって、閾値電圧を取得する動作は、
一ゲート選択期間よりも長い期間に渡って行ってもよいこととなる。そのため、一ゲート
選択期間に行う動作がデータ電圧書き込み期間のみで済むようにできる。そのため、初期
化期間および閾値電圧取得期間のそれぞれにかかる補正時間を十分に確保することができ
る。そのため、正確に閾値電圧を取得することができる。その結果、均一な表示を行うこ
とができる。また、閾値電圧を取得する動作を全画素で一斉に行えるため、1行ずつ閾値
電圧を取得する動作を行う場合と比較すると、全画素に渡る閾値電圧を取得する期間の総
和の期間を短くすることができる。その結果、データ電圧を書き込む期間を長く確保する
ことができる。そのため、正確にデータ電圧を画素に入力することができる。そのため、
正確な表示を行うことができる。
【0034】
また本発明の一態様では、一例としては、データ電圧書き込み期間において、電流供給線
の電圧を発光素子が発光しないように下げておく構成とする。言い換えれば、データ電圧
書き込み期間の電流供給線の電圧では、発光期間の電流供給線の電圧よりも小さくしてお
く。そして、そのような状態において、データ電圧を与える構成とする。このようにする
ことで、発光素子のアノードの電位が上昇することを抑制することができる。そのため、
意図しない発光素子の発光を抑制することができる。
【0035】
次に画素の回路構成の一例について説明する。
【0036】
図1(A)には、本発明の一態様である表示装置の画素100を示す。画素100(図中
、PIXと図示)は、スイッチ101、トランジスタ102、キャパシタ103、および
発光素子104を有する。
【0037】
図1(A)の画素100では、トランジスタ102のゲートをノードNとして示してい
る。また図1(A)の画素100では、トランジスタ102と発光素子104との間のノ
ードをノードNとして示している。
【0038】
スイッチ101の一方の端子は、データ線DLに接続される。スイッチ101の他方の端
子は、ノードNに接続される。
【0039】
データ線DLは、一例としては、初期化期間および閾値電圧取得期間において、初期化電
圧を与える(または伝える)機能を有する配線である。またデータ線DLは、一例として
は、データ電圧書き込み期間において、画素100にデータ電圧(又は映像信号電圧、ビ
デオ信号などともいう)を与える(または伝える)機能を有する配線である。また、デー
タ線DLは、一例としては、データ電圧書き込み期間において、プリチャージ電圧が供給
される(または、伝える)機能を有する配線である。ただし、データ線DLの機能は、こ
れらに限定されない。したがって、データ線DLは、単に配線、または、第1の配線など
という場合がある。
【0040】
データ線DLに与えるデータ電圧は、発光素子104を所望の階調値で発光させるための
電圧である。データ電圧は、VDATAで表す場合がある。
【0041】
データ線DLに与える初期化電圧は、キャパシタ103の両端の電圧を初期化するための
機能を有する電圧である。または、その初期化電圧は、トランジスタ102がオン状態と
なるようにするための電圧である。初期化電圧は、VG−INIで表す場合がある。
【0042】
トランジスタ102のゲートは、ノードNに接続される。トランジスタ102のソース
またはドレインの一方は、ノードNに接続される。なお、トランジスタのソースとドレ
インとは、電位に応じて入れ替わる。したがって、例えば発光期間においては、電流供給
線PLの電位は、陰極線CLの電位よりも高いため、その場合には、トランジスタ102
のソースが、ノードNに接続されている、ということが出来る。トランジスタ102の
ソースまたはドレインの他方は、電流供給線PLに接続される。なお以下の説明において
トランジスタ102は、nチャネル型であると説明する。また以下の説明においては、一
例として、トランジスタ102の閾値電圧をVTHとして表す。
【0043】
電流供給線PLは、例えば、初期化期間において、キャパシタ103の両端の電圧を初期
化するための初期化電圧を与える(または伝える)機能を有する配線である。また、電流
供給線PLは、例えば、閾値電圧取得期間において、トランジスタ102のゲート−ソー
ス間の電圧(VGSという場合がある)に従って電流を流すための電圧を与える(または
伝える)機能を有する配線である。また、電流供給線PLは、データ電圧書き込み期間に
おいて、低い電圧を与える機能を有する配線である。また、電流供給線PLは、データ電
圧書き込み期間において、トランジスタ102に電流が流れても発光素子104が発光し
ない電圧を与える機能を有する配線である。また、電流供給線PLは、発光期間において
、トランジスタ102のVGSに従って、発光素子104に電流を流すための電圧を与え
る機能を有する配線である。ただし、データ線DLの機能は、これらに限定されない。し
たがって、電流供給線PLは、単に配線、または、第1の配線などという場合がある。
【0044】
電流供給線PLに与える初期化電圧は、キャパシタ103の両端の電圧を初期化するため
の電圧である。または、その初期化電圧は、トランジスタ102がオン状態となるように
するための電圧である。初期化電圧は、VP−INIで表す場合がある。なお、VP−I
NIとVG−INIとは、異なる電圧である。ただし、状況に応じて、同じ電圧となる場
合もある。
【0045】
電流供給線PLに与える、トランジスタ102のVGSに従って電流を流すための電圧は
、一例としては、発光素子104を発光させるため、およびキャパシタ103の両端の電
極に保持される電圧をトランジスタ102の閾値電圧にするため、の電圧である。トラン
ジスタ102のVGSに従って電流を流すための電圧は、VP−EMIで表す場合がある
【0046】
なお、発光素子104を発光させる場合と、トランジスタ102の閾値電圧を取得する場
合とにおいて、電流供給線PLの電圧の大きさは、異なっていてもよい。ただし、発光素
子104を発光させる場合と、トランジスタ102の閾値電圧を取得する場合とにおいて
、電流供給線PLの電圧の大きさを同じとする場合、電圧を供給する回路の構成を簡単に
することが出来るため、より望ましい。
【0047】
電流供給線PLに与える、トランジスタ102に電流が流れても発光素子104が発光し
ない電圧は、例えば陰極線CLに与える電圧と同じ電圧、または、それよりも低い電圧で
ある。
【0048】
陰極線CLに与える電圧は、VCSで表す場合がある。ただし、陰極線CLの機能は、こ
れらに限定されない。したがって、陰極線CLは、単に配線、または、第1の配線などと
いう場合がある。
【0049】
キャパシタ103の一方の電極は、ノードNに接続される。キャパシタ103の他方の
電極は、ノードNに接続される。
【0050】
発光素子104の一方の電極は、ノードNに接続される。キャパシタ103の他方の電
極は、陰極線CLに接続される。陰極線CLには、VCSが与えられる。なお、キャパシ
タ103は、トランジスタ102のゲート容量(寄生容量)を利用することにより、省略
することも可能である。その場合の画素100Iの回路図の例を、図2に示す。
【0051】
<画素の動作>
次いで、図1(A)の画素100の動作の一例について説明する。
【0052】
図1(B)には、画素100の動作の動作を説明するタイミングチャートを示す。また、
図3乃至図5では、図1(B)に付した各期間における、各配線の電圧、スイッチの動作
、ノードの電圧を表す回路図を示す。
【0053】
図1(B)のタイミングチャートは、発光期間P11、初期化期間P12、閾値電圧補正
期間P13、閾値電圧補正完了期間P14、データ電圧入力期間P15、データ電圧入力
完了期間P16に分けて示している。なお、例えば、閾値電圧補正期間P13および閾値
電圧補正完了期間P14は、上述した閾値電圧補正期間に対応する。また、例えば、デー
タ電圧入力期間P15およびデータ電圧入力完了期間P16は、データ電圧書き込み期間
に対応する。
【0054】
なお、発光期間P11、初期化期間P12、閾値電圧補正期間P13、閾値電圧補正完了
期間P14、データ電圧入力期間P15、および、データ電圧入力完了期間P16が設け
られている場合の例を示すが、本発明の一態様は、これに限定されない。例えば、本発明
の一態様は、これらの期間以外の期間が設けられていてもよい。または、例えば、本発明
の一態様は、これらの期間のうちの少なくとも一つの期間が設けられていなくてもよい。
例えば、トランジスタ102がオン状態となっている場合には、必ずしも、初期化期間P
12を設けなくてもよい。または、閾値電圧補正期間P13の直後に、データ電圧入力期
間P15を設ける場合には、閾値電圧補正完了期間P14を設けなくてもよい。または、
データ電圧入力期間P15の直後に、発光期間P11を設ける場合には、データ電圧入力
完了期間P16を設けなくてもよい。
【0055】
図1(B)のタイミングチャートは、上記期間における電流供給線PL、陰極線CL、ノ
ードN、ノードNの電圧の変化の一例を表している。また図1(B)中では、各配線
およびノードが取り得るVP−EMI、VDATA、VCS、VG−INI、VP−IN
の大小関係の一例を縦軸を電圧として図示している。また図1(B)中では、トランジ
スタ102の閾値電圧であるVTH、キャパシタ103の両端の電極に保持される電圧V
CP、発光素子104の両端の電極に印加される電圧VELを図示している。また図1
B)中では、一例として、スイッチ101のオンまたはオフの状態を表している。なお図
1(B)の説明では、トランジスタ102はノーマリオン、すなわち閾値電圧VTHが負
であるとして説明をする。なお、この場合には、トランジスタ102がノーマリオンであ
っても、ノーマリオフであっても、正常に動作させることが出来る。
【0056】
なお図1(B)では、同じタイミングの場合であっても、あるいは同じ電位の場合であっ
ても、配線およびノードの電圧の変化の視認性を確保するため、位置を少しずらして付し
ている。そのため、各電圧の大小関係、タイミングの前後は必ずしも図示した通りではな
い場合がある。
【0057】
まず初期化期間P12では、前の発光期間P11に各配線、各ノードに保持された電圧を
初期化する動作を行う。または、トランジスタ102がオン状態となるようにする動作を
行う。したがって、既にトランジスタ102がオン状態である場合には、必ずしも、初期
化期間P12を設けなくてもよい。まず、例えば、電流供給線PLの電圧はVP−INI
であり、スイッチ101がオン状態である。また、ノードNの電圧はVG−INIであ
り、トランジスタ102がオン状態となる電圧である。そのため、電流供給線PLの電圧
が低下するのに合わせてトランジスタ102に電流が流れ、ノードNの電圧も低下する
。また、一例としては、初期化期間P12以降、陰極線CLの電圧はVCSで変化しない
。ただし、状況に応じて、陰極線CLの電圧を変化させてもよい。初期化期間P12の動
作によって、ノードNの電圧はVP−INIとなる。その結果、キャパシタ103には
、電圧(VG−INI−VP−INI)が蓄積される。初期化期間P12による各配線、
各ノードの電圧は、図3(A)に図示するようになる。なお、このとき、トランジスタ1
02の閾値電圧の大きさによっては、ノードNの電圧は、ノードNの電圧よりも、高
くなっていてもよい。
【0058】
なお電圧VP−INIは、一例としては、VCSより小さくしておく。このようにするこ
とで、発光素子104には電流が流れないようにすることができる。また電圧VG−IN
は、VP−INIより大きくしておく。このようにすることで、トランジスタ102に
電流が流れ、初期化をすることができる。ただし、トランジスタ102の閾値電圧の大き
さによっては、ノードNの電圧は、ノードNの電圧よりも、高くなっていても、トラ
ンジスタ102に電流が流れる場合がある。そのため、そのような場合には、ノードN
の電圧は、ノードNの電圧よりも、高くなっていてもよい。
【0059】
なお、初期化期間P12における動作について述べたが、本発明の一態様は、これに限定
されない。例えば、本発明の一態様は、初期化期間P12において、様々な動作を行って
もよい。したがって、初期化期間P12は、単に期間、または、第1の期間などという場
合がある。
【0060】
次いで閾値電圧補正期間P13では、キャパシタ103の両端の電極にVTHを保持させ
るため、トランジスタ102に電流を流し、ノードNの電圧を上昇させる動作を行う。
なお、トランジスタ102の特性のばらつきが小さい場合、または、動画を表示している
場合などのようにトランジスタ102の特性のばらつきの影響が出にくい場合には、必ず
しも、トランジスタ102の閾値電圧を取得しなくてもよい。したがって、状況に応じて
、閾値電圧補正期間P13を設けなくてもよい。まず、電流供給線PLの電圧はVP−E
MIであり、スイッチ101はオン状態である。電流供給線PLの電圧が上昇することで
トランジスタ102に電流が流れ、ノードNの電圧が上昇し、キャパシタ103に蓄積
されている電荷が放電される。またスイッチ101はオン状態のため、ノードNの電圧
は変化しない。ノードNの電圧の上昇は、トランジスタ102のVGSがVTHとなる
ことでトランジスタ102を流れる電流が小さくなって電流が止まるため、止まる。つま
りノードNの電圧は、電圧(VG−INI−VTH)となる。そして、キャパシタ10
3には、電圧(VTH)が蓄積される。つまり、トランジスタ102のVTHを取得でき
たこととなる。このとき、トランジスタ102がノーマリオンの場合には、ノードN
電圧は、ノードNの電圧よりも、高くなっていることとなる。ノードNの電圧は、電
圧(VG−INI−VTH)となっているが、VTHは負の値なので、実際のノードN
の電圧は、ノードNの電圧よりも、高くなっていることとなる。言い換えると、このよ
うな動作を行うことにより、トランジスタ102がノーマリオンであっても、適切に、閾
値電圧を取得することができる。閾値電圧補正期間P13による各配線、各ノードの電圧
は、図3(B)に図示するようになる。なお、この期間において、電流供給線PLの電圧
は、VP−EMIでなくてもよい。例えば、電流供給線PLの電圧は、電圧が上昇した後
のノードNの電圧よりも、高い電圧となっていればよい。
【0061】
なお、ここでは、トランジスタ102のVGSがVTHとなるとしたが、必ずしも、V
がVTHとなるまで、キャパシタ103に蓄積されている電荷を放電しなくてもよい。
例えば、トランジスタ102のVGSがVTHに概ね近い大きさになったときに、閾値電
圧を取得動作を終了してもよい。その場合には、トランジスタ102のVTHに応じた大
きさの電圧を取得できたこととなる。
【0062】
なお、閾値電圧補正期間P13における動作について述べたが、本発明の一態様は、これ
に限定されない。例えば、本発明の一態様は、閾値電圧補正期間P13において、様々な
動作を行ってもよい。したがって、閾値電圧補正期間P13は、単に期間、または、第1
の期間などという場合がある。
【0063】
次いで閾値電圧補正完了期間P14では、電流供給線PLの電圧はVCSであり、スイッ
チ101はオフである。スイッチ101がオフであり、VCSがノードNの電圧よりも
高いため、ノードN、Nの電圧は変化せず、トランジスタ102に電流は流れない。
閾値電圧補正完了期間P14による各配線、各ノードの電圧は、図4(A)に図示するよ
うになる。
【0064】
閾値電圧補正完了期間P14では、電流供給線PLの電圧はVCSであり、スイッチ10
1がオフ状態であることで状態を保持することができる。また、電流供給線PLの電圧で
あるVCSは、陰極線CLの電圧VCSと概ね同程度の電圧、または、陰極線CLの電圧
CSよりも低い電圧となっているため、発光素子104に電流が漏れてしまう危険性も
ない。このように本発明の一態様の構成では、キャパシタ103でVTHを保持し続ける
ことができるため、一旦閾値電圧を取得する動作を完了しておけば、続けてデータ電圧書
き込み期間および発光期間を行う期間を設ける必要がない。そのため、一ゲート選択期間
に行う動作がデータ電圧書き込み期間のみで済むようにできる。そのため、初期化期間お
よび閾値電圧取得期間、並びにデータ電圧書き込み期間のそれぞれにかかる補正時間を十
分に確保することができる。また、データ電圧書き込み期間を長く確保することができる
【0065】
なお、閾値電圧補正完了期間P14では、他の画素において、データ電圧が入力されてい
てもよい。つまり、閾値電圧補正完了期間P14は、他の画素におけるデータ電圧入力期
間P15と重なっていてもよい。
【0066】
なお、閾値電圧補正完了期間P14における動作について述べたが、本発明の一態様は、
これに限定されない。例えば、本発明の一態様は、閾値電圧補正完了期間P14において
、様々な動作を行ってもよい。したがって、閾値電圧補正完了期間P14は、単に期間、
または、第1の期間などという場合がある。
【0067】
次いでデータ電圧入力期間P15は、データ線DLにVDATAを与える。そして、スイ
ッチ101はオン状態である。ノードNの電圧は、VG−INIからVDATAに変化
する。そのためノードNの電圧は、ノードNの電圧の変化に従って、キャパシタ10
3の容量結合に応じて変化する。
【0068】
ここでキャパシタ103の電圧をVCPとする。またキャパシタ103のキャパシタンス
をC103とする。また発光素子104のキャパシタンスをCELとする。同様に図6
は、各素子の電圧、キャパシタンスを図示している。キャパシタの両端の電極に保持され
る電圧VCPは、容量結合によってVTH+ΔVとなる。ΔVは、ノードNの電圧の変
化分(VDATA−VG−INI)と、キャパシタ103と発光素子104のキャパシタ
ンスの比(CEL/(C103+CEL))との積で表すことができる。
【0069】
すなわちデータ電圧入力期間P15においてノードNの電圧は(VDATA−VCP
に上昇するものの、CELを大きくすることで、この上昇を抑えることができる。また、
ノードNの電圧が上昇しても、データ電圧入力期間P15では、一例としては、電流供
給線PLの電圧を陰極線CLと同じVCS、または、VCSよりも低い電圧としている。
そのため、ノードNの電圧が上昇しても、VDATAの大きさが大きい場合には、トラ
ンジスタ102を介して、ノードNから電流供給線PLに向けて電流が流れるため、発
光素子104の意図しない発光を抑制することができる。また、ノードNの電圧が上昇
するものの、際限なく上昇するわけではない。つまり、ノードNの電圧は、トランジス
タ102を介して電流が漏れることにより、多く変化したとしても、電流供給線PLの電
圧に等しくなるだけである。そのため、ノードNの電圧が変化したとしても、キャパシ
タ103には、最終的には、VDATAに応じた電圧が保持される。よって、ノードN
の電圧が変化しすぎてしまって、キャパシタ103に、VDATAとは無関係な電圧、例
えば、トランジスタ102の閾値電圧が保存されるようなことは避けることができる。し
たがって、データ電圧入力期間P15の長さが短くなるように、制御する必要はない。た
だし、データ電圧入力期間P15の長さを短くすることによって、トランジスタ102を
介して電流が漏れて、ノードNの電圧が変化してしまう変化量を少なくすることができ
る。データ電圧入力期間P15による各配線、各ノードの電圧は、図4(B)に図示する
ようになる。
【0070】
なお、データ電圧入力期間P15における動作について述べたが、本発明の一態様は、こ
れに限定されない。例えば、本発明の一態様は、データ電圧入力期間P15において、様
々な動作を行ってもよい。したがって、データ電圧入力期間P15は、単に期間、または
、第1の期間などという場合がある。
【0071】
次いでデータ電圧入力完了期間P16は、スイッチ101がオフ状態である。スイッチ1
01がオフ状態であることで、ノードNがフローティングになる。そのため、この期間
のキャパシタ103の電圧VCPは保持される。先のデータ電圧入力期間P15でノード
の電圧の上昇の結果、トランジスタ102を電流が流れる場合、ノードNの電圧が
下降する。ノードNの電圧の下降につれて、ノードNの電圧も下降する。ノードN
の電圧は、電流供給線PLの電圧と同じVCSとなる。ノードNの電圧は、キャパシタ
103にVCPが保持されるため、(VCP+VCS)となる。データ電圧入力完了期間
P16による各配線、各ノードの電圧は、図5(A)に図示するようになる。
【0072】
なお、この期間では、電流供給線PLの電圧は、発光期間P11における電圧VP−EM
より小さくする。具体的には、例えば、電流供給線PLの電圧を陰極線CLと同じV
としておく。そのため、データ電圧入力完了期間P16で時間が経過しても、ノードN
の電圧の変化を小さくすることができる。そして、発光素子104の発光を抑制するこ
とができる。
【0073】
なお、データ電圧入力完了期間P16では、他の画素において、データ電圧が入力されて
いてもよい。つまり、データ電圧入力完了期間P16は、他の画素におけるデータ電圧入
力期間P15と重なっていてもよい。
【0074】
なお、データ電圧入力完了期間P16における動作について述べたが、本発明の一態様は
、これに限定されない。例えば、本発明の一態様は、データ電圧入力完了期間P16にお
いて、様々な動作を行ってもよい。したがって、データ電圧入力完了期間P16は、単に
期間、または、第1の期間などという場合がある。
【0075】
次いで発光期間P11は、電流供給線PLの電圧をVP−EMIに切り替える。電流供給
線PLの電圧が上昇することでトランジスタ102に電流が流れ、ノードNの電圧が上
昇する。またスイッチ101はオフのため、ノードNの電圧の上昇につれてノードN
の電圧も上昇する。トランジスタのVGSはデータ電圧書き込み期間で設定されたVCP
を保持する。VCPはVTHにVDATAを含む項が加わった電圧である。そのため、発
光素子104には、VTHの大きさに依存せず、VDATAに応じた電流を流すことがで
きる。つまり、VTHのばらつきの影響を低減できたこととなる。なおノードNは、V
CSからVELだけ高い電圧(VEL+VCS)となる。また、ノードNは、(VCS
+VEL)からVCPだけ高い電圧(VCP+VCS+VEL)となる。発光期間P11
による各配線、各ノードの電圧は、図5(B)に図示するようになる。
【0076】
なお、発光期間P11における動作について述べたが、本発明の一態様は、これに限定さ
れない。例えば、本発明の一態様は、発光期間P11において、様々な動作を行ってもよ
い。したがって、発光期間P11は、単に期間、または、第1の期間などという場合があ
る。
【0077】
以上説明した本発明の一態様における構成では、データ電圧書き込み期間において、例え
ば、電流供給線の電位を陰極線と等電位とする構成とする。このようにすることで、閾値
電圧の取得にかける時間を長くすることができる。ただし、本発明の一態様は、これに限
定されない。また、発光素子のアノード側にあるノードNの電圧の上昇を抑制し、デー
タ電圧書き込み期間での意図しない発光を抑制することができる。
【0078】
<画素の変形例>
【0079】
次いで図1(A)で図示した画素の回路構成の変形例について説明する。
【0080】
図1(A)の画素100が有するスイッチ101は、例えばトランジスタを適用すること
ができる。この場合の回路図を図7に示す。図7に示す画素100Aは、図1(A)のス
イッチ101に代わって、トランジスタ101Aを有する。なおトランジスタ101Aの
オンまたはオフは、ゲート線GLに与える電位によって制御することができる。
【0081】
トランジスタ101Aは、一例としては、チャネル形成領域に酸化物半導体を有するトラ
ンジスタ(OSトランジスタ)であることが好ましい。OSトランジスタは、オフ電流を
低くすることができる。そのため、スイッチとして機能するトランジスタ101Aをオフ
にすることで、ノードNの電位の変動を小さくできる。ただし、本発明の一態様は、こ
れに限定されない。例えば、トランジスタ101Aは、チャネル形成領域にシリコンを有
するトランジスタ(Siトランジスタ)であってもよい。なお、トランジスタ102も同
様に、チャネル形成領域に酸化物半導体を有するトランジスタ(OSトランジスタ)であ
ることが好ましい。ただし、本発明の一態様は、これに限定されない。例えば、トランジ
スタ102は、チャネル形成領域にシリコンを有するトランジスタ(Siトランジスタ)
であってもよい。
【0082】
図1(A)の画素100は、発光素子104に並列にキャパシタを有することが好ましい
。この場合の回路図を図8(A)に示す。図8(A)に示す画素100Bは、図1(A)
の構成に加えて、キャパシタ105を有する。
【0083】
上述した本発明の一態様では、キャパシタ103と発光素子104のキャパシタンスの比
を利用する。キャパシタ103のキャパシタンスが、発光素子104のキャパシタンスに
比べて大きいと、データ電圧入力期間P15の動作でノードNSの電位が上昇しすぎて発
光素子が発光する虞がある。従って別途、キャパシタ105を設けることが好ましい。な
図8(A)の構成の場合、配線数を増やすことなくキャパシタを作製できるため好適で
ある。
【0084】
またキャパシタ105は、別途容量線を設けて作製してもよい。この場合の回路図を図8
(B)に示す。図8(B)に示す画素100Cは、図8(A)の構成に加えて、容量線C
SLに一方の電極が接続されたキャパシタ105を有する。
【0085】
図8(B)の構成は、配線数が増えるものの、発光素子104の陰極をトランジスタ10
2の電極層に接続する等の複雑な工程を経ることなく作製することができるため、容易に
作製することが可能である。
【0086】
図9(A)には、図7の画素100Aを変形した画素100Dを図示している。画素10
0Dは、スイッチとして機能するトランジスタとしてバックゲートを有するトランジスタ
101Bとしている。
【0087】
図9(B)には、図7の画素100Aを変形した画素100Eを図示している。画素10
0Eは、スイッチとして機能するトランジスタとしてトランジスタを直列に接続したトラ
ンジスタ101Cとしている。
【0088】
図10(A)には、図7の画素100Aを変形した画素100Fを図示している。画素1
00Fは、トランジスタ102としてバックゲートを有し、上下のゲートで同じ電位を与
えるトランジスタ102Dとしている。
【0089】
図10(B)には、図7の画素100Aを変形した画素100Gを図示している。画素1
00Gは、トランジスタ102としてバックゲートを有し、上下のゲートで異なる電位を
与えるトランジスタ102Eとしている。バックゲート側には電圧VBGを与え、トラン
ジスタ102Eの閾値電圧を制御することができる。
【0090】
図10(C)には、図7の画素100Aを変形した画素100Hを図示している。画素1
00Hは、トランジスタ102としてバックゲートを有し、上下のゲートで異なる電位を
与えるトランジスタ102Fとしている。バックゲート側にはノードNの電圧を与えて
いる。
【0091】
なお、図1(A)の画素100でトランジスタ102は、nチャネル型の場合について述
べたが、本発明の一態様は、これに限定されない。図11の画素100Jでは、図1(A
)とは異なる構成を示している。図11では、トランジスタ102の代わりに、pチャネ
ル型のトランジスタ102を有している。
【0092】
なお、トランジスタ102は、電流供給線PLと接続されているが、本発明の一態様は、
これに限定されない。例えば、図12(A)の画素100Kでは、図1(A)とは異なる
構成を示している。図12(A)では、スイッチ106Aを介して電流供給線PL_A、
スイッチ106Bを介して電流供給線PL_B、スイッチ106Cを介して電流供給線P
L_Cのように、別々の配線に接続されている。電流供給線PL_A、PL_B、PL_
Cに異なる電圧としてVP−EMI、VCS、VP−INIを与え、スイッチ106A、
106B、106Cのオンオフを制御することにより、トランジスタ102に供給される
電圧の大きさを制御することができる。このようにスイッチを設けることにより、電流供
給線PL_A、PL_B,PL_Cの電位を変化させずに、同様の動作を実現することが
可能となる。
【0093】
なお図12(A)の画素100Kでは、電流供給線PL_A、PL_B、PL_Cに異な
る電圧を与える構成としたが、一定の電圧を与える配線と、電圧を切り替えて与える配線
とを分けて設ける構成としてもよい。この場合の画素の回路図を図12(B)に示す。図
12(B)の画素100Lでは、スイッチ106Dを介して電流供給線PL_D、スイッ
チ106Eを介して電流供給線PL_Eのように、別々の配線に接続されている。電流供
給線PL_DにVP−EMI、電流供給線PL_EにVCSまたはVP−INIを与え、
スイッチ106D、106Eのオンオフを制御することにより、トランジスタ102に供
給される電圧の大きさを制御することができる。
【0094】
なお、図13(A)の画素100Mでは、図1とは異なる構成を示している。図13(A
)では、ノードNは、スイッチ107を介して、配線ILと接続されている。配線IL
は、初期化電圧VP−INIを与える。このスイッチ107を少なくとも初期化期間P1
2においてオン状態とすることにより、電流供給線PLの電圧を下げなくても、ノードN
の電圧を低い電圧に制御することが出来る。なお、初期化期間P12以外の期間におい
ては、スイッチ107がオフ状態となっていることが望ましい。ただし、本発明の一態様
は、これに限定されない。
【0095】
なお図13(A)の画素100Mにおけるスイッチ101、107は、トランジスタに置
き換えることができる。この場合の画素の回路図を図13(B)に示す。図13(B)の
画素100Nでは、トランジスタ101A、トランジスタ107Aを有する。トランジス
タ101Aは、ゲート線GL_Aによって制御することができる。トランジスタ107A
は、ゲート線GL_Bによって制御することができる。
【0096】
図14(A)の画素100Oでは、図1(A)とは異なる構成を示している。図14(A
)では、ノードNと、発光素子104との間に、スイッチ108が設けられている。こ
のスイッチ108を、例えば、発光期間P11以外の少なくとも一つの期間においてオフ
状態とし、少なくとも発光期間P11においてオン状態とすることで、発光素子104が
、意図せず発光してしまうことを抑制することができる。なお、データ電圧入力期間P1
5においても、このスイッチがオン状態となっていてもよい。
【0097】
なお図14(A)の画素100Oにおけるスイッチ101、108は、トランジスタに置
き換えることができる。この場合の画素の回路図を図14(B)に示す。図14(B)の
画素100Pでは、トランジスタ101A、トランジスタ108Aを有する。トランジス
タ101Aは、ゲート線GL_Aによって制御することができる。トランジスタ108A
は、ゲート線GL_Cによって制御することができる。
【0098】
図14(C)の画素100Qでは、図14(A)とは異なる構成を示している。図14
C)では、ノードNと、発光素子104との間ではなく、トランジスタ102と電流供
給線PLとの間に、スイッチ108が設けられている。
【0099】
図15(A)の画素100Rでは、図1(A)とは異なる構成を示している。図15(A
)では、トランジスタ102と、電流供給線PLとの間に、スイッチ106Dと、回路1
09A及びスイッチ106Eを設けている。回路109Aは、電流供給線PLの電圧をト
ランジスタ102のソース又はドレインの一方(図中、ノードN)に与える際に、波形
をなまらせる機能を有する回路である。なお回路109Aは、画素100Rの中に設けら
れていてもよいし、画素100Rの外に設けられていてもよい。
【0100】
回路109Aは、スイッチ106D、106Eのオン状態を変更することにより、機能す
る場合と、機能させない場合とを切り替えるようにすることが好ましい。例えば、回路1
09Aを機能させたい場合は、ノードNでの波形をなまらせたい場合である。このよう
な場合としては、例えば、発光期間P11がある。発光期間P11では、発光期間P11
に移行する場合に、図15(B)に図示するように、電流供給線PLの電圧の波形をノー
ドNでなまらせることにより、輝度の変化を滑らかにすることができる。そのため、目
がまぶしく感じることを低減できたり、ちらつきを感じることを低減できたりする可能性
が期待される。よって、目にやさしく、目が疲れにくくなる可能性が期待される。
【0101】
回路109Aは、例えば図16(A)に示すように抵抗素子としてもよい。あるいは、図
16(B)に示すようにダイオードで構成してもよい。あるいは、図16(C)に示すよ
うにダイオード接続されたトランジスタで構成してもよい。
【0102】
なお回路109Aは、図16(D)に示すように、機能させたい場合スイッチ106Dを
オフ状態とし、機能させたくない場合スイッチ106Dをオン状態とすればよい。また回
路109Aは、図16(E)に示すように、抵抗素子とキャパシタを組み合わせた回路と
してもよい。
【0103】
なお、図12乃至図15などの回路を、それぞれ組み合わせた回路を構成することも可能
である。例えば、図12(A)と図13(A)とを組み合わせた場合の画素100Sを図
17(A)に示す。同様に、図12(A)と図14(A)を組み合わせた場合の画素10
0Tを図17(B)に示す。同様に、図12(A)と図13(A)と図14(A)とを組
み合わせた場合の画素100Uを図17(C)に示す。このように、適宜組み合わせた回
路を構成することも可能である。
【0104】
以上説明したように本発明の一態様は様々な変形例を適用することができる。
【0105】
<表示装置のブロック図>
次いで図1(A)などで図示した画素を適用しうる表示装置のブロック図の一例について
説明する。
【0106】
図18(A)には、表示装置のブロック図の一例として、ゲート線側駆動回路110、デ
ータ線側駆動回路120、電流供給線制御回路130、および画素100を有する画素部
140を図示している。
【0107】
画素部140において、複数の画素100は、x−y方向にマトリクス状に設けられてい
る。画素部140では、X方向に、ゲート線側駆動回路110に接続されたゲート線GL
1乃至GLm(mは自然数)を設ける。ゲート線GL1乃至GLmは、それぞれ、各画素
100と接続されている。また画素部140では、Y方向に、データ線側駆動回路120
に接続されたデータ線DL1乃至DLn(nは自然数)を設ける。データ線DL1乃至D
Lnは、それぞれ、各画素100と接続されている。
【0108】
電流供給線PLは、図18(A)に示すようにY方向に、電流供給線制御回路130に接
続された電流供給線PLを設けることができる。そして、また、電流供給線PLは、各画
素100と接続されている。なお、全ての電流供給線PLは、互いに接続されて、かつ、
電流供給線制御回路130に接続されているが、本発明の一態様は、これに限定されない
。例えば、画素の色毎に、別々の電流供給線制御回路に接続されていてもよい。
【0109】
なお電流供給線PLは、図18(B)に示すようにX方向に設けてもよい。
【0110】
ここで、画素部140と、電流供給線制御回路130とが、別々の基板で形成されていた
場合、例えば、画素部140が絶縁基板上に形成され、電流供給線制御回路130が半導
体基板に形成された場合、画素部140と電流供給線制御回路130とを、接続端子を介
して接続する必要がある。しかしながら、配線の数が少ないため、接続端子の数も少なく
て済む。接続端子数が少なくなるため、歩留りを向上させることが出来る。
【0111】
また、電流供給線制御回路130を各行に設ける必要がないため、駆動回路のレイアウト
面積を小さくすることが出来る。つまり、額縁のサイズを小さくすることができる。
【0112】
なお電流供給線PLは、図19(A)に図示するように、電流供給線制御回路130を電
流供給線PLが走査できるように配置し、電流供給線PL1乃至PLm行ごとに走査して
もよい。
【0113】
このように、1行ずつ走査する場合には、初期化期間P12や閾値電圧補正期間P13を
、全画素で一斉に行う必要がない。そのため、1行ずつ、初期化期間P12や閾値電圧補
正期間P13を設けてもよい。ただしその場合には、閾値電圧補正完了期間P14および
データ電圧入力完了期間P16を設ける必要がない。この場合のタイミングチャートを、
図20に示す。
【0114】
なお電流供給線PLは、図19(B)に図示するように、電流供給線制御回路130を電
流供給線PLを複数行づつ走査できるように配置し、電流供給線PL1乃至PL(m/2
)行を順に走査してもよい。
【0115】
ゲート線側駆動回路110の構成例について図21(A)、(B)に示す。本発明の一態
様における画素の動作では、初期化および閾値補正を行う期間と、データ電圧を各画素に
書き込む期間とで、一斉に電圧を変化させる期間と、ゲート線GL1乃至GLmを走査す
る期間とを切り替える構成とすればよい。
【0116】
例えば、図21(A)に示すゲート線側駆動回路110は、走査信号を生成するシフトレ
ジスタ111(図中、S.R.と図示)、初期化電圧を生成する信号生成回路113(図
中、SGENと図示)、シフトレジスタ111の信号と信号生成回路113の信号を切り
替えるセレクタ112、およびセレクタ112の出力を切り替えるための信号を生成する
タイミングコントローラ114(図中、T.C.と図示)を有する。タイミングコントロ
ーラ114の制御によって、シフトレジスタ111の信号と信号生成回路113の信号を
セレクタ112で切り替えて出力することができる。
【0117】
また別の構成として、図21(B)に示すゲート線側駆動回路110Bは、走査信号を生
成するシフトレジスタ111(図中、S.R.と図示)、初期化電圧を生成する信号生成
回路113(図中、SGENと図示)、および組み合わせ回路として論理積回路115(
OR回路)を有する。論理積回路115によって、シフトレジスタ111の信号と信号生
成回路113の信号を切り替えて出力することができる。
【0118】
電流供給線制御回路130の構成例について図22(A)、(B)、(C)に示す。本発
明の一態様における画素の動作では、初期化を行う期間と、閾値補正を行う期間と、デー
タ電圧を各画素に書き込む期間と、発光期間で、電圧を切り替える構成とすればよい。
【0119】
例えば、図22(A)に示す電流供給線制御回路130は、電圧を生成する電圧生成回路
131(図中、V−GENと図示)、複数の電圧を切り替えるセレクタ133、およびセ
レクタ133の出力を切り替えるための信号を生成するタイミングコントローラ132(
図中、T.C.と図示)を有する。タイミングコントローラ132の制御によって、複数
の電圧VP−EMI、VP−INIまたはVCSを切り替えて出力することができる。
【0120】
また別の構成として、図22(B)に示す電流供給線制御回路130Bは、電圧を生成す
る電圧生成回路131(図中、V−GENと図示)、複数の電圧を切り替えるセレクタ1
33、セレクタ133の出力を切り替えるための信号を生成するタイミングコントローラ
132(図中、T.C.と図示)、抵抗素子134を有する。タイミングコントローラ1
32の制御によって、複数の電圧VP−EMI、VP−INIまたはVCSを切り替えて
出力することができる。
【0121】
図22(B)は、発光期間P11に電流供給線PLに与えられる電圧VP−EMIの経路
に、抵抗素子134を有する。発光期間P11において電流供給線PLの電圧の変化が急
峻な場合、輝度の急激な変化によりちらつきは視認される虞がある。電流供給線制御回路
130は、抵抗素子134によって電圧の変化を緩やかにし、輝度の急激な変化を抑制す
ることで、ちらつきを軽減することができる可能性があると期待される。なお図22(C
)に示すようにスイッチ106Cを設けて抵抗素子134が機能するか否かを切り替える
構成とすることも有効である。なお、図16(A)乃至(E)に示した場合と同様に、抵
抗素子134で構成される回路を置き換えること、キャパシタを追加することも可能であ
る。
【0122】
<画素の動作の変形例>
次いで、図1(A)で図示した画素100の動作の変形例について説明する。
【0123】
図23(A)には、図1(A)と同じ画素100の回路図を示す。また、図23(B)に
は、図1(B)とは異なる、画素100の動作の変形例を説明するタイミングチャートを
示す。また、図24乃至図26では、図23(B)に付した各期間における、各配線の電
圧、スイッチの動作、ノードの電圧を表す回路図を示す。
【0124】
なお図14(B)の説明では、図1(B)とは異なり、トランジスタ102はノーマリオ
フ、すなわち閾値電圧VTHが正であるとして説明をする。以下、図1(B)とは異なる
点について詳述し、同様の点については、上記説明を援用し、省略して記載する場合があ
る。
【0125】
図23(B)のタイミングチャートは、発光期間P21、初期化期間P22、閾値電圧補
正期間P23、閾値電圧補正完了期間P24、データ電圧入力期間P25、データ電圧入
力完了期間P26に分けて示している。なお閾値電圧補正期間P23は、上述した閾値電
圧補正期間に対応する。また、閾値電圧補正完了期間P24、データ電圧入力期間P25
およびデータ電圧入力完了期間P26は、データ電圧書き込み期間に対応する。
【0126】
図23(B)のタイミングチャートは、下記期間における電流供給線PL、陰極線CL、
ノードN、ノードNの電圧の変化の一例を表している。また図23(B)中では、各
配線およびノードが取り得るVP−EMI、VDATA、VCS、VG−INI、VP−
INIの大小関係を縦軸を電圧として図示している。また図23(B)中では、トランジ
スタ102の閾値電圧であるVTH、キャパシタ103の両端の電極に保持される電圧V
CP、発光素子104の両端の電極に印加される電圧VELを図示している。また図23
(B)中では、スイッチ101のオンまたはオフの状態を表している。
【0127】
まず初期化期間P22では、前の発光期間P21に各配線、各ノードに保持された電圧を
初期化する動作を行う。初期化期間P22の動作は、初期化期間P12と異なる点として
、データ線DLをVCSとする。また、ノードNはVCSとなる。電流供給線PLの電
圧はVP−INIである。VCSは、VP−INIよりも大きい。そのため、トランジス
タ102がオン状態となり、ノードNの電圧が低下し、ノードNがVP−INIとな
る。初期化期間P22による各配線、各ノードの電圧は、図24(A)に図示するように
なる。
【0128】
次いで閾値電圧補正期間P23では、キャパシタ103の両端の電極にVTHを保持させ
るため、トランジスタ102に電流を流し、ノードNの電圧を上昇させる動作を行う。
閾値電圧補正期間P23の動作は、閾値電圧補正期間P13と異なる点として、データ線
DLをVCSとする。また、ノードNはVCSとなる。電流供給線PLの電圧はVCS
とする。電流供給線PLがVCSとなることで、ノードNの電圧が上昇する。ノードN
の電圧の上昇は、トランジスタ102のVGSがVTHとなることでトランジスタ10
2を流れる電流が小さくなって、電流が止まるため、止まる。つまりノードNの電圧は
、電圧(VCS−VTH)となる。なお図23(B)でノードNの電圧の上昇は、ノー
ドNの電圧よりVTHだけ低い電圧で止まる。これは、トランジスタ102がノーマリ
ーオフのためである。閾値電圧補正期間P23による各配線、各ノードの電圧は、図24
(B)に図示するようになる。
【0129】
次いで閾値電圧補正完了期間P24では、電流供給線PLの電圧はVCSであり、スイッ
チ101はオフ状態である。閾値電圧補正完了期間P24の動作は、閾値電圧補正完了期
間P14と同じである。閾値電圧補正完了期間P24による各配線、各ノードの電圧は、
図25(A)に図示するようになる。
【0130】
次いでデータ電圧入力期間P25は、データ線DLはVDATAであり、スイッチ101
はオン状態である。ノードNの電圧は、VCSからVDATAに変化する。データ電圧
入力期間P25の動作は、データ電圧入力期間P15と同じである。なお図23(B)で
ノードNの電圧の上昇は、ノードNの電圧が図1(B)のときより小さいため、V
より小さい電圧の上昇にとどまる。これは、トランジスタ102がノーマリーオフのた
めである。この場合、ノードNの電圧によって発光素子104は発光しない。データ電
圧入力期間P25による各配線、各ノードの電圧は、図25(B)に図示するようになる
【0131】
次いでデータ電圧入力完了期間P26は、スイッチ101がオフ状態である。データ電圧
入力完了期間P26の動作は、データ電圧入力完了期間P16と同じである。データ電圧
入力完了期間P26による各配線、各ノードの電圧は、図26(A)に図示するようにな
る。
【0132】
次いで発光期間P21は、電流供給線PLの電圧がVP−EMIである。発光期間P21
の動作は、発光期間P11と同じである。発光期間P21による各配線、各ノードの電圧
は、図26(B)に図示するようになる。
【0133】
以上説明した本発明の一態様における構成では、トランジスタ102の閾値電圧の正負に
関わらず、閾値電圧の取得にかける時間を長くすることができる。また、発光素子のアノ
ード側にあるノードNの電圧の上昇を抑制し、データ電圧書き込み期間での意図しない
発光を抑制することができる。
【0134】
なお上述した画素の動作は、初期化期間および閾値電圧取得期間を期間PVTH、データ
電圧書き込み期間を期間PDATA、発光期間をPELとすると、図27のように行うこ
とができる。
【0135】
図27で、期間PVTHは、図1(B)のP12、P13の期間(図23(B)のP22
、P23)に相当する。また図27で、期間PDATAは、図1(B)のP14、P15
、P16の期間(図23(B)のP24、P25、P26)に相当する。期間PELは、
図1(B)のP11の期間(図23(B)のP21)に相当する。
【0136】
また図27では、スイッチ100のオンおよびオフを制御する信号が与えられるゲート線
GL1乃至GLmの波形、および電流供給線PLの電圧の変化を併せて図示している。図
27に示すように、期間PVTHでは、ゲート線GL1乃至GLmによる選択を一斉に行
う。その後一定期間を経て、期間PDATAでは、ゲート線GL1乃至GLmによる各行
の選択を行う。各行において、データ電圧入力期間P15の前後に、閾値電圧補正完了期
間P14とデータ電圧入力完了期間P16の期間が設けられることになる。そのため、閾
値電圧補正完了期間P14およびデータ電圧入力完了期間P16の長さは、行によって異
なることとなる。そして期間PELでは、発光素子の発光を行うことできる。
【0137】
なお図28に図示するように、1行ずつ、初期化期間P12、および、閾値電圧補正期間
P13を設けてもよい。この動作は、図19、および、図20の場合に対応する。
【0138】
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、トランジスタの閾値電圧のばらつきを補正した場合の例を示したが、本発明の一態
様は、これに限定されない。例えば、場合によっては、または、状況に応じて、本発明の
一態様では、別の特性のばらつきの補正を行ってもよい。または例えば、場合によっては
、または、状況に応じて、本発明の一態様では、トランジスタの閾値電圧のばらつきを補
正しなくてもよい。
【0139】
(実施の形態2)
本実施の形態では、上記実施の形態で説明した画素のトランジスタに適用可能な、チャネ
ル形成領域が酸化物半導体膜で形成されているトランジスタ(OSトランジスタ)、およ
びチャネル形成領域がシリコンで形成されているトランジスタ(Siトランジスタ)、を
一例に挙げて説明する。
【0140】
<トランジスタの構成例1>
まずチャネル形成領域が酸化物半導体膜で形成されているトランジスタ(OSトランジス
タ)について説明する。
【0141】
図29(A)、図29(B)および図29(C)に、デバイス構造の異なる3つのトラン
ジスタ(TA1、TA2、TB1)の上面図(レイアウト図)と、それぞれの回路記号を
示す。図30は、トランジスタ(TA1、TA2、TB1)の断面図である。トランジス
タTA1のa1−a2線およびb1−b2線による断面図、トランジスタTA2のa3−
a4線およびb3−b4線による断面図、ならびにトランジスタTB1のa5−a6線、
b5−b6線による断面図を、図30(A)、図30(B)に示す。これらトランジスタ
のチャネル長方向の断面構造が、図30(A)に示され、同チャネル幅方向の断面構造が
図30(B)に示されている。
【0142】
図30(A)、図30(B)に示すように、トランジスタ(TA1、TA2、TB1)は
、同一絶縁表面上に集積されており、これらのトランジスタは、同一の作製工程で作成す
ることが可能である。なお、ここでは、デバイス構造の明瞭化のため、各トランジスタの
ゲート(G)、ソース(S)、およびドレイン(D)への電位や電源の供給するための配
線との電気的な接続は省略している。
【0143】
トランジスタTA1(図29(A))、トランジスタTA2(図29(B))は、ゲート
(G)とバックゲート(BG)を有するトランジスタである。ゲート(G)およびバック
ゲート(BG)は、いずれか一方が第1のゲートに相当し、他方が第2のゲートに相当す
る。トランジスタTA1、トランジスタTA2はバックゲートをゲートに接続した構造と
している。トランジスタTB1(図29(C))は、BGを有さないトランジスタである
図30に示すように、これらのトランジスタ(TA1、TA2、TB1)は、基板30
に形成されている。以下、図29図30を参照して、これらのトランジスタの構成を説
明する。
【0144】
[トランジスタTA1]
トランジスタTA1は、ゲート電極GE1、ソース電極SE1、ドレイン電極DE1、バ
ックゲート電極BGE1、および酸化物半導体膜OS1を有する。
【0145】
以下の説明において、トランジスタTA1をTA1と呼ぶ、バックゲートをBGと呼ぶ、
酸化物半導体膜OS1をOS1や膜OS1と呼ぶなど、素子や素子の構成要素を省略して
呼ぶ場合がある。また、信号、電位、回路などについても同様に省略する場合がある。
【0146】
また、本実施の形態では、OSトランジスタのチャネル長は、ソース電極とドレイン電極
間の距離とする。また、OSトランジスタのチャネル幅は、酸化物半導体膜とゲート電極
が重なる領域でのソース電極またはドレイン電極の幅とする。トランジスタTA1のチャ
ネル長は、La1であり、チャネル幅はWa1である。
【0147】
膜OS1は、絶縁膜34を介して電極GE1と重なっている。膜OS1の上面および側面
に接して一対の電極(SE1、DE1)が形成されている。図29(A)に示すように、
膜OS1は、電極GE1および一対の電極(SE1、DE1)と重ならない部分を有して
いる。膜OS1は、チャネル長方向の長さがチャネル長La1よりも長く、かつチャネル
幅方向の長さがチャネル幅Wa1よりも長い。
【0148】
膜OS1、電極GE1、電極SE1および電極DE1を覆って、絶縁膜35が形成されて
いる。絶縁膜35上に電極BGE1が形成されている。電極BGE1は、膜OS1および
電極GE1と重なるように設けられている。ここでは、一例として、電極GE1と同じ形
状で、同じ位置に配置されるように電極BGE1を設けている。電極BGE1は、絶縁膜
34絶縁膜35および絶縁膜36を貫通する開口CG1において、電極GE1に接してい
る。この構造により、トランジスタTA1のゲートとバックゲートが電気的に接続される
【0149】
バックゲート電極BGE1をゲート電極GE1に接続することで、トランジスタTA1の
オン電流を増加させることができる。バックゲート電極BGE1を設けることで、トラン
ジスタTA1の強度を向上させることができる。基板30の曲げ等の変形に対して、電極
BGE1が補強部材となってトランジスタTA1を壊れにくくすることができる。
【0150】
チャネル形成領域を含む膜OS1は多層構造であり、ここでは、一例として3つの酸化物
半導体膜(31、32、33)でなる3層構造としている。膜OS1を構成する酸化物半
導体膜は、少なくとも1つ同じ金属元素を含む金属酸化物膜であることが好ましく、In
を含むことが特に好ましい。トランジスタの半導体膜を構成することが可能なInを含む
金属酸化物としては、In−Ga酸化物膜、In−M−Zn酸化物膜(MはAl、Ga、
Y、Zr、La、Ce、またはNd)が代表的である。また、このような金属酸化物膜に
他の元素や材料を添加した膜を用いることもできる。
【0151】
『32』は、トランジスタTA1のチャネル形成領域を構成する膜である。また、『33
』は、後述するトランジスタTA2およびトランジスタTB1のチャネル形成領域を構成
する膜でもある。そのため、トランジスタTA2およびトランジスタTB1に要求される
電気的特性(例えば、電界効果移動度、しきい値電圧など)に応じて、適切な組成の酸化
物半導体膜を用いればよい。例えば、『33』にチャネルが形成されるように、酸化物半
導体膜31−32の主成分である金属元素の組成を調節することが好ましい。
【0152】
トランジスタTA1において、『32』にチャネルが形成されるようにすることで、チャ
ネル形成領域が絶縁膜34、35に接しないようにすることができる。また、酸化物半導
体膜31−32を少なくとも1つ同じ金属元素を含む金属酸化物膜とすることで、『32
』と『31』の界面、および『32』と『33』の界面において、界面散乱が起こりにく
くすることができる。これにより、トランジスタTA1の電界効果移動度をトランジスタ
TA2やトランジスタTB1よりも高くすることができる、また、オン状態でのドレイン
電流(オン電流)を増加させることができる。
【0153】
[トランジスタTA2]
トランジスタTA2は、ゲート電極GE2、ソース電極SE2、ドレイン電極DE2、バ
ックゲート電極BGE2、および酸化物半導体膜OS2を有する。電極BGE2は、絶縁
膜34乃至絶縁膜36を貫通する開口CG2において電極GE2に接している。トランジ
スタTA2は、トランジスタTA1の変形例であり、膜OS2が酸化物半導体膜33でな
る単層構造である点でトランジスタTA1と異なり、その他については同様である。ここ
では、トランジスタTA2のチャネル長La2、チャネル幅Wa2は、トランジスタTA
1のチャネル長La1、チャネル幅Wa1と等しくなるようにしている。
【0154】
[トランジスタTB1]
トランジスタTB1は、ゲート電極GE3、ソース電極SE3、ドレイン電極DE3およ
び酸化物半導体膜OS3を有する。トランジスタTB1は、トランジスタTA2の変形例
である。トランジスタTA2と同様に、膜OS3が酸化物半導体膜33でなる単層構造で
ある。トランジスタTA2とは、バックゲート電極を有していない点で異なる。また、膜
OS3および電極(GE3、SE3、DE3)のレイアウトが異なる。図29(C)に示
すように、膜OS3は、電極GE3と重なっていない領域は、電極SE3または電極DE
3の何れかと重なっている。そのため、トランジスタTB1のチャネル幅Wb1は、膜O
S3の幅で決定されている。チャネル長Lb1は、トランジスタTA2と同様、電極SE
3と電極DE3間の距離で決定され、ここでは、トランジスタTA2のチャネル長La2
よりも長くしている。
【0155】
[絶縁膜]
絶縁膜34、絶縁膜35および絶縁膜36は、基板30のトランジスタ(TA1、TA2
、TB1)が形成される領域全体に形成される膜である。絶縁膜34、絶縁膜35、およ
び絶縁膜36は、単層あるいは複数層の絶縁膜で形成される。絶縁膜34は、トランジス
タ(TA1、TA2、TB1)のゲート絶縁膜を構成する膜である。また、絶縁膜35お
よび絶縁膜36は、トランジスタ(TA1、TA2、TB1)のバックチャネル側のゲー
ト絶縁膜を構成する膜である。また、最上面の絶縁膜36は、基板30に形成されるトラ
ンジスタの保護膜として機能するような材料で形成することが好ましい。絶縁膜36は適
宜設ければよい。3層目の電極BGE1と2層目の電極(SE1、DE1)を絶縁するた
めに、これらの間に少なくとも1層絶縁膜が存在していればよい。
【0156】
絶縁膜34乃至絶縁膜36は、単層の絶縁膜で、または2層以上の多層の絶縁膜で形成す
ることができる。これら絶縁膜34乃至絶縁膜36を構成する絶縁膜としては、酸化アル
ミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、
酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタル等でなる膜があげられ
る。また、これらの絶縁膜は、スパッタリング法、CVD法、MBE法、ALD法または
PLD法を用いて形成することができる。
【0157】
[酸化物半導体膜]
ここでは、OSトランジスタの半導体膜を構成する酸化物半導体膜について説明する。膜
OS1にように半導体膜を多層構造とする場合、これらを構成する酸化物半導体膜は、少
なくとも1つ同じ金属元素を含む金属酸化物膜であることが好ましく、Inを含むことが
好ましい。
【0158】
例えば、『31』がIn−Ga酸化物膜の場合、Inの原子数比をGaの原子数比よりも
小さくする。In−M−Zn酸化物膜(MはAl、Ga、Y、Zr、La、Ce、または
Nd)の場合、Inの原子数比をMの原子数比よりも小さくする。この場合、Znの原子
数比が最も大きくなるようにすることができる。
【0159】
例えば、『32』がIn−Ga酸化物膜の場合、Inの原子数比をGaの原子数比よりも
大きくする。In−M−Zn酸化物膜の場合、Inの原子数比をMの原子数比よりも大き
くする。In−M−Zn酸化物膜では、Inの原子数比がMおよびZnの原子数比よりも
大きくすることが好ましい。
【0160】
例えば、『33』がIn−Ga酸化物膜の場合、Inの原子数比をGaの原子数比と同じ
にする、または小さくする。In−M−Zn酸化物膜の場合、Inの原子数比をMの原子
数比と同じにする。この場合、Znの原子数比が、InおよびMよりも大きくすることが
できる。ここでは、『33』は、後述するトランジスタTA2、トランジスタTB1のチ
ャネル形成領域を構成する膜でもある。
【0161】
酸化物半導体膜31乃至酸化物半導体膜33の原子数比は、スパッタリング法で成膜する
場合は、ターゲットの構成材料の原子数比等を調節することで可能である。また、CVD
法で成膜する場合は、原料ガスの流量比などを調節することで可能である。以下、酸化物
半導体膜31乃至酸化物半導体膜33として、スパッタリング法でIn−M−Zn酸化物
膜を形成する場合を例に、成膜に使用されるターゲットについて述べる。これらの膜を成
膜するために、In−M−Zn酸化物でなるターゲットが用いられる。
【0162】
『31』のターゲットの金属元素の原子数比をIn:M:Zn=x1:y1:z1とする
x1/y1は、1/6以上1未満であることが好ましい。また、z1/y1は、1/
3以上6以下、さらには1以上6以下であることが好ましい。
【0163】
ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:3:2、In
:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、
In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:4:
6、In:M:Zn=1:4:7、In:M:Zn=1:4:8、In:M:Zn=1:
5:5、In:M:Zn=1:5:6、In:M:Zn=1:5:7、In:M:Zn=
1:5:8、In:M:Zn=1:6:8等がある。
【0164】
『32』のターゲットの金属元素の原子数比をIn:M:Zn=x2:y2:z2とする
x2/y2は、1より大きく6以下であることが好ましい。また、z2/y2は1よ
り大きく6以下であることが好ましい。ターゲットの金属元素の原子数比の代表例として
は、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Z
n=2:1:3、In:M:Zn=3:1:2、In:M:Zn=3:1:3、In:M
:Zn=3:1:4等がある。
【0165】
『33』のターゲットの金属元素の原子数比をIn:M:Zn=x3:y3:z3とする
x3/y3は、1/6以上1以下であることが好ましい。また、z3/y3は、1/
3以上6以下、さらには1以上6以下であることが好ましい。ターゲットの金属元素の原
子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=1:1:1.
2、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:
3:6、In:M:Zn=1:3:8、In:M:Zn=1:4:4、In:M:Zn=
1:4:5、In:M:Zn=1:4:6、In:M:Zn=1:4:7、In:M:Z
n=1:4:8、In:M:Zn=1:5:5、In:M:Zn=1:5:6、In:M
:Zn=1:5:7、In:M:Zn=1:5:8、In:M:Zn=1:6:8等があ
る。
【0166】
In−M−Zn酸化物膜の成膜用ターゲットにおいて、金属元素の原子数比をIn:M:
Zn=x:y:zとした場合、1≦z/y≦6とすることで、In−M−Zn酸化物膜と
してCAAC−OS膜が形成されやすくなるため好ましい。なお、CAAC−OS膜につ
いては後述する。
【0167】
酸化物半導体膜31乃至酸化物半導体膜33としては、キャリア密度の低い酸化物半導体
膜を用いる。例えば、酸化物半導体膜31乃至酸化物半導体膜33として、キャリア密度
が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好まし
くは1×1013個/cm以下の酸化物半導体膜を用いる。特に、酸化物半導体膜31
乃至酸化物半導体膜33として、キャリア密度が、8×1011個/cm未満、より好
ましくは1×1011個/cm未満、さらに好ましくは1×1010個/cm未満で
あり、且つ、1×10−9個/cm以上の酸化物半導体膜を用いることが好ましい。
【0168】
酸化物半導体膜31乃至酸化物半導体膜33として、不純物濃度が低く、欠陥準位密度の
低い酸化物半導体膜を用いることで、さらに優れた電気的特性を有するトランジスタを作
製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少
ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高
純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くする
ことができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトラ
ンジスタは、しきい値電圧がマイナスとなる電気的特性(ノーマリオンともいう。)にな
ることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、
欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性ま
たは実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅
が1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電
極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラ
メータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ること
ができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電
気的特性の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒
素、アルカリ金属、またはアルカリ土類金属等がある。
【0169】
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸
素が脱離した格子(または酸素が脱離した部分)に酸素欠損が形成される。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリオン特性とな
りやすい。
【0170】
このため、酸化物半導体膜31乃至酸化物半導体膜33は酸素欠損と共に、水素ができる
限り低減されていることが好ましい。具体的には、酸化物半導体膜31乃至酸化物半導体
膜33において、二次イオン質量分析法(SIMS:Secondary Ion Ma
ss Spectrometry)により得られる水素濃度を、5×1019atoms
/cm以下、より好ましくは1×1019atoms/cm以下、5×1018at
oms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは
5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm
以下とする。
【0171】
酸化物半導体膜31乃至酸化物半導体膜33に第14族元素の一つであるシリコンや炭素
が含まれると、膜中の酸素欠損が増加し、これらの膜がn型化してしまう。このため、酸
化物半導体膜31乃至酸化物半導体膜33におけるシリコンや炭素の濃度(二次イオン質
量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2
×1017atoms/cm以下とする。
【0172】
また、酸化物半導体膜31乃至酸化物半導体膜33において、二次イオン質量分析法によ
り得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/c
以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属および
アルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トラン
ジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜31乃至酸化
物半導体膜33のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい
【0173】
酸化物半導体膜31乃至酸化物半導体膜33に窒素が含まれていると、キャリアである電
子が生じ、キャリア密度が増加し、n型化しやすい。そのため窒素が含まれている酸化物
半導体を用いたトランジスタはノーマリオン特性となりやすいので、酸化物半導体膜31
乃至酸化物半導体膜33の窒素含有量はできる限り低減されていることが好ましい、例え
ば、二次イオン質量分析法により得られる窒素濃度を5×1018atoms/cm
下にすることが好ましい。
【0174】
以上、酸化物半導体膜31乃至酸化物半導体膜33について述べたが、これらに限られず
、必要とするトランジスタの半導体特性および電気的特性(電界効果移動度、しきい値電
圧等)に応じて適切な組成の酸化物半導体膜を用いればよい。また、必要とするトランジ
スタの半導体特性および電気的特性を得るために、酸化物半導体膜31乃至酸化物半導体
膜33のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離
、密度等を適切なものとすることが好ましい。
【0175】
トランジスタTA1は、GaまたはM(MはAl、Ga、Y、Zr、La、Ce、または
Nd)の原子数比よりもInの原子数比が大きい酸化物半導体膜32でチャネルが形成さ
れるため、電界効果移動度を高くすることができる。代表的には、その電界効果移動度は
、10cm/Vsより大きく60cm/Vs未満、好ましくは15cm/Vs以上
50cm/Vs未満である。そのため、アクティブマトリクス型表示装置の回路にトラ
ンジスタTA1を用いる場合は、高速動作が要求される駆動回路に好適である。
【0176】
また、トランジスタTA1は、遮光された領域に、設けることが好ましい。また高い電界
効果移動度を有するトランジスタTA1を駆動回路に設けることで、駆動周波数を高くす
ることができるため、より高精細な表示装置を実現することができる。
【0177】
チャネル形成領域が酸化物半導体膜33で形成されるトランジスタTA2、TB1は、ト
ランジスタTA1よりも電界効果移動度が低く、その大きさは、3cm/Vs以上10
cm/Vs以下程度である。トランジスタTA2、TB1は、酸化物半導体膜32を有
していないため、トランジスタTA1よりも光によって劣化しにくく、光照射によるオフ
電流の増大量が少ない。そのため、チャネル形成領域が酸化物半導体膜33で形成される
トランジスタTA2、TB1は光が照射されるような画素部に好適である。
【0178】
トランジスタTA1は、酸化物半導体膜32を有しないトランジスタTA2と比較して、
光が照射されるとオフ状態における電流が増大しやすい。トランジスタTA1が画素部の
ように遮光が十分できない画素部よりも光の影響が少ない周辺駆動回路に適している理由
の1つである。また、もちろん、トランジスタTA2、TB1のような構成のトランジス
タも、駆動回路に設けることが可能である。
【0179】
以上、トランジスタ(TA1、TA2、TB1)と酸化物半導体膜31乃至酸化物半導体
膜33について述べたが、これらに限られず、必要とするトランジスタの半導体特性およ
び電気的特性に応じて、トランジスタの構成を変更すればよい。例えば、バックゲート電
極の有無、酸化物半導体膜の積層構造、酸化物半導体膜、ゲート電極、ソース電極および
ドレイン電極の形状や配置等を適宜変更することができる。
【0180】
[酸化物半導体の構造]
次に、酸化物半導体の構造について説明する。
【0181】
なお本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配
置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「
略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう
。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状
態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは
、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
【0182】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
【0183】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。ま
たは、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられ
る。
【0184】
なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned
Crystalline Oxide Semiconductor)、多結晶酸化物
半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導
体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物
半導体などがある。
【0185】
まずは、CAAC−OS膜について説明する。
【0186】
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【0187】
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0188】
試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、
結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、
CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した
形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
【0189】
一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察す
ると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認で
きる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【0190】
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装
置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略
垂直な方向を向いていることが確認できる。
【0191】
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
【0192】
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
【0193】
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
【0194】
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
【0195】
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【0196】
次に、微結晶酸化物半導体膜について説明する。
【0197】
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
【0198】
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を
行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、
nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが
観測される場合がある。
【0199】
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
【0200】
次に、非晶質酸化物半導体膜について説明する。
【0201】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【0202】
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
【0203】
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【0204】
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a−like OS:amorphous−like Oxide Semi
conductor)膜と呼ぶ。
【0205】
a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
【0206】
なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能T
EM像を用いて行うことができる。例えば、InGaZnOの結晶は層状構造を有し、
In−O層の間に、Ga−Zn−O層を2層有する。InGaZnOの結晶の単位格子
は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnOの結晶のa−b面に対応する。
【0207】
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導
体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、
その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−
like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶
の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上10
0%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、
成膜すること自体が困難である。
【0208】
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子
数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnO
の密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1
[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g
/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:
1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−
OS膜の密度は5.9g/cm以上6.3g/cm未満となる。
【0209】
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる
単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することが
できる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて算出することが好ましい。
【0210】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結
晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
【0211】
以上説明したようにOSトランジスタは、極めて優れたオフ電流特性を実現できる。
【0212】
[基板30]
基板30としては、様々な基板を用いることができ、特定のものに限定されることはない
。基板30の一例としては、半導体基板(例えば単結晶基板またはシリコン基板)、SO
I基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板
、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイル
を有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フ
ィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィル
ム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレン
テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフ
ォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の
合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ
化ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリ
イミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体
基板、単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって
、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さい
トランジスタを製造することができる。このようなトランジスタによって回路を構成する
と、回路の低消費電力化、または回路の高集積化を図ることができる。
【0213】
ゲート電極(GE1、GE2、GE3)を形成する前に、基板30上に下地絶縁膜を形成
してもよい。下地絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒
化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム
、酸化窒化アルミニウム等がある。なお、下地絶縁膜として、窒化シリコン、酸化ガリウ
ム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板30
から不純物(代表的にはアルカリ金属、水、水素等)が酸化物半導体膜(OS1−OS3
)への拡散を抑制することができる。
【0214】
[ゲート電極(GE1、GE2、GE3)]
ゲート電極(GE1、GE2、GE3)は、単層の導電膜、または2つ以上の導電膜が積
層された多層構造の膜である。ゲート電極(GE1、GE2、GE3)として形成される
導電膜は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンか
ら選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属元素を用いてもよい。また、アルミニウムに、チ
タン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ば
れた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。また、インジ
ウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有
する導電性材料を適用することもできる。
【0215】
例えば、ゲート電極(GE1、GE2、GE3)として、シリコンを含むアルミニウム膜
を形成することができる。ゲート電極(GE1、GE2、GE3)を2層構造とする場合
は、例えば、アルミニウム膜上にチタン膜を形成する、窒化チタン膜上にチタン膜を形成
する、窒化チタン膜上にタングステン膜を形成する、窒化タンタル膜または窒化タングス
テン膜上にタングステン膜を形成すればよい。また、ゲート電極(GE1、GE2、GE
3)を3層構造とする場合は、例えば、チタン膜と、そのチタン膜上にアルミニウム膜を
積層し、さらにその上にチタン膜を形成すればよい。
【0216】
スパッタリング法、真空蒸着法、パルスレーザー堆積(PLD)法、熱CVD法等により
ゲート電極(GE1、GE2、GE3)を形成する。
【0217】
なお、タングステン膜はALDを利用する成膜装置により成膜することができる。この場
合には、WFガスとBガスを順次繰り返し導入して初期タングステン膜を形成し
、その後、WFガスとHガスを用いてタングステン膜を形成する。なお、B
スに代えてSiHガスを用いてもよい。
【0218】
ゲート電極GE1−GE3の形成は、上記形成方法の他に、電解メッキ法、印刷法、イン
クジェット法等で行うことが可能である。
【0219】
[絶縁膜34(ゲート絶縁膜)]
ゲート電極GE1−GE3を覆って、絶縁膜34を形成する。絶縁膜34は、単層の絶縁
膜あるいは2層以上の多層構造の絶縁膜である。絶縁膜34として形成される絶縁膜は、
酸化物絶縁膜、窒化物絶縁膜、酸化窒化絶縁膜、および窒化酸化絶縁膜等が挙げられる。
なお、本明細書において、酸化窒化物とは、窒素より酸素の含有量が多い材料であり、窒
化酸化物とは酸素より窒素の含有量が多い材料とする。
【0220】
絶縁膜34として形成される絶縁膜としては、例えば、酸化シリコン、酸化窒化シリコン
、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム
またはGa−Zn系金属酸化物などでなる絶縁膜を形成することができる。また、このよ
うな絶縁膜として、ハフニウムシリケート(HfSiO)、窒素が添加されたハフニウ
ムシリケート(HfSi)、窒素が添加されたハフニウムアルミネート(Hf
Al)、酸化ハフニウム、酸化イットリウムなどのhigh−k材料でなる膜
を形成することができる。high−k材料を用いることでトランジスタのゲートリーク
を低減できる。
【0221】
絶縁膜34はゲート絶縁膜を構成する膜であるため、酸化物半導体膜(OS1、OS2、
OS3)とゲート絶縁膜との界面特性を向上させるため、絶縁膜34においてこれらの層
(OS1、OS2、OS3)と接する領域は酸化物絶縁膜あるいは酸化窒化絶縁膜で形成
することが好ましい。例えば、絶縁膜34の最上層の膜は、酸化シリコン膜あるいは酸化
窒化シリコン膜とすればよい。
【0222】
絶縁膜34の厚さは、例えば5nm以上400nm以下とすればよい。その厚さは、好ま
しくは10nm以上300nm以下であり、より好ましくは50nm以上250nm以下
である。
【0223】
スパッタリング法で酸化物半導体膜(OS1、OS2、OS3)を形成する場合、プラズ
マを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜
用いることができる。
【0224】
スパッタリングガスは、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲気、希ガスおよ
び酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対
して酸素のガス比を高めることが好ましい。
【0225】
また、ターゲットは、形成する酸化物半導体膜(OS1、OS2、OS3)の組成にあわ
せて、適宜選択すればよい。
【0226】
なお、酸化物半導体膜(OS1、OS2、OS3)の形成にスパッタリング法を用いる場
合、基板温度を150℃以上750℃以下、好ましくは150℃以上450℃以下、さら
に好ましくは200℃以上350℃以下とすることで、酸化物半導体膜31−32として
、CAAC−OS膜を形成することができる。
【0227】
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
【0228】
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
【0229】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上が好ましく、100体
積%がより好ましい。
【0230】
酸化物半導体膜を加熱しながら成膜することで、あるいは酸化物半導体膜を形成した後、
加熱処理を行うことで、酸化物半導体膜の水素濃度を2×1020atoms/cm
下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019at
oms/cm以下、5×1018atoms/cm未満、好ましくは1×1018
toms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好
ましくは1×1016atoms/cm以下とすることができる。
【0231】
なお、加熱処理は、350℃より高く650℃以下、好ましくは450℃以上600℃以
下で行うことで、後述するCAAC化率が、70%以上100%未満、好ましくは80%
以上100%未満、好ましくは90%以上100%未満、より好ましくは95%以上98
%以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減され
た酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度
の低い酸化物半導体膜を形成することができる。
【0232】
ALDを利用する成膜装置により酸化物半導体膜を形成することができる。例えばInG
aZnO(X>0)膜を成膜する場合には、In(CHガスとOガスを順次繰
り返し導入してInO層を形成し、その後、Ga(CHガスとOガスを用いて
GaO層を形成し、更にその後Zn(CHガスとOガスを用いてZnO層を形成
する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてInG
aO層やInZnO層、GaInO層、ZnInO層、GaZnO層などの混合化合
物層を形成してもよい。なお、Oガスに変えてAr等の不活性ガスでバブリングしたH
Oガスを用いてもよいが、Hを含まないOガスを用いる方が好ましい。また、In(
CHガスにかえて、In(Cガスを用いてもよい。また、Ga(CH
ガスにかえて、Ga(Cガスを用いてもよい。また、Zn(CH
スを用いてもよい。
【0233】
酸化物半導体膜32、および酸化物半導体膜33は、トランジスタのチャネルが形成され
る膜であり、その膜厚を3nm以上200nm以下とすることができる。それらの厚さは
、好ましくは3nm以上100nm以下であり、さらに好ましくは30nm以上50nm
以下である。酸化物半導体膜31の膜厚は例えば、3nm以上100nm以下とすること
ができ、好ましくは3nm以上30nm以下であり、より好ましくは3nm以上15nm
以下である。酸化物半導体膜31は、酸化物半導体膜32、酸化物半導体膜33よりも薄
く形成することが好ましい。
【0234】
ここでは、酸化物半導体膜31、32、33として、In−Ga−Zn膜をスパッタリン
グ法で成膜する。これらの成膜に用いられるターゲットの金属元素の原子数比(In:G
a:Zn)は、例えば、酸化物半導体膜31は1:3:6であり、酸化物半導体膜32は
3:1:2であり、酸化物半導体膜33は、1:1:1.2または1:1:1とすること
ができる。また、酸化物半導体膜31、32、33の厚さは、それぞれ、5nm、35n
m、35nmとすることができる。
【0235】
[ソース電極、ドレイン電極]
電極(SE1、DE1、SE2、DE2、SE3、DE3)はゲート電極(GE1、GE
2、GE3)と同様に形成することができる。
【0236】
例えば、厚さ50nmの銅−マンガン合金膜、厚さ400nmの銅膜、および厚さ100
nmの銅−マンガン合金膜の順に、これらの膜をスパッタリング法により積層することで
、3層構造の電極(SE1、DE1、SE2、DE2、SE3、DE3)を形成すること
ができる。
【0237】
発光装置の駆動回路などに用いられるトランジスタのように、高速で動作させるトランジ
スタには、トランジスタ(TA1、TA2)、あるいはトランジスタ(TA3、TA4、
TC1)のように、チャネル長を短くすることが好ましい。このようなトランジスタのチ
ャネル長は、2.5μm未満とすることが好ましい。例えば、2.2μm以下とすればよ
い。本実施の形態のトランジスタでは、チャネル長はソース電極とドレイン電極間の距離
で決定されるため、チャネル長の最小値は、電極(SE1、DE1、SE2、DE2、S
E3、DE3)となる導電膜を加工する精度で制約される。本実施の形態のトランジスタ
では、例えば、チャネル長は0.5μm以上、あるいは1.0μm以上とすることができ
る。
【0238】
[絶縁膜35、36]
例えば、『35』としては、2層構造の絶縁膜を形成することができる。ここでは、『3
5』の1層目の膜を絶縁膜35aと呼び、2層目の膜を絶縁膜35bと呼ぶことにする。
【0239】
絶縁膜35aとしては、例えば酸化シリコンなどでなる酸化物絶縁膜、あるいは窒素を含
み、且つ欠陥量の少ない酸化物絶縁膜を形成することができる。窒素を含み、且つ欠陥量
の少ない酸化物絶縁膜の代表例としては、酸化窒化シリコン膜、酸化窒化アルミニウム膜
等がある。
【0240】
欠陥の少ない酸化物絶縁膜は、100K以下のESRで測定して得られたスペクトルにお
いてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.
003以下の第2のシグナル、およびg値が1.964以上1.966以下の第3のシグ
ナルが観測される。なお、第1のシグナルおよび第2のシグナルのスプリット幅、並びに
第2のシグナルおよび第3のシグナルのスプリット幅は、XバンドのESR測定において
約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が
2.001以上2.003以下の第2のシグナル、およびg値が1.964以上1.96
6以下である第3のシグナルのスピンの密度の合計が1×1018spins/cm
満であり、代表的には1×1017spins/cm以上1×1018spins/c
未満である。
【0241】
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の
第1シグナル、g値が2.001以上2.003以下の第2のシグナル、およびg値が1
.964以上1.966以下の第3のシグナルは、窒素酸化物(NOx、xは0より大き
く2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例と
しては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下
の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、およびg値
が1.964以上1.966以下である第3のシグナルのスピンの密度の合計が少ないほ
ど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
【0242】
絶縁膜35aが、窒素酸化物の含有量が少ない膜であることで、絶縁膜35aと層(OS
1、OS2、OS3)との界面におけるキャリアのトラップを低減することが可能である
。この結果、トランジスタのしきい値電圧のシフトを低減することが可能であり、トラン
ジスタの電気的特性の変動を低減することができる。
【0243】
また、トランジスタの信頼性向上のため、絶縁膜35aは、SIMS(Secondar
y Ion Mass Spectrometry)で測定される窒素濃度が6×10
/cm以下であることが好ましい。それは、トランジスタの作製工程中に絶縁膜35
aにおいて、窒素酸化物が生成されにくくなるからである。
【0244】
絶縁膜35aとして、窒素を含み、且つ欠陥量の少ない酸化物絶縁膜の一例として、CV
D法により酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、
シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆
積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸
化性気体としては、一酸化二窒素、二酸化窒素等がある。
【0245】
また、上記の堆積性気体の流量に対して酸化性気体の流量を20倍より大きく100倍未
満、好ましくは40倍以上80倍以下とし、処理室内の圧力を100Pa未満、好ましく
は50Pa以下とするCVD法を用いることで、絶縁膜35aとして、窒素を含み、且つ
欠陥量の少ない酸化物絶縁膜を形成することができる。
【0246】
絶縁膜35bとして、例えば、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化
物絶縁膜を用いて形成することができる。化学量論的組成を満たす酸素よりも多くの酸素
を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素
よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の
脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020ato
ms/cm以上である酸化物絶縁膜である。なお、上記TDS分析時における膜の表面
温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ま
しい。
【0247】
絶縁膜35bとしては、厚さが30nm以上500nm以下、好ましくは50nm以上4
00nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。絶縁膜35
bとして、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形
成する場合、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜として酸
化窒化シリコン膜をCVD法を用いて形成することができる。
【0248】
絶縁膜35bとして、酸化シリコン膜または酸化窒化シリコン膜を形成する場合、次のよ
うな条件で成膜を行うことができる。プラズマCVD装置の真空排気された処理室内に載
置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下
に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250P
a以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電
極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm
以上0.35W/cm以下の高周波電力を供給する。
【0249】
絶縁膜36としては、少なくとも、水素および酸素のブロッキング効果を有する膜を用い
る。さらに、好ましくは、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッ
キング効果を有する。代表的には、窒化シリコンなどの窒化物絶縁膜を形成すればよい。
窒化シリコン膜の他、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム
膜等も用いることができる。
【0250】
また、絶縁膜36を構成する膜として酸素、水素、水等に対してブロッキング効果を有す
る酸化物絶縁膜を設けてもよい。このような酸化物絶縁膜としては、酸化アルミニウム、
酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化
イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
【0251】
また、絶縁膜36の厚さは50nm以上300nm以下とすればよく、好ましくは100
nm以上200nm以下である。酸素、水素、水等に対してブロッキング効果を有する絶
縁膜36を形成することで、酸化物半導体膜31乃至酸化物半導体膜33から外部への酸
素の拡散を防ぎ、また外部から酸化物半導体膜31乃至酸化物半導体膜33への水素、水
等の侵入を防ぐことができる。
【0252】
絶縁膜36としてプラズマCVD法により窒化シリコン膜を形成する場合、シリコンを含
む堆積性気体、窒素、およびアンモニアを原料ガスとして用いることが好ましい。これら
の原料ガスを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該
活性種が、シリコンを含む堆積性気体に含まれるシリコンおよび水素の結合、および窒素
の三重結合を切断する。この結果、シリコンおよび窒素の結合が促進され、シリコンおよ
び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。
一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性
気体および窒素それぞれの分解が進まず、シリコンおよび水素結合が残存してしまい、欠
陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスに
おいて、アンモニアに対する窒素の流量比を5以上50以下、好ましくは10以上50以
下とすることが好ましい。
【0253】
絶縁膜35を形成した後、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、
150℃以上基板歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは3
00℃以上450℃以下とする。当該加熱処理により、絶縁膜35の2層目を構成する酸
化物絶縁膜に含まれる酸素を、酸化物半導体膜31乃至酸化物半導体膜33に移動させて
、これらに含まれる酸素欠損を低減することができる。加熱処理は、例えば、窒素および
酸素を含む混合ガス雰囲気で、加熱温度350℃、加熱時間1時間とすればよい。
【0254】
また、絶縁膜36を形成した後、酸化物半導体膜31乃至酸化物半導体膜33から水素等
を放出させることを目的として加熱処理を行ってもよい。この加熱処理は、例えば、窒素
および酸素を含む混合ガス雰囲気で、加熱温度350℃、加熱時間1時間とすればよい。
【0255】
[バックゲート電極]
バックゲート電極(BGE1、BGE2)はゲート電極(GE1、GE2、GE3)と同
様に形成することができる。
【0256】
以下、トランジスタのいくつかの他の構成例を示す。
【0257】
(トランジスタTA3、TA4)
図31(A)、図31(B)に、それぞれ、トランジスタTA3、トランジスタTA4の
上面図(レイアウト図)と、その回路記号を示す。図32(A)、図32(B)に、トラ
ンジスタTA3のa7−a8線およびb7−b8線による断面図、並びにトランジスタT
A4のa9−a10線およびb9−b10線による断面図を示す。
【0258】
トランジスタTA3は、ゲート電極GE4、酸化物半導体膜OS4、ソース電極SE4、
ドレイン電極DE4、およびバックゲート電極BGE4を有する。トランジスタTA3は
、トランジスタTA1の変形例であり、電極BGE4が、2つの開口CG4、CG5にお
いて、電極GE4と接している点がトランジスタTA1と異なり、他はトランジスタTA
1と同様である。図32(B)に示すように、チャネル幅方向で、膜OS4が電極GE4
と電極BGE4で囲まれており、トランジスタTA3の強度をより向上させることができ
る。
【0259】
トランジスタTA4は、ゲート電極GE5、酸化物半導体膜OS5、ソース電極SE5、
ドレイン電極DE5、およびバックゲート電極BGE5を有する。トランジスタTA4は
、トランジスタTA2の変形例であり、電極BGE5を電極GE5と接続せず、電極BG
E5を電極GE5に異なる信号や電位を入力可能としている。例えば、電極GE5にトラ
ンジスタTA4の導通状態を制御する信号を入力し、電極BGE5にトランジスタTA4
のしきい値電圧を補正するような信号や電位を入力することが可能である。
【0260】
(トランジスタTC1、TB2、TD1)
図33(A)、図33(B)、図33(C)に、それぞれ、トランジスタTC1、トラン
ジスタTB2、およびトランジスタTD1の上面図(レイアウト図)と、その回路記号を
示す。図34(A)、図34(B)に、トランジスタTC1のa11−a12線およびb
11b12線による断面図、トランジスタTB2のa13−a14線およびb13−b1
4線による断面図、並びにトランジスタTD1のa15−a16線およびb15−b16
線による断面図を示す。
【0261】
トランジスタTC1は、ゲート電極GE6、酸化物半導体膜OS6、ソース電極SE6、
ドレイン電極DE6、およびバックゲート電極BGE6を有する。電極BGE6は開口C
G6において電極GE6に接している。トランジスタTC1は、トランジスタTA1の変
形例であり、膜OS6が2層構造としている。膜OS6は、『32』と『33』とでなる
。トランジスタTC1もトランジスタTA1と同様に、チャネル形成領域が『32』で構
成されるトランジスタである。そのため、トランジスタTC1も、トランジスタTA1と
同程度に高い電界効果移動のトランジスタであり、代表的には、電界効果移動度が10c
/Vsより大きく60cm/Vs未満、好ましくは15cm/Vs以上50cm
/Vs未満のトランジスタである。よって、トランジスタTC1もトランジスタTA1
と同様に、駆動回路のような高速動作させるトランジスタに好適である。
【0262】
トランジスタTB2は、ゲート電極GE7、酸化物半導体膜OS7、ソース電極SE7、
ドレイン電極DE7、およびバックゲート電極BGE7を有する。電極BGE7は開口C
G7において電極GE7に接している。トランジスタTB2は、トランジスタTB1の変
形例であり、電極BGE7を有する点でトランジスタTB2と異なる。トランジスタTB
2は、電極GE7と接続された電極BGE7を有しているため、トランジスタTB1より
もオン電流が高く、また機械的な強度が向上されている。
【0263】
トランジスタTD1は、ゲート電極GE8、酸化物半導体膜OS8、ソース電極SE8、
およびドレイン電極DE8を有する。トランジスタTD1は、トランジスタTB1の変形
例であり、膜OS8全体が電極GE8に重なっており、電極GE8の端部の外側にある部
分を有していない。このように、トランジスタTD1は、膜OS8がトランジスタTB1
よりも光に曝されにくい構造となっているため、画素部のトランジスタに好適である。
【0264】
なお、トランジスタTA1、トランジスタTA2およびトランジスタTB1を構成する膜
(絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等)は、スパッタリング法、化学気相
堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法を用いて形成すること
ができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパ
ッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法で
もよい。熱CVD法の例として、MOCVD(有機金属化学堆積)法やALD(原子層成
膜)法を使ってもよい。
【0265】
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。
【0266】
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順
次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、
それぞれのスイッチングバルブ(高速バルブともよぶ)を切り替えて2種類以上の原料ガ
スを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと
同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料
ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガ
スとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また
、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の
原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層を成
膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子層上
に積層されて薄膜が形成される。
【0267】
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性
に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によ
って調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作
製する場合に適している。
【0268】
<トランジスタの構成例2>
本発明の一態様にかかる表示装置に用いられるトランジスタは、非晶質、微結晶、多結晶
または単結晶である、シリコンまたはゲルマニウムなどの半導体膜または半導体基板に、
チャネル形成領域を有していても良い。シリコンの薄膜を用いてトランジスタを形成する
場合、当該薄膜には、プラズマCVD法などの気相成長法若しくはスパッタリング法で作
製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化さ
せた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した
単結晶シリコンなどを用いることができる。
【0269】
図35(A)、(B)に、本発明の一態様にかかる表示装置に用いることができる、薄膜
のシリコン膜を用いたトランジスタの断面図を例示する。図35(A)、(B)では、n
チャネル型のトランジスタ70と、pチャネル型のトランジスタ71とを示す。
【0270】
トランジスタ70は、絶縁表面を有する基板72上に、ゲートとして機能する導電膜73
と、導電膜73上の絶縁膜74と、絶縁膜74を間に介して導電膜73と重畳する半導体
膜75と、半導体膜75上の絶縁膜76と、絶縁膜76を間に介して半導体膜75と重畳
し、なおかつゲートとして機能する導電膜77aおよび導電膜77bと、導電膜77aお
よび導電膜77b上の絶縁膜78と、絶縁膜78上の絶縁膜79と、絶縁膜78および絶
縁膜79に設けられた開口において半導体膜75に電気的に接続され、なおかつソースま
たはドレインとして機能する導電膜80および導電膜81とを有する。
【0271】
導電膜77bは、チャネル長方向における幅が導電膜77aよりも短く、導電膜77aお
よび導電膜77bは、絶縁膜76側から順に積層されている。また、半導体膜75は、導
電膜77bと重畳する位置にチャネル形成領域82と、チャネル形成領域82を間に挟む
ように位置する一対のLDD(Light Doped Drain)領域83と、チャ
ネル形成領域82、LDD領域83を間に挟むように位置する一対の不純物領域84とを
有する。一対の不純物領域84はソース領域またはドレイン領域として機能する。また、
LDD領域83、および不純物領域84は、n型の導電型を半導体膜75に付与する不純
物元素、例えば、ボロン(B)、アルミニウム(Al)、ガリウム(Ga)等が添加され
ている。
【0272】
また、トランジスタ71は、絶縁表面を有する基板72上に、ゲートとして機能する導電
膜85と、導電膜85上の絶縁膜74と、絶縁膜74を間に介して導電膜85と重畳する
半導体膜86と、半導体膜86上の絶縁膜76と、絶縁膜76を間に介して半導体膜86
と重畳し、なおかつゲートとして機能する導電膜87aおよび導電膜87bと、導電膜8
7aおよび導電膜87b上の絶縁膜78と、絶縁膜78上の絶縁膜79と、絶縁膜78お
よび絶縁膜79に設けられた開口において半導体膜86に電気的に接続され、なおかつソ
ースまたはドレインとして機能する導電膜88および導電膜89とを有する。
【0273】
導電膜87bは、チャネル長方向における幅が導電膜87aよりも短く、導電膜87aお
よび導電膜87bは、絶縁膜76側から順に積層されている。また、半導体膜75は、導
電膜87bと重畳する位置にチャネル形成領域90と、チャネル形成領域90を間に挟む
ように位置する一対の不純物領域91とを有する。一対の不純物領域91はソース領域ま
たはドレイン領域として機能する。また、不純物領域91は、p型の導電型を半導体膜8
6に付与する不純物元素、例えば、リン(P)、ヒ素(As)等が添加されている。
【0274】
なお、半導体膜75または半導体膜86は、様々な技術により結晶化しても良い。様々な
結晶化方法として、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある
。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもで
きる。また、基板72として石英のような耐熱性に優れている基板を用いる場合、電熱炉
を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結
晶化法、950℃程度の高温アニールを組み合わせた結晶化法を用いても良い。
【0275】
なお図35(A)では、ゲートとして機能する導電膜77a、77bと、バックゲート電
極として機能する導電膜73を有する構成を示しているが、他の構成でもよい。例えば、
図35(B)に図示するように、バックゲート電極として機能する導電膜73を省略して
もよい。また、図35(A)では、ゲートとして機能する導電膜87a、87bと、バッ
クゲート電極として機能する導電膜85を有する構成を示しているが、他の構成でもよい
。例えば、図35(B)に図示するように、バックゲート電極として機能する導電膜85
を省略してもよい。なお図35(B)の構造は、OSトランジスタに適用可能である。
【0276】
また、図36(A)には、図35(A)に示すnチャネル型のトランジスタ70に対応す
る、トランジスタ70Aの上面図を示す。図36(B)は、トランジスタ70Aのチャネ
ル長方向を表すL1−L2線による断面図である。図36(C)は、トランジスタ70A
のチャネル幅方向を表すW1−W2線による断面図である。
【0277】
図36(A)では、導電膜77、導電膜73、半導体膜75、導電膜80、導電膜81、
開口93、開口94、開口95および開口96を示している。導電膜77は、ゲートとし
て機能する。導電膜73はバックゲートとして機能する。図36(A)での説明において
、同じ符号を付した構成の詳細については、図35(A)での説明と同様であるため、こ
こでは省略する。開口93、94は、半導体膜75と、導電膜80、導電膜81とを接続
するための開口である。開口95、96は、導電膜77と、導電膜73と電気的に接続す
るための開口である。
【0278】
図36(B)では、基板72上に、導電膜73と、絶縁膜74と、絶縁膜74を間に介し
て導電膜73と重畳する半導体膜75と、半導体膜75上の絶縁膜76と、絶縁膜76を
間に介して半導体膜75と重畳し、なおかつゲートとして機能する導電膜77aおよび導
電膜77bと、導電膜77aおよび導電膜77b上の絶縁膜78と、絶縁膜78上の絶縁
膜79と、絶縁膜78および絶縁膜79に設けられた開口93、94において半導体膜7
5に電気的に接続され、なおかつソースまたはドレインとして機能する導電膜80および
導電膜81とが設けられている。半導体膜75は、チャネル形成領域82と、LDD領域
83と、不純物領域84とを有する。図36(B)での説明において、同じ符号を付した
構成の詳細については、図35(A)での説明と同様であるため、ここでは省略する。
【0279】
図36(C)では、基板72上に、導電膜73と、絶縁膜74と、チャネル形成領域82
と、絶縁膜76と、開口95、96において導電膜73に電気的に接続された導電膜77
aおよび導電膜77bと、導電膜77aおよび導電膜77b上の絶縁膜78と、絶縁膜7
8上の絶縁膜79と、を有する。半導体膜75は、チャネル形成領域82と、LDD領域
83と、不純物領域84とを有する。図36(C)での説明において、同じ符号を付した
構成の詳細については、図35(A)での説明と同様であるため、ここでは省略する。
【0280】
図36(A)乃至(C)に示す上面図及び断面図の構成では、ゲートである導電膜77、
導電膜77と電気的に接続されたバックゲートである導電膜73によって、半導体膜75
のチャネル形成領域82のチャネル幅方向を電気的に取り囲む構造としている。つまり当
該構造は、チャネル形成領域の上面、下面及び側面から、チャネル形成領域を包み込む構
造とすることができる。そのため、オン電流を高めることができ、チャネル幅方向のサイ
ズ縮小を図ることができる。また、チャネル形成領域を導電膜で取り囲む構成とするため
、チャネル形成領域の遮光を容易に行うことができ、チャネル形成領域に意図しない光が
照射されることによる光励起を抑制することができる。
【0281】
また図36(A)乃至(C)に示す上面図及び断面図の構成では、半導体層75における
W1−W2方向での側端部における意図しない導電性の上昇による導通状態を抑制するこ
とができる。また半導体層75内に添加した不純物元素の分布ばらつきの影響を小さくす
ることができる。
【0282】
また図36(A)乃至(C)に示す上面図及び断面図の構成では、ゲートとバックゲート
とを電気的に接続する構成としたが、別々の電圧とする構成も有効である。当該構成は、
特にnチャネル型のみで構成する回路、所謂単極性回路とする際に有効である。つまり、
バックゲートに電圧を印加することでトランジスタの閾値電圧を制御できるため、閾値電
圧の異なるトランジスタでED−MOSでインバータ回路などのロジック回路を構成する
ことができる。このようなロジック回路を、画素を駆動するための駆動回路に適用するこ
とで駆動回路が占める面積を縮小することができるため、表示装置の狭額縁化を実現する
ことができる。また、バックゲートの電圧をトランジスタがオフになるような電圧にする
ことで、トランジスタをオフ状態にした際のオフ電流をより小さくすることができる。そ
のため、表示装置のリフレッシュレートを大きくしても、書き込んだ電圧を保持し続けさ
せることができる。そのため、書き込み回数を少なくすることによる表示装置の低消費電
力化を見込むことができる。
【0283】
なお図36(A)乃至(C)に示す上面図及び断面図は、一例であり他の構成とすること
もできる。例えば、図37(A)乃至(C)に図36(A)乃至(C)とは異なる上面図
及び断面図を示す。
【0284】
図37(A)乃至(C)に示す構成が、図36(A)乃至(C)に示す構成と異なる点は
、ゲートとなる導電層77を単層で形成している点にある。また開口95,96の位置を
、よりチャネル形成領域82側に近づけた点にある。このようにすることで、チャネル形
成領域の上面、下面及び側面から、チャネル形成領域に向けて電界をかけやすくすること
ができる。また、当該構成としても、図36(A)乃至(C)と同様の効果を奏すること
ができる。
【0285】
また別の構成として、図38(A)乃至(C)に図36(A)乃至(C)、及び図37
A)乃至(C)とは異なる上面図及び断面図を示す。
【0286】
図38(A)乃至(C)に示す構成が、図36(A)乃至(C)、及び図37(A)乃至
(C)に示す構成と異なる点は、バックゲートとなる導電層73を導電膜73aおよび導
電膜73bで構成し、導電膜73bを導電膜73aで取り囲む構造としている点にある。
当該構成としても、図36(A)乃至(C)と同様の効果を奏することができる。
【0287】
加えて図38(A)乃至(C)の構成では、導電膜73bに可動性の元素(例えば、銅(
Cu))を用いた場合においても、可動性の元素が半導体層75に侵入し半導体層75が
劣化することを防止できる。
【0288】
なお配線の被形成面にある、バリア膜として機能する導電膜73aの材料としては、高融
点材料であるタングステン(W)、モリブデン(Mo)、クロム(Cr)、チタン(Ti
)、タンタル(Ta)のいずれか、あるいはその合金(例えば、W‐Mo、Mo‐Cr、
Ta‐Mo)、あるいはその窒化物(例えば、窒化タングステン、窒化チタン、窒化タン
タル等を用いることができる。形成方法としてはスパッタ法、CVD法等を用いることが
できる。また導電膜73bの材料としては、銅(Cu)が好ましいが、低抵抗材料であれ
ば特に限られない。例えば、銀(Ag)、アルミニウム(Al)、金(Au)、及びそれ
らの合金等を用いることもできる。導電膜73bを形成する方法としてはスパッタ法が好
ましいが、レジストマスク102にダメージを与えない条件を選択することで、CVD法
を用いることもできる。
【0289】
<トランジスタの作製工程について>
次いで、上述したトランジスタ、ここでは特に図35乃至38で説明したバックゲート電
極を有するトランジスタ、及び該トランジスタ上に設けた発光素子の断面図を示して、そ
の作製工程の一例を説明する。なお図39乃至41では、一例として、基板上にpチャネ
ル型とnチャネル型のトランジスタを形成する工程を説明しているが、単極性で回路を構
成する場合には、一方の極性のトランジスタを作製する工程を採用して行えばよい。
【0290】
まず図39(A)に示すように、基板501の絶縁表面上に、バックゲート電極として機
能する導電膜502を設ける。導電膜502は、Al、W、Mo、Ti、Taから選ばれ
た一種又は複数種からなる導電性の材料で形成することができる。本実施の形態ではタン
グステンを用いたが、窒化タンタルの上にタングステンを積層したものを導電膜502と
して用いても良い。また、単層ではなく複数の層で構成されていても良い。
【0291】
基板501には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどの
ガラス基板、石英基板、セラミック基板等を用いることができる。また、金属基板または
シリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を
有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にある
が、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【0292】
次に、導電膜502を覆うように絶縁膜503を設ける。絶縁膜503は、絶縁膜503
a、絶縁膜503bを積層して設ける。絶縁膜503aは、一例として酸窒化珪素膜を用
いる。絶縁膜503bは、一例として酸化珪素膜又は酸窒化珪素膜を用いる。なお絶縁膜
503はこの構成に限定されず、単層の絶縁膜で形成されていても良いし、3層以上の絶
縁膜で形成されていても良い。また材料もこれに限定されない。
【0293】
絶縁膜503の表面(ここでは絶縁膜503bの表面)は、先に形成した導電膜502に
起因する凹凸を有している場合がある。この場合、凹凸を平坦化する工程を設けることが
望ましい。本実施の形態ではCMP(Chemical−Mechanical Pol
ishing)を用いて平坦化を行なう。
【0294】
次に、絶縁膜503の上に、非晶質半導体膜504をプラズマCVD法で形成する。非晶
質半導体膜504は含有水素量にもよるが、好ましくは400乃至550℃で数時間加熱
して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行なうこ
とが望ましい。また、非晶質半導体膜をスパッタ法や蒸着法などの他の作製方法で形成し
ても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望
ましい。
【0295】
用いる半導体は珪素のみに限定されず、例えばシリコンゲルマニウムを用いることができ
る。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01乃至4.5at
omic%程度であることが好ましい。
【0296】
なお、絶縁膜503と非晶質半導体膜504をいずれもプラズマCVD法で作製する場合
、これらの2つの膜を大気に曝すことなく連続して形成しても良い。連続成膜することに
よって、大気による表面の汚染を極力抑え、よって作製されるトランジスタの特性バラツ
キを低減させることができる。
【0297】
次に、非晶質半導体膜304への触媒の添加を行なう。本実施の形態では、重量換算で1
乃至100ppmのニッケルを含む酢酸ニッケル溶液をスピナーで塗布した。なお、酢酸
ニッケル溶液の馴染みをよくするために、非晶質半導体膜304の表面をオゾン含有水溶
液で処理することで極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液
でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化
膜を形成しておいても良い。半導体膜の表面は本来疎水性なので、このように酸化膜を形
成しておくことにより酢酸ニッケル溶液を均一に塗布することができる。以上が、図39
(A)の説明である。
【0298】
勿論、非晶質半導体膜への触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プ
ラズマ処理などを用いて添加するようにしても良い。
【0299】
次に、500乃至650℃で4乃至24時間、例えば570℃、14時間の加熱処理を行
った。加熱処理を施すことで、ニッケル含有層505により結晶化が進行し、結晶性の高
められた結晶性半導体膜が形成される。
【0300】
加熱処理の方法としては、電熱炉を用いるファーネスアニール法や、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムラ
ンプ、高圧水銀ランプなどを用いたRTA法を用いることができる。または、加熱した不
活性気体を用いるガス加熱方式のRTAを用いることも可能である。
【0301】
RTA法で行なう場合には、加熱用のランプ光源を1乃至60秒、好ましくは30乃至6
0秒点灯させ、それを1乃至10回、好ましくは2乃至6回繰り返す。ランプ光源の発光
強度は任意なものとするが、非晶質半導体膜504が瞬間的には600乃至1000℃、
好ましくは650乃至750℃程度にまで加熱されるようにする。このような高温になっ
たとしても、半導体膜が瞬間的に加熱されるのみであり、基板501はそれ自身が歪んで
変形することはない。
【0302】
その他の方法としてファーネスアニール法を用いる場合には、加熱処理に先立ち、500
℃にて1時間程度の加熱処理を行い、非晶質半導体膜504が含有する水素を放出させて
おく。そして、電熱炉を用いて窒素雰囲気中にて550〜600℃、好ましくは580℃
で4時間の加熱処理を行い、非晶質半導体膜504を結晶化させる。
【0303】
なお、本実施の形態では触媒元素としてニッケル(Ni)を用いているが、その以外にも
、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)
、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いても良
い。
【0304】
次に、結晶性半導体膜506内に存在する触媒元素のゲッタリングについて説明する。触
媒元素を用いる結晶化により、結晶性半導体膜506内には、触媒元素(ここではニッケ
ル)が平均的な濃度として1×1019/cmを越える程度に残存しているものと考え
られる。触媒元素が残留しているとトランジスタの特性に悪影響を及ぼす可能性があるた
め、触媒元素濃度を低減させる工程を設ける必要がある。
【0305】
ゲッタリングの方法は様々であるが、本実施の形態では結晶性半導体膜506をパターニ
ングする前に行なうゲッタリングの一例について説明する。まず、図39(B)に示すよ
うに結晶性半導体膜506の表面にバリア層507を形成する。バリア層507は、後に
ゲッタリングサイトを除去する際に、結晶性半導体膜506がエッチングされるのを防ぐ
ために設ける。
【0306】
バリア層507の厚さは1乃至10nm程度とする。オゾン水で処理することにより形成
されるケミカルオキサイドをバリア層として用いても良い。また、硫酸、塩酸、硝酸など
と過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成するこ
とができる。他には、酸化雰囲気中でのプラズマ処理する方法や、酸素含有雰囲気中での
紫外線照射によりオゾンを発生させて酸化処理を行なう方法等を用いても良い。また、ク
リーンオーブンを用い、200乃至350℃程度に加熱して薄い酸化膜を形成しバリア層
としても良い。或いは、プラズマCVD法やスパッタ法、蒸着法などで1乃至5nm程度
の酸化膜を堆積してバリア層としても良い。いずれにしても、ゲッタリング工程時に、触
媒元素がゲッタリングサイト側に移動できて、ゲッタリングサイトの除去工程時には、エ
ッチング液がしみこまない(結晶性半導体膜506をエッチング液から保護する)膜、例
えば、オゾン水で処理することにより形成されるケミカルオキサイド膜、酸化シリコン膜
(SiOx)、または多孔質膜を用いればよい。
【0307】
次いで、バリア層507上にスパッタ法でゲッタリングサイト508として、膜中に希ガ
ス元素を1×1020/cm以上の濃度で含むゲッタリング用の半導体膜(代表的には
、非晶質シリコン膜)を25乃至250nmの厚さで形成する。後に除去されるゲッタリ
ングサイト508は結晶性半導体膜506とエッチングの選択比を大きくするため、密度
の低い膜を形成することが好ましい。
【0308】
なお、希ガス元素は半導体膜中でそれ自体は不活性であるため、結晶性半導体膜506に
悪影響を及ぼすことはない。また、希ガス元素としてはヘリウム(He)、ネオン(Ne
)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または
複数種を用いる。
【0309】
次に、加熱処理を施すことでゲッタリングを行なう(図39(B))。加熱処理はファー
ネスアニール法やRTA法で行なう。ファーネスアニール法で行なう場合には、窒素雰囲
気中にて450乃至600℃で0.5乃至12時間の加熱処理を行なう。また、RTA法
を用いる場合には、加熱用のランプ光源を1乃至60秒、好ましくは30乃至60秒点灯
させ、それを1乃至10回、好ましくは2乃至6回繰り返す。ランプ光源の発光強度は任
意なものとするが、半導体膜が瞬間的には600乃至1000℃、好ましくは700乃至
750℃程度にまで加熱されるようにする。
【0310】
加熱処理により、結晶性半導体膜506にある触媒元素が熱エネルギーにより放出され、
拡散により矢印に示すようにゲッタリングサイト508に移動する。従って、ゲッタリン
グは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
【0311】
ゲッタリング工程終了後、ゲッタリングサイト508を選択的にエッチングして除去する
。エッチングの方法としては、ClFによるプラズマを用いないドライエッチング、或
いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド(化学式 (CH
NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができ
る。この時バリア層507はエッチングストッパーとして機能する。また、バリア層50
7はその後フッ酸により除去する(図39(C))。
【0312】
次に、バリア層507除去後の結晶性半導体膜506をパターニングし、島状の半導体膜
509、510を形成する(図39(D))。半導体膜509、510の膜厚は25乃至
100nm(好ましくは30乃至60nm)とする。次に、半導体膜509、510を覆
うように絶縁膜511を成膜する。絶縁膜511は、後にゲート電極として機能する電極
を形成するために行なうドライエッチングにおいて、その膜厚が10乃至40nm程度減
少するので、その減少分を考慮に入れて膜厚を設定するのが望ましい。具体的には40乃
至150nm(より好ましくは60乃至120nm)程度の厚さに絶縁膜511を成膜す
る。
【0313】
絶縁膜511には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができ
る。本実施の形態では、絶縁膜511を単層の絶縁膜で構成しているが、2層以上の複数
の絶縁膜で構成されていても良い。また成膜方法は、プラズマCVD法、スパッタ法など
を用いることができる。例えば、プラズマCVD法を用い、酸化珪素で第2の絶縁膜31
1を成膜する場合、TEOS(Tetraethyl Orthosilicate)と
を混合したガスを用い、反応圧力40Pa、基板温度300乃至400℃、高周波(
13.56MHz)電力密度0.5乃至0.8W/cmとし、成膜する。
【0314】
また窒化アルミニウムを絶縁膜511として用いることができる。窒化アルミニウムは熱
伝導率が比較的高く、トランジスタで発生した熱を効率的に発散させることができる。ま
たアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウム
を積層したものを絶縁膜511として用いても良い。
【0315】
次に、絶縁膜511上に導電膜を成膜する(図39(E))。本実施の形態では窒化タン
タルからなる導電膜512aを20乃至100nmの厚さで、タングステンからなる導電
膜512bを100乃至400nmの厚さで成膜する。具体的に、導電膜512aに用い
る窒化タンタルは、ターゲットに純度99.99%のTaを用い、チャンバー内の温度を
室温、Arの流量を50ml/min、Nの流量を10ml/min、チャンバー内の
圧力0.6Pa、成膜電力1kWとし、成膜速度約40nm/minで成膜した。また第
2の導電膜512bに用いるタングステンは、ターゲットに純度99.99%のタングス
テンを用い、チャンバー内の温度を230℃、Arの流量を100ml/min、チャン
バー内の圧力1.5Pa、成膜電力6kWとし、成膜速度約390nm/minで成膜し
た。
【0316】
なお本実施の形態では、2層の導電膜を用いてゲート電極として機能する電極を形成する
例について説明するが、導電膜は単層であっても良いし、また3層以上の複数の層で形成
されていても良い。また各導電層の材料は本実施の形態に示したものに限定されない。
【0317】
具体的に各導電膜には、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前
記元素を主成分とする合金もしくは化合物で形成することができる。例えば1層目がタン
タルで2層目がタングステン、または1層目が窒化タンタルで2層目がアルミニウム、1
層目が窒化タンタルで2層目が銅といった組み合わせも考えられる。また1層目と2層目
のいずれか一方に銀とパラジウムと銅の合金を用いても良い。タングステン、アルミニウ
ムとシリコンの合金(Al−Si)、窒化チタンを順次積層した3層構造としてもよい。
タングステンの代わりに窒化タングステンを用いてもよいし、アルミニウムとシリコンの
合金(Al−Si)に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよ
いし、窒化チタンに代えてチタンを用いてもよい。ただし、複数の導電膜を成膜する場合
、エッチング後に各層の導電膜の、チャネル長方向における幅に差を持たせたいならば、
互いにエッチングの選択比のとれる材料を用いる。
【0318】
なお、導電膜の材料によって、適宜最適なエッチングガスを選択することが重要である。
【0319】
次にマスク514を形成し、図40(A)に示すように導電膜512a及び導電膜512
bをエッチングする(第1のエッチング処理)。本実施の形態ではICP(Induct
ively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い
て行なった。エッチングガスとしてClとCFとOを混合したガスを用い、チャン
バー内のエッチングガスの圧力を1.0Paとする。そして、コイル型の電極に500W
、13.56MHzの高周波(RF)電力を投入し、プラズマを生成する。また基板が載
置されたステージ(下部電極)に150W、13.56MHzの高周波(RF)電力を投
入し、これにより基板に自己バイアス電圧が印加される。その後、エッチングガスをCl
とCFに変更し、トータルの圧力を1.0Paとした。またコイル型の電極に500
Wの高周波(13.56MHz)電力を投入し、基板側(試料ステージ)には20Wの高
周波(13.56MHz)電力を投入した。
【0320】
CFとClをエッチングガスとして用いると、導電膜512aである窒化タンタル
と、導電膜512bであるタングステンのエッチングレートがほぼ等しくなり、共に同じ
程度エッチングされる。
【0321】
この第1のエッチング処理により、下層515aと上層515bとで構成された第1の形
状の導電膜515と、下層516aと上層516bとで構成された第1の形状の導電膜5
16とが形成される。なおこの第1のエッチング処理において、下層515a、516a
と上層515b、516bの側面がややテーパー状になる。また導電膜の残渣を残さない
ようにエッチングすると、第1の形状の導電膜515、516で覆われていない絶縁膜5
11の表面が、5乃至10nm程度またはそれ以上エッチングされることがある。
【0322】
次に図40(B)に示すように、第1のエッチング処理で表面がエッチングされて幅が小
さくなったマスク514を用い、第1の形状の導電膜515、516をエッチング(第2
のエッチング処理)する。第2のエッチング処理でも第1のエッチング処理と同じくIC
Pエッチング法を用いる。エッチングガスはSF、Cl、Oを混合したガスを用い
、チャンバー内のエッチングガスの圧力を1.3Paとする。そして、コイル型の電極に
700W、13.56MHzの高周波電力を投入し、プラズマを生成する。また基板が載
置されたステージ(下部電極)に10W、13.56MHzの高周波電力を投入し、これ
により基板に自己バイアス電圧が印加される。
【0323】
SFとClを混合したガスにOを加えることで、タングステンのエッチングレート
が増加し、また第1の形状の導電膜515、516の下層515b、516bを形成して
いる窒化タンタルのエッチングレートが極端に低下するため、選択比をとることができる
【0324】
第2のエッチング処理によって、第2の形状の導電膜517(下層517a、上層517
b)と、第2の形状の導電膜518(下層518a、上層518b)が形成される。上層
517b、518bのチャネル長方向における幅は、下層517a、517bの幅よりも
短くなっている。なお第2のエッチング処理によって、第2の形状の導電膜517、51
8で覆われていない絶縁膜511の表面が、5乃至10nm程度またはそれ以上エッチン
グされる。
【0325】
次に図40(B)に示すように、第2の形状の導電膜517、518をマスクとして用い
、半導体膜509、510にn型の導電性を付与する不純物を添加する(第1のドーピン
グ処理)。ドーピングはイオン注入法で行なう。ドーピングは、ドーズ量を1×1013
乃至5×1014atoms/cm、加速電圧を40乃至80kVとして行なう。n型
を付与する不純物元素は、ドナーとして機能するP、As、Sb等の5族原子やS、Te
、Se等の6族原子を用いるが、本実施の形態ではPを用いる。第1のドーピング処理に
より、自己整合的に不純物領域520、521が形成される。不純物領域520、521
には1×1018乃至1×1020atoms/cmの濃度範囲でn型を付与する不純
物元素が添加されている。
【0326】
次に図40(C)に示すように、第2の形状の導電膜517、518の上層517b、5
18bをマスクとして、第2のドーピング処理を行なう。第2のドーピング処理では、第
2の形状の導電膜517、518の下層517a、518aを不純物が通過するように、
第1のドーピング処理よりも加速電圧を高くする。そして第2のドーピング処理によりL
DD領域を形成するので、第1のドーピング処理よりもn型の不純物のドーズ量を下げる
。具体的には、加速電圧を60乃至120kVとし、ドーズ量を1×1013乃至1×1
15atoms/cmとする。
【0327】
続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って、図
40(C)の状態を得る。第3のドーピング処理は、加速電圧を50乃至100kVとし
、ドーズ量を1×1015乃至1×1017atoms/cmとする。第2のドーピン
グ処理および第3のドーピング処理により、第2の形状の導電膜517、518の下層5
17a、518aと重なる不純物領域522、523と、不純物領域520、521に不
純物がさらに添加されることで形成される不純物領域524、525とが形成される。不
純物領域522、523には1×1018乃至5×1019atoms/cmの濃度範
囲でn型を付与する不純物元素を添加され、不純物領域524、525には1×1019
乃至5×1021atoms/cmの濃度範囲でn型を付与する不純物元素が添加され
る。
【0328】
不純物領域522、523は不純物領域524、525の内側に形成されており、不純物
領域522、523はLDD領域、不純物領域524、525はソース/ドレイン領域と
して機能する。
【0329】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング
処理を1回のドーピング処理で済まし、低濃度不純物領域および高濃度不純物領域を形成
することも可能である。
【0330】
なお、pチャネル型のトランジスタが形成される島状の半導体膜510には、図40(B
)、図40(C)に示した第2、第3のドーピング処理によりn型の不純物をドーピング
する必要はないため、n型の不純物のドーピングの際に、マスクで覆っておいても良い。
また、マスク数削減のために敢えてマスクを設けず、p型の導電型を付与する不純物の濃
度を高くして、島状の半導体膜の極性をp型に反転させても良い。本実施の形態では、島
状の半導体膜の極性をp型に反転させる場合について説明する。
【0331】
図40(D)に示すように、レジストからなるマスク526でnチャネル型の島状の半導
体膜509を覆い、島状の半導体膜510にp型の導電型を付与する不純物をドーピング
する(第4のドーピング処理)。この第4のドーピング処理において、第2の形状の導電
膜517、518の上層517b、518bがマスクとして機能し、pチャネル型トラン
ジスタに用いる島状の半導体膜510にp型を付与する不純物元素が添加された不純物領
域527が形成される。本実施の形態ではジボラン(B)を用いたイオンドープ法
で形成する。不純物領域527は、実際には第2の形状の導電膜517、518の下層5
17a、518aと重なる領域と、それ以外の領域とで、p型を付与する不純物元素及び
n型を付与する不純物領域の濃度が異なっている。しかしいずれの領域においても、p型
を付与する不純物元素の濃度が2×1020乃至2×1021atoms/cmとなる
ようにドーピング処理することで、p型が優勢となるため、pチャネル型トランジスタの
ソース領域およびドレイン領域として機能するのに何ら問題は生じない。
【0332】
以上までの工程でそれぞれの島状の半導体膜に不純物領域が形成される。
【0333】
次に、島状の半導体膜509、510と、絶縁膜511と、第2の形状の導電膜517、
518と覆って、層間絶縁膜530を成膜する(図41(A))。層間絶縁膜530は、
珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を用いることができ、その厚
さは100乃至200nm程度とする。
【0334】
次に、島状の半導体膜509、510に添加された不純物元素を活性化するために、熱
処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニー
ル法、またはラピッドサーマルアニール法(RTA法)を用いることができる。例えば熱
アニール法で活性化を行なう場合、酸素濃度が1ppm以下、好ましくは0.1ppm以
下の窒素雰囲気中で、400乃至700℃(好ましくは500乃至600℃)で行なう。
さらに、3乃至100%の水素を含む雰囲気中で、300乃至450℃で1乃至12時間
の熱処理を行い、島状の半導体膜を水素化する工程を行なう。この工程は、熱的に励起こ
された水素によりダングリングボンドを終端する目的で行なわれる。水素化の他の手段と
して、プラズマ水素化(プラズマにより励起こされた水素を用いる)を行っても良い。ま
た活性化処理は層間絶縁膜530を成膜する前に行っても良い。
【0335】
上記一連の工程によって、nチャネル型トランジスタ531と、pチャネル型トランジス
タ532を形成することができる。
【0336】
また本実施の形態では、LDD領域として機能する不純物領域522全体が、第2の形状
の導電膜517、518の下層517a、518aと重なっているが、これに限定されな
い。例えば、第1のエッチング処理と第2のエッチング処理の間にドーピング処理を行な
ってソース/ドレイン領域を形成し、なおかつ第2のエッチング処理で下層をチャネル長
方向において短くなるようにエッチングすることで、第2の形状の導電膜517、518
の下層517a、518aと重なる領域と、それ以外の領域を、両方形成することができ
る。
【0337】
なお上記プラズマエッチングはICPエッチング法に限定されない。例えば、ECR(E
lectron Cyclotron Resonance:電子サイクロトロン共鳴)
エッチング法、RIEエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング
法、パルス変調エッチング法やその他のプラズマエッチング法を用いていても良い。
【0338】
本実施の形態では、触媒元素による結晶化方法のみを用いた例を示したが、これに限定さ
れない。触媒元素を用いて結晶化を行なった後に、より結晶性を高めるために、パルス発
振のレーザ光照射を行なうようにしても良い。また上述したゲッタリング工程は、本実施
の形態に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減
するようにしても良い。
【0339】
次に、層間絶縁膜530を覆うように、層間絶縁膜533と層間絶縁膜534を成膜する
。本実施の形態では、層間絶縁膜533を有機樹脂、例えば非感光性のアクリルを用いて
形成する。層間絶縁膜534は、水分や酸素などのOLEDの劣化を促進させる原因とな
る物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC
膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。
【0340】
次いで、絶縁膜511、層間絶縁膜530、層間絶縁膜533及び層間絶縁膜534をエ
ッチングし、開口を形成する。そして、島状の半導体膜509、510とコンタクトを形
成する配線535乃至538を形成する。
【0341】
次に、層間絶縁膜534及び配線535乃至538を覆って透明導電膜を成膜し、パタ
ーニングすることで、pチャネル型トランジスタ532の島状の半導体膜510に接続さ
れている配線538に接続した、画素電極(陽極)540を形成する(図41(B))。
画素電極540に用いる透明導電膜は、ITOのみならず、酸化インジウムに2乃至20
%の酸化亜鉛(ZnO)を混合した透明導電膜を用いても良い。画素電極540は、その
表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体を用いた拭浄
で研磨しても良い。またCMP法を用いた研磨後に、画素電極340の表面に紫外線照射
、酸素プラズマ処理などを行ってもよい。
【0342】
そして、隔壁として用いる有機樹脂膜541を、層間絶縁膜534上に形成する。有機樹
脂膜541は、画素電極540と重なる領域において開口を有するようにする。有機樹脂
膜541は、次に電界発光層を成膜する前に、吸着した水分や酸素等を除去するために真
空雰囲気下で加熱しておく。具体的には、100℃乃至200℃、0.5乃至1時間程度
、真空雰囲気下で加熱処理を行なう。望ましくは3×10−7Torr以下とし、可能で
あるならば3×10−8Torr以下とするのが最も望ましい。そして、有機樹脂膜34
1に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空
雰囲気下に保つことで、信頼性をより高めることができる。
【0343】
有機樹脂膜541の開口部における端部は、該端部において後に成膜される電界発光層に
穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有
機樹脂膜541の断面が描いている曲線の曲率半径が、0.2乃至2μm程度であること
が望ましい。
【0344】
図41(C)では、有機樹脂膜541として、ポジ型の感光性のアクリル樹脂を用いた例
を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光され
た箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型
の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜541を形成
しても良い。
【0345】
ネガ型のアクリルを用いて有機樹脂膜541を形成した場合、開口部における端部が、S
字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2
乃至2μmとすることが望ましい。
【0346】
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ
、画素電極540と陰極が電界発光層に形成された穴においてショートするのを防ぐこと
ができる。また電界発光層の応力を緩和させることで、発光領域が減少するシュリンクと
よばれる不良を低減させることができ、信頼性を高めることができる。
【0347】
次に、画素電極540上に発光層542を成膜する。発光層542は、単数または複数の
層からなり、有機物のみならず無機物の層が含まれていても良い。
【0348】
次に、発光層542を覆って、陰極543を成膜する。陰極543は、仕事関数の小さい
導電膜であれば公知の他の材料を用いることができる。例えば、Ca、Al、MgAg、
AlLi等が望ましい。
【0349】
画素電極540、発光層542、陰極543は、有機樹脂膜541の開口において重なり
合っており、該重なり合っている部分が発光素子544に相当する。
【0350】
次に、有機樹脂膜541及び陰極543上に、保護膜545が成膜されている。保護膜5
45は層間絶縁膜534と同様に、水分や酸素などの発光素子の劣化を促進させる原因と
なる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDL
C膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。ま
た上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの
物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【0351】
なお図41(C)では、発光素子から発せられる光が基板501側に照射される構成を示
しているが、光が基板とは反対側に向かうような構造の発光素子としても良い。
【0352】
なお、実際には図41(C)まで完成したら、さらに外気に曝されないように気密性が高
く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や
透光性のカバー材でパッケージング(封入)することが好ましい。その際、カバー材の内
部を不活性雰囲気、あるいは内部に吸湿性材料(例えば酸化バリウム)を配置すると発光
素子を有する表示装置の信頼性が向上する。
【0353】
上述した作製方法を用いることで、バックゲート電極を有するトランジスタ、及び該ト
ランジスタ上に設けた発光素子を同一基板上に形成することができる。
【0354】
<トランジスタを画素に適用したレイアウト>
次いで図42乃至図46では、上記トランジスタを適用できる画素の上面図およびその断
面図の一例について説明する。
【0355】
[上面図1について]
図42(A)には、図8(B)で図示した画素100Cに対応する上面図の一例を示す。
また図42(B)には、画素100Cに積層して設ける発光素子104について、図42
(A)と分けて示したものである。
【0356】
図42(A)に示す上面図では、トランジスタ101A、トランジスタ102、キャパシ
タ103、キャパシタ105を図示している。また、図42(A)に示す上面図では、ゲ
ート線GL、データ線DL、電流供給線PL、容量線CSLを図示している。また、図4
2(A)に示す上面図では、開口CH1、開口CH2を図示している。
【0357】
図42(B)に示す上面図では、発光素子のアノード側電極として機能する電極PE、隔
壁層RLを図示している。また発光層、発光素子のカソード側の電極として機能する電極
は、省略しているが、隔壁層RLの開口に設けられる。なお電極PE、発光層、発光素子
のカソード側の電極として機能する電極が重なる領域を発光素子104として図示してい
る。
【0358】
図42(A)、(B)に示す上面図に付した一点鎖線A−A´、一点鎖線B−B´、およ
び一点鎖線C−C´の断面模式図について、図43(A)乃至(C)に示す。
【0359】
図43(A)乃至(C)では、基板301、絶縁膜303、ゲート電極305、絶縁膜3
07、半導体膜309、電極311、絶縁膜313、絶縁膜315、絶縁膜317、電極
PE、隔壁層RL、発光層323、電極325、開口CH1、開口CH2を図示している
【0360】
絶縁膜303は、下地膜としての機能を有する。絶縁膜307は、ゲート絶縁膜としての
機能を有する。電極311は、ソース電極およびドレイン電極としての機能を有する。絶
縁膜317は平坦化膜としての機能を有する。電極PEは、反射電極としての機能を有し
ていてもよい。なおトランジスタを構成する構成の詳細は、上述したトランジスタの構成
例1を参照すればよい。
【0361】
開口CH1は、絶縁膜307に設けられる。開口CH1は、ゲート電極305が設けられ
る層と、電極311が設けられる層とを接続するための開口である。開口CH2は、絶縁
膜313、絶縁膜315、および絶縁膜317に設けられる。開口CH2は、電極PEが
設けられる層と、電極311が設けられる層とを接続するための開口である。
【0362】
なお半導体膜の大きさは、発光素子が発光する色毎に異ならせる構成としてもよい。例え
ば、図44(A)では、赤色を発光する画素100C_R、緑色を発光する画素100C
_G、青色を発光する画素100C_Bを図示している。赤色を発光する画素100C_
Rはトランジスタ102Rを有する。緑色を発光する画素100C_Gはトランジスタ1
02Gを有する。青色を発光する画素100C_Bはトランジスタ102Bを有する。そ
の他の構成は、画素ごとに同じでもよいし、異ならせてもよい。
【0363】
トランジスタ102R、トランジスタ102G、およびトランジスタ102Bでは、電極
間の距離L1、L2、L3を異ならせる構成とする。このようにすることで、発光素子に
流れる電流を各色で調整することができる。その結果、表示品位に優れた表示装置とする
ことができる。
【0364】
なおキャパシタ103とキャパシタ105のキャパシタンスは、発光素子が発光する色毎
に、大きさの比を異ならせる構成としてもよい。例えば、図44(B)では、図44(A
)と同様に、赤色を発光する画素100C_R、緑色を発光する画素100C_G、青色
を発光する画素100C_Bを図示している。
【0365】
赤色を発光する画素100C_Rは、ゲート電極305が設けられる層と、電極311が
設けられる層とが重なって設けられるキャパシタC103Rを有する。また赤色を発光す
る画素100C_Rは、ゲート電極305が設けられる層と、電極311が設けられる層
とが重なって設けられるキャパシタC105Rを有する。同様に、緑色を発光する画素1
00C_Gは、キャパシタC103GおよびキャパシタC105Gを有する。同様に、青
色を発光する画素100C_Bは、キャパシタC103BおよびキャパシタC105B
有する。
【0366】
図44(B)に示すように、キャパシタC103RとキャパシタC105Rの面積の比は
、キャパシタC103GとキャパシタC105Gの面積の比と、およびキャパシタC10
3BとキャパシタC105Bの面積の比と、をそれぞれ異ならせることが好ましい。この
ようにすることで、データ電圧書き込み期間でキャパシタンスの比によって変化する発光
素子のアノード側の電位の上昇を各色で調整することができる。その結果、表示品位に優
れた表示装置とすることができる。
【0367】
[上面図3について]
図45(A)には、図8(A)で図示した画素100Bに対応する上面図の一例を示す。
また図45(B)には、画素100Bに積層して設ける発光素子104について、図45
(A)と分けて示したものである。
【0368】
図45(A)に示す上面図では、トランジスタ101A、トランジスタ102、キャパシ
タ103、キャパシタ105を図示している。また、図45(A)に示す上面図では、ゲ
ート線GL、データ線DL、電流供給線PLを図示している。また、図45(A)に示す
上面図では、開口CH1、開口CH2、開口CH3、開口CH4を図示している。
【0369】
図45(B)に示す上面図では、発光素子のアノード側電極として機能する電極PE、隔
壁層RLを図示している。また発光層、発光素子のカソード側の電極として機能する電極
は、省略しているが、電極PEと重なる隔壁層RLの開口に設けられる。なお電極PE、
発光層、発光素子のカソード側の電極として機能する電極が重なる領域を発光素子104
として図示している。また図45(B)に示す上面図では、隔壁層RLに設けられる開口
を開口CH5として図示している。
【0370】
図45(A)、(B)に示す上面図に付した一点鎖線A−A´、一点鎖線B−B´、およ
び一点鎖線C−C´の断面模式図について、図46(A)乃至(C)に示す。
【0371】
図46(A)乃至(C)では、基板301、絶縁膜303、ゲート電極305、絶縁膜3
07、半導体膜309、電極311、絶縁膜313、絶縁膜315、絶縁膜317、電極
PE、電極319、隔壁層RL、発光層323、電極325、開口CH1、開口CH2、
開口CH3、開口CH4、開口CH5を図示している。
【0372】
絶縁膜303は、下地膜としての機能を有する。絶縁膜307は、ゲート絶縁膜としての
機能を有する。電極311は、ソース電極およびドレイン電極としての機能を有する。絶
縁膜317は平坦化膜としての機能を有する。電極PEは、反射電極としての機能を有し
ていてもよい。なおトランジスタを構成する構成の詳細は、上述したトランジスタの構成
例1を参照すればよい。
【0373】
開口CH1は、絶縁膜303に設けられる。開口CH1は、ゲート電極305が設けられ
る層と、電極311が設けられる層とを接続するための開口である。開口CH2は、絶縁
膜313、絶縁膜315、および絶縁膜317に設けられる。開口CH2は、電極PEが
設けられる層と、電極311が設けられる層とを接続するための開口である。開口CH3
は、絶縁膜303に設けられる。開口CH3は、ゲート電極305が設けられる層と、電
極311が設けられる層とを接続するための開口である。開口CH4は、絶縁膜313、
絶縁膜315、および絶縁膜317に設けられる。開口CH4は、電極PEが設けられる
層と、電極311が設けられる層とを接続するための開口である。開口CH5は、隔壁層
RLに設けられる。開口CH5は、電極PEが設けられる層と、電極325が設けられる
層とを接続するための開口である。
【0374】
なお図45図46に示す上面図および断面模式図の構成において、半導体膜の大きさは
図44(A)と同様に、発光素子が発光する色毎に異ならせる構成としてもよい。また
図45図46に示す上面図および断面模式図の構成において、キャパシタ103およ
び105の面積の比は、図44(B)と同様に、発光素子が発光する色毎に異ならせる構
成としてもよい。
【0375】
(実施の形態3)
本実施の形態では、表示装置の作製方法の一例について図47乃至図49を用いて説明す
る。特に本実施の形態では、可撓性を有する表示装置の作製方法について説明する。
【0376】
<表示装置の作製方法1>
まず、基板462上に絶縁膜420を形成し、絶縁膜420上に第1の素子層410を形
成する(図47(A)参照)。第1の素子層410には、半導体素子が設けられている。
或いは、第1の素子層410には、半導体素子に加え、表示素子、または画素電極などの
表示素子の一部が設けられていても良い。
【0377】
基板462としては、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要
がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板4
62として用いてもよい。
【0378】
基板462にガラス基板を用いる場合、基板462と絶縁膜420との間に、酸化シリコ
ン膜、酸化窒化珪素膜、窒化珪素膜、窒化酸化シリコン膜等の絶縁膜を形成すると、ガラ
ス基板からの汚染を防止でき、好ましい。
【0379】
絶縁膜420には、例えば、エポキシ樹脂、アラミド樹脂、アクリル樹脂、ポリイミド樹
脂、ポリアミド樹脂、ポリアミドイミド樹脂等の有機樹脂膜を用いることができる。中で
もポリイミド樹脂を用いると耐熱性が高いため好ましい。絶縁膜420として、例えば、
ポリイミド樹脂を用いる場合、該ポリイミド樹脂の膜厚は、3nm以上20μm以下、好
ましくは500nm以上2μm以下である。絶縁膜420として、ポリイミド樹脂を用い
る場合、スピンコート法、ディップコート法、ドクターブレード法等により形成すること
ができる。例えば、絶縁膜420としてポリイミド樹脂を用いる場合、ドクターブレード
法により、当該ポリイミド樹脂を用いた膜の一部を除去することで、所望の厚さを有する
絶縁膜420を得ることができる。
【0380】
なお、第1の素子層410は、その作製工程における温度が室温以上300℃以下である
と好ましい。例えば、第1の素子層410に含まれる、無機材料を用いた絶縁膜または導
電膜は、成膜温度が150℃以上300℃以下、さらには200℃以上270℃以下で形
成されることが好ましい。また、第1の素子層410に含まれる、有機樹脂材料を用いた
絶縁膜等は、成膜温度が室温以上100℃以下で形成されると好ましい。
【0381】
また、第1の素子層410に含まれるトランジスタの酸化物半導体膜には、前述したCA
AC−OSを用いることが好ましい。当該トランジスタの酸化物半導体膜にCAAC−O
Sを用いると、例えば、表示装置400を折り曲げる際に、チャネル形成領域にクラック
等が入りづらく、曲げに対する耐性を高めることが可能となる。
【0382】
また、第1の素子層410に含まれる導電膜として、酸化シリコンを添加したインジウム
錫酸化物を用いると、表示装置400を折り曲げる際に、当該導電膜にクラック等が入り
づらくなるため、好ましい。
【0383】
次に、第1の素子層410と、仮支持基板466とを、剥離用接着剤464を用いて接着
し、基板462から絶縁膜420と第1の素子層410を剥離する。これにより、絶縁膜
420と第1の素子層410は、仮支持基板466側に設けられる(図47(B)参照)
【0384】
仮支持基板466としては、ガラス基板、石英基板、サファイア基板、セラミック基板、
金属基板などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を
有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いてもよい
【0385】
剥離用接着剤464としては、水や溶媒に可溶なものや、紫外線などの照射により可塑化
させることが可能であるもののように、必要時に仮支持基板466と素子層410とを化
学的もしくは物理的に分離することが可能な接着剤を用いる。
【0386】
なお、仮支持基板466への転置工程は、様々な方法を適宜用いることができる。例えば
、基板462の絶縁膜420が形成されていない側、すなわち図47(B)に示す下方側
より絶縁膜420にレーザ光468を照射することで、絶縁膜420を脆弱化させること
で基板462と絶縁膜420を剥離することができる。また、上記レーザ光468の照射
エネルギー密度を調整することで、基板462と絶縁膜420の密着性が高い領域と、基
板462と絶縁膜420の密着性が低い領域を作り分けてから剥離してもよい。
【0387】
なお、本実施の形態においては、基板462と絶縁膜420の界面で剥離する方法につい
て例示したが、これに限定されない。例えば、絶縁膜420と第1の素子層410との界
面で剥離してもよい。
【0388】
また、基板462と絶縁膜420との界面に液体を浸透させて基板462から絶縁膜42
0を剥離してもよい。または、絶縁膜420と第1の素子層410との界面に液体を浸透
させて絶縁膜420から第1の素子層410を剥離してもよい。上記液体としては、例え
ば、水、極性溶媒等を用いることができる。絶縁膜420を剥離する界面、具体的には基
板462と絶縁膜420との界面または絶縁膜420と第1の素子層410との界面に液
体を浸透させることによって、第1の素子層410に与えられる剥離に伴い発生する静電
気等の影響を抑制することができる。
【0389】
次に、接着層418を用いて、絶縁膜420に第1の基板401を接着させる(図47
C)参照)。
【0390】
次に、剥離用接着剤464を溶解または可塑化させて、第1の素子層410から剥離用接
着剤464および仮支持基板466を取り外す(図47(D)参照)。
【0391】
なお、第1の素子層410の表面が露出するように剥離用接着剤464を水や溶媒などで
除去すると好ましい。
【0392】
以上により、第1の基板401上に第1の素子層410を作製することができる。
【0393】
次に、図47(A)乃至図47(D)に示す工程と同様の形成方法により、第2の基板4
05と、第2の基板405上の接着層412と、接着層412上の絶縁膜440と、第2
の素子層411と、を形成する(図48(A)参照)。
【0394】
第2の素子層411が有する絶縁膜440としては、絶縁膜420と同様の材料、ここで
は有機樹脂を用いて形成することができる。
【0395】
次に、第1の素子層410と第2の素子層411の間に、封止層432を充填し、第1の
素子層410と第2の素子層411と、を貼り合わせる(図48(B)参照)。
【0396】
封止層432により、例えば、固体封止させることができる。ただし、封止層432とし
ては、可撓性を有する構成が好ましい。封止層432としては、例えば、ガラスフリット
などのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂
、熱硬化性の樹脂などの樹脂材料を用いることができる。
【0397】
以上により、表示装置400を作製することができる。
【0398】
<表示装置の作製方法2>
次いで、本発明の一態様にかかる表示装置400の別の作製方法について、図49を用い
て説明する。なお、図49では、絶縁膜420および絶縁膜440として無機絶縁膜を用
いる構成について説明する。
【0399】
まず、基板462上に剥離層463を形成する。次に、剥離層463上に絶縁膜420を
形成し、絶縁膜420上に第1の素子層410を形成する(図49(A)参照)。
【0400】
剥離層463としては、例えば、タングステン、モリブデン、チタン、タンタル、ニオブ
、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オス
ミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、または該元
素を含む化合物材料を含み、単層または積層された構造を用いることができる。また、シ
リコンを含む層の場合、該シリコンを含む層の結晶構造としては、非晶質、微結晶、多結
晶、単結晶のいずれでもよい。
【0401】
剥離層463は、スパッタリング法、PECVD法、塗布法、印刷法等により形成できる
。なお、塗布法は、スピンコーティング法、液滴吐出法、ディスペンス法を含む。
【0402】
剥離層463が単層構造の場合、タングステン、モリブデン、またはタングステンとモリ
ブデンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしく
は酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、またはタング
ステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。な
お、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金
に相当する。
【0403】
また、剥離層463として、タングステンを含む層とタングステンの酸化物を含む層の積
層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される
絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を
含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸
化処理、酸素プラズマ処理、亜酸化窒素(NO)プラズマ処理、オゾン水等の酸化力の
強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラ
ズマ処理や加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスと
の混合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、剥離層463
の表面状態を変えることにより、剥離層463と後に形成される絶縁膜420との密着性
を制御することが可能である。
【0404】
絶縁膜420には、例えば、酸化シリコン膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化シ
リコン膜、酸化アルミニウム膜などの透湿性の低い無機絶縁膜を用いることができる。上
記無機絶縁膜は、例えば、スパッタリング法、PECVD法等を用いて形成することがで
きる。
【0405】
次に、第1の素子層410と、仮支持基板466とを、剥離用接着剤464を用いて接着
し、剥離層463から絶縁膜420と第1の素子層410を剥離する。これにより、絶縁
膜420と第1の素子層410は、仮支持基板466側に設けられる(図49(B)参照
)。
【0406】
なお、仮支持基板466への転置工程は、様々な方法を適宜用いることができる。例えば
、剥離層463と絶縁膜420との界面に金属酸化膜を含む層を形成した場合は、該金属
酸化膜を結晶化により脆弱化して、剥離層463から絶縁膜420を剥離することができ
る。また、剥離層463をタングステン膜で形成した場合は、アンモニア水と過酸化水素
水の混合溶液によりタングステン膜をエッチングしながら剥離を行ってもよい。
【0407】
また、剥離層463と絶縁膜420との界面に液体を浸透させて剥離層463から絶縁膜
420を剥離してもよい。上記液体としては、例えば、水、極性溶媒等を用いることがで
きる。絶縁膜420を剥離する界面、具体的には剥離層463と絶縁膜420との界面に
液体を浸透させることによって、第1の素子層410に与えられる剥離に伴い発生する静
電気等の影響を抑制することができる。
【0408】
次に、絶縁膜420に接着層418を用いて第1の基板401を接着する(図49(C)
参照)。
【0409】
次に、剥離用接着剤464を溶解または可塑化させて、第1の素子層410から剥離用接
着剤464と仮支持基板466を取り除く(図49(D)参照)。
【0410】
なお、第1の素子層410の表面が露出するように剥離用接着剤464を水や溶媒などで
除去すると好ましい。
【0411】
以上により、第1の基板401上に第1の素子層410を作製することができる。
【0412】
次に、図49(A)乃至図49(D)に示す工程と同様の形成方法により、第2の基板4
05と、第2の基板405上の接着層412と、接着層412上の絶縁膜440と、第2
の素子層411と、を形成する。その後、第1の素子層410と第2の素子層411の間
に、封止層432を充填し、第1の素子層410と第2の素子層411と、を貼り合わせ
る。
【0413】
最後に、接続電極360に異方性導電膜380とFPC408を貼り付ける。必要があれ
ばICチップなどを実装させてもよい。
【0414】
以上により、表示装置400を作製することができる。
【0415】
(実施の形態4)
本実施の形態においては、本発明の一態様の表示装置、および該表示装置に入力装置を
取り付けた電子機器について、図50乃至図55を用いて説明を行う。
【0416】
<タッチパネルに関する説明>
なお、本実施の形態において、電子機器の一例として、表示装置と、入力装置とを合わ
せたタッチパネル2000について説明する。また、入力装置の一例として、タッチセン
サを用いる場合について説明する。
【0417】
図50(A)(B)は、タッチパネル2000の斜視図である。なお、図50(A)(
B)において、明瞭化のため、タッチパネル2000の代表的な構成要素を示す。
【0418】
タッチパネル2000は、表示装置2501とタッチセンサ2595とを有する(図5
0(B)参照)。また、タッチパネル2000は、基板2510、基板2570、および
基板2590を有する。なお、基板2510、基板2570、および基板2590はいず
れも可撓性を有する。ただし、基板2510、基板2570、および基板2590のいず
れか一つまたは全てが可撓性を有さない構成としてもよい。
【0419】
表示装置2501は、基板2510上に複数の画素および該画素に信号を供給すること
ができる複数の配線2511を有する。複数の配線2511は、基板2510の外周部に
まで引き回され、その一部が端子2519を構成している。端子2519はFPC250
9(1)と電気的に接続する。
【0420】
基板2590は、タッチセンサ2595と、タッチセンサ2595と電気的に接続する
複数の配線2598とを有する。複数の配線2598は、基板2590の外周部に引き回
され、その一部は端子を構成する。そして、該端子はFPC2509(2)と電気的に接
続される。なお、図50(B)では明瞭化のため、基板2590の裏面側(基板2510
と対向する面側)に設けられるタッチセンサ2595の電極や配線等を実線で示している
【0421】
タッチセンサ2595として、例えば静電容量方式のタッチセンサを適用できる。静電
容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。
【0422】
投影型静電容量方式としては、主に駆動方式の違いから自己容量方式、相互容量方式な
どがある。相互容量方式を用いると同時多点検出が可能となるため好ましい。
【0423】
なお、図50(B)に示すタッチセンサ2595は、投影型静電容量方式のタッチセン
サを適用した構成である。
【0424】
なお、タッチセンサ2595には、指等の検知対象の近接または接触を検知することが
できる、様々なセンサを適用することができる。
【0425】
投影型静電容量方式のタッチセンサ2595は、電極2591と電極2592とを有す
る。電極2591は、複数の配線2598のいずれかと電気的に接続し、電極2592は
複数の配線2598の他のいずれかと電気的に接続する。
【0426】
電極2592は、図50(A)(B)に示すように、一方向に繰り返し配置された複数
の四辺形が角部で接続される形状を有する。
【0427】
電極2591は四辺形であり、電極2592が延在する方向と交差する方向に繰り返し
配置されている。
【0428】
配線2594は、電極2592を挟む二つの電極2591と電気的に接続する。このと
き、電極2592と配線2594の交差部の面積ができるだけ小さくなる形状が好ましい
。これにより、電極が設けられていない領域の面積を低減でき、透過率のバラツキを低減
できる。その結果、タッチセンサ2595を透過する光の輝度のバラツキを低減すること
ができる。
【0429】
なお、電極2591および電極2592の形状はこれに限定されず、様々な形状を取り
うる。例えば、複数の電極2591をできるだけ隙間が生じないように配置し、絶縁層を
介して電極2592を、電極2591と重ならない領域ができるように離間して複数設け
る構成としてもよい。このとき、隣接する2つの電極2592の間に、これらとは電気的
に絶縁されたダミー電極を設けると、透過率の異なる領域の面積を低減できるため好まし
い。
【0430】
なお、電極2591、電極2592、配線2598などの導電膜、つまり、タッチパネ
ルを構成する配線や電極に用いることのできる材料として、酸化インジウム、酸化錫、酸
化亜鉛等を有する透明導電膜(例えば、ITOなど)が挙げられる。また、タッチパネル
を構成する配線や電極に用いることのできる材料として、例えば、抵抗値が低い方が好ま
しい。一例として、銀、銅、アルミニウム、カーボンナノチューブ、グラフェン、ハロゲ
ン化金属(ハロゲン化銀など)などを用いてもよい。さらに、非常に細くした(例えば、
直径が数ナノメール)複数の導電体を用いて構成されるような金属ナノワイヤを用いても
よい。または、導電体を網目状にした金属メッシュを用いてもよい。一例としては、Ag
ナノワイヤ、Cuナノワイヤ、Alナノワイヤ、Agメッシュ、Cuメッシュ、Alメッ
シュなどを用いてもよい。例えば、タッチパネルを構成する配線や電極にAgナノワイヤ
を用いる場合、可視光において透過率を89%以上、シート抵抗値を40Ω/cm以上
100Ω/cm以下とすることができる。また、上述したタッチパネルを構成する配線
や電極に用いることのできる材料の一例である、金属ナノワイヤ、金属メッシュ、カーボ
ンナノチューブ、グラフェンなどは、可視光において透過率が高いため、表示素子に用い
る電極(例えば、画素電極または共通電極など)として用いてもよい。
【0431】
<表示装置に関する説明>
次に、図51(A)、(B)を用いて、表示装置2501の詳細について説明する。図
51(A)、(B)は、図50(B)に示す一点鎖線X1−X2間の断面図に相当する。
【0432】
表示装置2501は、マトリクス状に配置された複数の画素を有する。該画素は表示素
子と、該表示素子を駆動する画素回路とを有する。
【0433】
なお、図51(A)に示す断面図では、白色の光を射出するEL素子を表示素子として適
用する場合について図示しているが、EL素子はこれに限定されない。例えば、図51
B)に図示するように、隣接する画素毎に射出する光の色が異なるように、発光色が異な
るEL素子を画素毎に塗り分ける構成とすることもできる。以下の説明では、白色の光を
射出するEL素子を表示素子として適用する場合を一例として挙げて説明する。
【0434】
基板2510および基板2570としては、例えば、水蒸気の透過率が1×10−5
/(m・day)以下、好ましくは1×10−6g/(m・day)以下である可撓
性を有する材料を好適に用いることができる。または、基板2510の熱膨張率と、基板
2570の熱膨張率とが、およそ等しい材料を用いると好適である。例えば、線膨張率が
1×10−3/K以下、好ましくは5×10−5/K以下、より好ましくは1×10−5
/K以下である材料を好適に用いることができる。
【0435】
なお、基板2510は、EL素子への不純物の拡散を防ぐ絶縁層2510aと、可撓性
基板2510bと、絶縁層2510aおよび可撓性基板2510bを貼り合わせる接着層
2510cと、を有する積層体である。また、基板2570は、EL素子への不純物の拡
散を防ぐ絶縁層2570aと、可撓性基板2570bと、絶縁層2570aおよび可撓性
基板2570bを貼り合わせる接着層2570cと、を有する積層体である。
【0436】
接着層2510cおよび接着層2570cとしては、例えば、ポリエステル、ポリオレ
フィン、ポリアミド(ナイロン、アラミド等)、ポリイミド、ポリカーボネート、ポリウ
レタンまたはアクリル樹脂、エポキシ樹脂もしくはシロキサン結合を有する樹脂含む材料
を用いることができる。
【0437】
また、基板2510と基板2570との間に封止層2560を有する。封止層2560
は、空気より大きい屈折率を有すると好ましい。また、図51(A)に示すように、封止
層2560側に光を取り出す場合は、封止層2560は光学素子を兼ねることができる。
【0438】
また、封止層2560の外周部にシール材を形成してもよい。当該シール材を用いるこ
とにより、基板2510、基板2570、封止層2560、およびシール材で囲まれた領
域にEL素子2550を有する構成とすることができる。なお、封止層2560として、
不活性気体(窒素やアルゴン等)を充填してもよい。また、当該不活性気体内に、乾燥材
を設けて、水分等を吸着させる構成としてもよい。また、上述のシール材としては、例え
ば、エポキシ系樹脂やガラスフリットを用いるのが好ましい。また、シール材に用いる材
料としては、水分や酸素を透過しない材料を用いると好適である。
【0439】
また、図51(A)に示す表示装置2501は、画素2505を有する。また、画素2
505は、発光モジュール2580と、EL素子2550と、EL素子2550に電力を
供給することができるトランジスタ2502tと、を有する。なお、トランジスタ250
2tは、画素回路の一部として機能する。
【0440】
また、発光モジュール2580は、EL素子2550と、着色層2567とを有する。
また、EL素子2550は、下部電極と、上部電極と、下部電極と上部電極との間にEL
層とを有する。
【0441】
また、封止層2560が光を取り出す側に設けられている場合、封止層2560は、E
L素子2550と着色層2567に接する。なお着色層2567は、発光色が異なるEL
素子を画素毎に塗り分けた場合、図51(B)に図示するように省略することも可能であ
る。
【0442】
着色層2567は、EL素子2550と重なる位置にある。これにより、EL素子25
50が発する光の一部は着色層2567を透過して、図中に示す矢印の方向の発光モジュ
ール2580の外部に射出される。
【0443】
また、表示装置2501には、光を射出する方向に遮光層2568が設けられる。遮光
層2568は、着色層2567を囲むように設けられている。
【0444】
着色層2567としては、特定の波長帯域の光を透過する機能を有していればよく、例
えば、赤色の波長帯域の光を透過するカラーフィルタ、緑色の波長帯域の光を透過するカ
ラーフィルタ、青色の波長帯域の光を透過するカラーフィルタ、黄色の波長帯域の光を透
過するカラーフィルタなどを用いることができる。各カラーフィルタは、様々な材料を用
いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法など
で形成することができる。
【0445】
また、表示装置2501には、絶縁層2521が設けられる。絶縁層2521はトラン
ジスタ2502t等を覆う。なお、絶縁層2521は、画素回路に起因する凹凸を平坦化
するための機能を有する。また、絶縁層2521に不純物の拡散を抑制できる機能を付与
してもよい。これにより、不純物の拡散によるトランジスタ2502t等の信頼性の低下
を抑制できる。
【0446】
また、EL素子2550は、絶縁層2521の上方に形成される。また、EL素子25
50が有する下部電極には、該下部電極の端部に重なる隔壁2528が設けられる。なお
、基板2510と、基板2570との間隔を制御するスペーサを、隔壁2528上に形成
してもよい。
【0447】
また、ゲート線駆動回路2504は、トランジスタ2503tと、容量素子2503c
とを有する。なお、駆動回路を画素回路と同一の工程で同一基板上に形成することができ
る。
【0448】
また、基板2510上には、信号を供給することができる配線2511が設けられる。
また、配線2511上には、端子2519が設けられる。また、端子2519には、FP
C2509(1)が電気的に接続される。また、FPC2509(1)は、ビデオ信号、
クロック信号、スタート信号、リセット信号等を供給する機能を有する。なお、FPC2
509(1)にはプリント配線基板(PWB)が取り付けられていても良い。
【0449】
なお、トランジスタ2502tおよびトランジスタ2503tのいずれか一方または双
方に先の実施の形態に示すトランジスタを適用すればよい。本実施の形態で用いるトラン
ジスタは、高純度化し結晶性が高い酸化物半導体膜を有する。該トランジスタは、オフ状
態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。なお、リフレッシュ動作の詳細については、後述する。
【0450】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装
置2501に用いることで、画素回路のスイッチングトランジスタと、駆動回路に使用す
るドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路
として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体
装置の部品点数を削減することができる。また、画素回路においても、高速駆動が可能な
トランジスタを用いることで、高画質な画像を提供することができる。
【0451】
<タッチセンサに関する説明>
次に、図52を用いて、タッチセンサ2595の詳細について説明する。図52は、図
50(B)に示す一点鎖線X3−X4間の断面図に相当する。
【0452】
タッチセンサ2595は、基板2590上に千鳥状に配置された電極2591および電
極2592と、電極2591および電極2592を覆う絶縁層2593と、隣り合う電極
2591を電気的に接続する配線2594とを有する。
【0453】
電極2591および電極2592は、透光性を有する導電材料を用いて形成する。透光
性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛
酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができ
る。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜
状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法
としては、熱を加える方法等を挙げることができる。
【0454】
例えば、透光性を有する導電性材料を基板2590上にスパッタリング法により成膜し
た後、フォトリソグラフィ法等の様々なパターニング技術により、不要な部分を除去して
、電極2591および電極2592を形成することができる。
【0455】
また、絶縁層2593に用いる材料としては、例えば、アクリル、エポキシなどの樹脂
、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、酸化アルミニウ
ムなどの無機絶縁材料を用いることもできる。
【0456】
また、電極2591に達する開口が絶縁層2593に設けられ、配線2594が隣接す
る電極2591と電気的に接続する。透光性の導電性材料は、タッチパネルの開口率を高
めることができるため、配線2594に好適に用いることができる。また、電極2591
および電極2592より導電性の高い材料は、電気抵抗を低減できるため配線2594に
好適に用いることができる。
【0457】
電極2592は、一方向に延在し、複数の電極2592がストライプ状に設けられてい
る。また、配線2594は電極2592と交差して設けられている。
【0458】
一対の電極2591が1つの電極2592を挟んで設けられる。また、配線2594は
一対の電極2591を電気的に接続している。
【0459】
なお、複数の電極2591は、1つの電極2592と必ずしも直交する方向に配置され
る必要はなく、0度を超えて90度未満の角度をなすように配置されてもよい。
【0460】
また、配線2598は、電極2591または電極2592と電気的に接続される。また
、配線2598の一部は、端子として機能する。配線2598としては、例えば、アルミ
ニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コ
バルト、銅、またはパラジウム等の金属材料や、該金属材料を含む合金材料を用いること
ができる。
【0461】
なお、絶縁層2593および配線2594を覆う絶縁層を設けて、タッチセンサ259
5を保護してもよい。
【0462】
また、接続層2599は、配線2598とFPC2509(2)を電気的に接続させる
【0463】
接続層2599としては、異方性導電フィルム(ACF:Anisotropic C
onductive Film)や、異方性導電ペースト(ACP:Anisotrop
ic Conductive Paste)などを用いることができる。
【0464】
<タッチパネルに関する説明>
次に、図53(A)を用いて、タッチパネル2000の詳細について説明する。図53
(A)は、図50(A)に示す一点鎖線X5−X6間の断面図に相当する。
【0465】
図53(A)に示すタッチパネル2000は、図51(A)で説明した表示装置250
1と、図52で説明したタッチセンサ2595と、を貼り合わせた構成である。
【0466】
また、図53(A)に示すタッチパネル2000は、図51(A)で説明した構成の他
、接着層2597と、反射防止層2569と、を有する。
【0467】
接着層2597は、配線2594と接して設けられる。なお、接着層2597は、タッ
チセンサ2595が表示装置2501に重なるように、基板2590を基板2570に貼
り合わせている。また、接着層2597は、透光性を有すると好ましい。また、接着層2
597としては、熱硬化性樹脂、または紫外線硬化樹脂を用いることができる。例えば、
アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、またはシロキサン系樹脂を用いるこ
とができる。
【0468】
反射防止層2569は、画素に重なる位置に設けられる。反射防止層2569として、
例えば円偏光板を用いることができる。
【0469】
次に、図53(A)に示す構成と異なる構成のタッチパネルについて、図53(B)を
用いて説明する。
【0470】
図53(B)は、タッチパネル2001の断面図である。図53(B)に示すタッチパ
ネル2001は、図53(A)に示すタッチパネル2000と、表示装置2501に対す
るタッチセンサ2595の位置が異なる。ここでは異なる構成について詳細に説明し、同
様の構成を用いることができる部分は、タッチパネル2000の説明を援用する。
【0471】
着色層2567は、EL素子2550の下方に位置する。また、図53(B)に示すE
L素子2550は、トランジスタ2502tが設けられている側に光を射出する。これに
より、EL素子2550が発する光の一部は、着色層2567を透過して、図中に示す矢
印の方向の発光モジュール2580の外部に射出される。
【0472】
また、タッチセンサ2595は、表示装置2501の基板2510側に設けられている
【0473】
接着層2597は、基板2510と基板2590の間にあり、表示装置2501とタッ
チセンサ2595を貼り合わせる。
【0474】
図53(A)(B)に示すように、発光素子から射出される光は、基板の上面および下
面のいずれか一方または双方に射出されればよい。
【0475】
<タッチパネルの駆動方法に関する説明>
次に、タッチパネルの駆動方法の一例について、図54を用いて説明を行う。
【0476】
図54(A)は、相互容量方式のタッチセンサの構成を示すブロック図である。図54
(A)では、パルス電圧出力回路2601、電流検出回路2602を示している。なお、
図54(A)では、パルス電圧が与えられる電極2621をX1−X6として、電流の変
化を検知する電極2622をY1−Y6として、それぞれ6本の配線で例示している。ま
た、図54(A)は、電極2621と、電極2622とが重畳することで形成される容量
2603を示している。なお、電極2621と電極2622とはその機能を互いに置き換
えてもよい。
【0477】
パルス電圧出力回路2601は、X1−X6の配線に順にパルスを印加するための回路
である。X1−X6の配線にパルス電圧が印加されることで、容量2603を形成する電
極2621と電極2622との間に電界が生じる。この電極間に生じる電界が遮蔽等によ
り容量2603の相互容量に変化を生じさせることを利用して、被検知体の近接、または
接触を検出することができる。
【0478】
電流検出回路2602は、容量2603での相互容量の変化による、Y1〜Y6の配線
での電流の変化を検出するための回路である。Y1−Y6の配線では、被検知体の近接、
または接触がないと検出される電流値に変化はないが、検出する被検知体の近接、または
接触により相互容量が減少する場合には電流値が減少する変化を検出する。なお電流の検
出は、積分回路等を用いて行えばよい。
【0479】
次に、図54(B)には、図54(A)で示す相互容量方式のタッチセンサにおける入
出力波形のタイミングチャートを示す。図54(B)では、1フレーム期間で各行列での
被検知体の検出を行うものとする。また図54(B)では、被検知体を検出しない場合(
非タッチ)と被検知体を検出する場合(タッチ)との2つの場合について示している。な
おY1−Y6の配線については、検出される電流値に対応する電圧値とした波形を示して
いる。
【0480】
X1−X6の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってY1−
Y6の配線での波形が変化する。被検知体の近接または接触がない場合には、X1−X6
の配線の電圧の変化に応じてY1−Y6の波形が一様に変化する。一方、被検知体が近接
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
【0481】
このように、相互容量の変化を検出することにより、被検知体の近接または接触を検知
することができる。
【0482】
<センサ回路に関する説明>
また、図54(A)ではタッチセンサとして配線の交差部に容量2603のみを設ける
パッシブ型のタッチセンサの構成を示したが、トランジスタと容量とを有するアクティブ
型のタッチセンサとしてもよい。アクティブ型のタッチセンサに含まれるセンサ回路の一
例を図55に示す。
【0483】
図55に示すセンサ回路は、容量2603と、トランジスタ2611と、トランジスタ
2612と、トランジスタ2613とを有する。
【0484】
トランジスタ2613はゲートに信号G2が与えられ、ソースまたはドレインの一方に
電圧VRESが与えられ、他方が容量2603の一方の電極およびトランジスタ2611
のゲートと電気的に接続する。トランジスタ2611は、ソースまたはドレインの一方が
トランジスタ2612のソースまたはドレインの一方と電気的に接続し、他方に電圧VS
Sが与えられる。トランジスタ2612は、ゲートに信号G2が与えられ、ソースまたは
ドレインの他方が配線MLと電気的に接続する。容量2603の他方の電極には電圧VS
Sが与えられる。
【0485】
次に、図55に示すセンサ回路の動作について説明する。まず、信号G2としてトラン
ジスタ2613をオン状態とする電位が与えられることで、トランジスタ2611のゲー
トが接続されるノードnに電圧VRESに対応した電位が与えられる。次に、信号G2と
してトランジスタ2613をオフ状態とする電位が与えられることで、ノードnの電位が
保持される。
【0486】
続いて、指等の被検知体の近接または接触により、容量2603の相互容量が変化する
ことに伴い、ノードnの電位がVRESから変化する。
【0487】
読み出し動作は、信号G1にトランジスタ2612をオン状態とする電位を与える。ノ
ードnの電位に応じてトランジスタ2611に流れる電流、すなわち配線MLに流れる電
流が変化する。この電流を検出することにより、被検知体の近接または接触を検出するこ
とができる。
【0488】
トランジスタ2611、トランジスタ2612、およびトランジスタ2613に先の実
施の形態に示すトランジスタを適用することができる。とくにトランジスタ2613に先
の実施の形態に示すトランジスタを適用することにより、ノードnの電位を長期間に亘っ
て保持することが可能となり、ノードnにVRESを供給しなおす動作(リフレッシュ動
作)の頻度を減らすことができる。
【0489】
(実施の形態5)
本実施の形態においては、本発明の一態様の表示装置がとりうる表示方法について、図
56乃至図59を用いて説明を行う。
【0490】
なお、本発明の一態様の表示装置は、情報処理部、演算部、記憶部、表示部、および入
力部等を有していてもよい。
【0491】
また、本発明の一態様の表示装置において、同一画像(静止画像)を連続して表示する
場合、同一画像の信号を書き込む回数(リフレッシュするともいう)を低減することで、
消費電力の低減を図ることができる。なお、リフレッシュを行う頻度をリフレッシュレー
ト(走査周波数、垂直同期周波数ともいう)という。以下では、リフレッシュレートを低
減し、目の疲労が少ない表示装置について説明する。
【0492】
目の疲労には、神経系の疲労と、筋肉系の疲労の2種類がある。神経系の疲労は、表示
装置の発光、点滅画面を、長時間見続けることで、その明るさが眼の網膜や神経、脳を刺
激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋
肉を酷使することにより疲れさせるものである。
【0493】
図56(A)に、従来の表示装置の表示を表す模式図を示す。図56(A)に示すよう
に、従来の表示装置では、1秒間に60回の画像の書き換えが行われている。このような
画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引
き起こされるおそれがあった。
【0494】
本発明の一態様の表示装置においては、表示装置の画素部に、酸化物半導体を用いたト
ランジスタ、例えば、CAAC−OSを用いたトランジスタを適用する。当該トランジス
タのオフ電流は、極めて小さい。従って、表示装置のリフレッシュレートを下げても、表
示装置の輝度の維持が可能となる。
【0495】
つまり、図56(B)に示すように、例えば、5秒間に1回の画像の書き換えが可能と
なるため、極力長い時間同じ映像を見ることが可能となり、使用者に視認される画面のち
らつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経
系の疲労が軽減される。
【0496】
また、図57(A)に示すように、1画素のサイズが大きい場合(例えば精細度が15
0ppi未満の場合)、表示装置に表示された文字はぼやけてしまう。表示装置に表示さ
れたぼやけた文字を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動
いているにもかかわらず、ピントが合わせづらい状態が続くことになり、目に負担をかけ
てしまうおそれがある。
【0497】
これに対し、図57(B)に示すように、本発明の一態様に係る表示装置では、1画素
のサイズが小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができ
る。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲
労が軽減される。表示装置の解像度を150ppi以上、好ましくは200ppi以上、
さらに好ましくは300ppi以上とすることにより、使用者の筋肉系の疲労を効果的に
低減することができる。
【0498】
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評
価指標としては、臨界融合周波数(CFF:Critical Flicker(Fus
ion) Frequency)などが知られている。また、筋肉系の疲労の評価指標と
しては、調節時間や調節近点距離などが知られている。
【0499】
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数
の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケ
ート等がある。
【0500】
例えば、上記の様々な方法により、本発明の一態様の表示装置の駆動方法を評価するこ
とができる。
【0501】
<表示装置の表示方法>
ここで、本発明の一態様の表示装置の表示方法について、図58を用いて説明する。
【0502】
[イメージ情報の表示例]
以下では、2つの異なるイメージ情報を含む画像を移動させて表示する例について示す
【0503】
図58(A)には、表示部450にウィンドウ451と、ウィンドウ451に表示され
た静止画像である第1の画像452aが表示されている例を示している。
【0504】
このとき、第1のリフレッシュレートで表示を行っていることが好ましい。なお、第1
のリフレッシュレートとしては、1.16×10−5Hz(1日に約1回の頻度)以上1
Hz以下、または2.78×10−4Hz(1時間に約1回の頻度)以上0.5Hz以下
、または1.67×10−2Hz(1分間に約1回の頻度)以上0.1Hz以下とするこ
とができる。
【0505】
このように、第1のリフレッシュレートを極めて小さい値に設定し、画面の書き換えの
頻度を低減することで、実質的にちらつきを生じない表示を実現でき、より効果的に使用
者の目の疲労を低減することができる。
【0506】
なお、ウィンドウ451は、例えば画像表示アプリケーションソフトを実行することに
より表示され、画像を表示する表示領域を含む。
【0507】
また、ウィンドウ451の下部には、異なるイメージ情報に表示を切り替えるためのボ
タン453を有する。使用者がボタン453を選択する操作を行うことにより、画像を移
動させる命令を表示装置の情報処理部に与えることができる。
【0508】
なお、使用者の操作方法は入力手段に応じて設定すればよい。例えば入力手段として表
示部450に重ねて設けられたタッチパネルを用いる場合には、指やスタイラス等により
ボタン453をタッチする操作や、画像をスライドさせるようなジェスチャ入力を行うこ
とにより操作することができる。ジェスチャ入力や音声入力を用いる場合には、必ずしも
ボタン453を表示しなくてもよい。
【0509】
画像を移動させる命令を表示装置の情報処理部が受け取ると、ウィンドウ451内に表
示された画像の移動が開始される(図58(B))。
【0510】
なお、図58(A)の時点で第1のリフレッシュレートで表示を行っていた場合には、
画像の移動の前に、リフレッシュレートを第2のリフレッシュレートに変更すると好まし
い。第2のリフレッシュレートは、動画像の表示を行うために必要な値である。例えば、
第2のリフレッシュレートは、30Hz以上960Hz以下、好ましくは60Hz以上9
60Hz以下、より好ましくは75Hz以上960Hz以下、より好ましくは120Hz
以上960Hz以下、より好ましくは240Hz以上960Hz以下とすることができる
【0511】
第2のリフレッシュレートを、第1のリフレッシュレートよりも高い値に設定すること
により、動画像をより滑らかに自然に表示することができる。また書き換えに伴うちらつ
き(フリッカともいう)が使用者に視認されることが抑制されるため、使用者の目の疲労
を低減できる。
【0512】
このとき、ウィンドウ451内に表示される画像は、第1の画像452aと、次に表示
すべき第2の画像452bとが結合された画像である。ウィンドウ451内には、この結
合された画像が一方向(ここでは左方向)に移動するように、一部の領域が表示される。
【0513】
また、結合された画像の移動と共に、ウィンドウ451内に表示された画像の輝度が初
期(図58(A)の時点)の輝度に比べて段階的に低下する。
【0514】
図58(C)は、ウィンドウ451内に表示された画像が、所定座標に到達した時点を
示している。したがって、この時点でウィンドウ451内に表示された画像の輝度が最も
低い。
【0515】
なお、図58(C)では、所定座標として、第1の画像452aと第2の画像452b
のそれぞれが、半分ずつ表示されている座標としたが、これに限られず、使用者が自由に
設定可能とすることが好ましい。
【0516】
例えば、画像の初期座標から最終座標までの距離に対する、初期座標からの距離の比が
0より大きく、1未満である座標を所定座標に設定すればよい。
【0517】
また、画像が所定座標に達した時の輝度についても、使用者が自由に設定可能とするこ
とが好ましい。例えば、画像が所定座標に達した時の輝度の、初期の輝度に対する比が0
以上1未満、好ましくは0以上0.8以下、より好ましくは0以上0.5以下などに設定
すればよい。
【0518】
続いて、ウィンドウ451内には、結合された画像が移動しながら輝度が段階的に上昇
するように表示される(図58(D)。
【0519】
図58(E)は、結合された画像の座標が最終座標に達した時点を示している。ウィン
ドウ451内には、第2の画像452bのみが、初期の輝度と等しい輝度で表示されてい
る。
【0520】
なお、画像の移動が完了した後に、リフレッシュレートを第2のリフレッシュレートか
ら、第1のリフレッシュレートに変更することが好ましい。
【0521】
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像
の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、
このような駆動方法を用いることにより、目にやさしい表示を実現できる。
【0522】
[文書情報の表示例]
次に、表示ウィンドウの大きさよりも大きな文書情報をスクロールさせて表示する例に
ついて説明する。
【0523】
図59(A)には、表示部450にウィンドウ455と、ウィンドウ455に表示され
た静止画像である文書情報456の一部が表示されている例を示している。
【0524】
このとき、上記の第1のリフレッシュレートで表示を行っていることが好ましい。
【0525】
ウィンドウ455は、例えば文書表示アプリケーションソフト、文書作成アプリケーシ
ョンソフトなどを実行することにより表示され、文書情報を表示する表示領域を含む。
【0526】
文書情報456は、その画像の大きさがウィンドウ455の表示領域よりも縦方向に大
きい。したがってウィンドウ455には、その一部の領域のみが表示されている。また、
図59(A)に示すように、ウィンドウ455は、文書情報456のどの領域が表示され
ているかを示すスクロールバー457を備えていてもよい。
【0527】
入力部により画像を移動させる命令(ここでは、スクロール命令ともいう)が表示装置
に与えられると、文書情報456の移動が開始される(図59(B))。また、表示され
る画像の輝度が段階的に低下する。
【0528】
なお、図59(A)の時点で第1のリフレッシュレートで表示を行っていた場合には、
文書情報456の移動の前に、リフレッシュレートを第2のリフレッシュレートに変更す
ると好ましい。
【0529】
ここでは、ウィンドウ455内に表示される画像の輝度だけでなく、表示部450に表
示される画像全体の輝度が低下する様子を示している。
【0530】
図59(C)は、文書情報456の座標が所定座標に達した時点を示している。このと
き、表示部450に表示される画像全体の輝度は最も低くなる。
【0531】
続いて、ウィンドウ455内には、文書情報456が移動しながら表示される(図59
(D))。このとき、表示部450に表示される画像全体の輝度は段階的に上昇する。
【0532】
図59(E)は、文書情報456の座標が最終座標に達した時点を示している。ウィン
ドウ455内には、文書情報456の初期に表示された領域とは異なる領域が、初期の輝
度と等しい輝度で表示される。
【0533】
なお、文書情報456の移動が完了した後に、リフレッシュレートを第1のリフレッシ
ュレートに変更することが好ましい。
【0534】
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像
の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、
このような駆動方法を用いることにより、目にやさしい表示を実現できる。
【0535】
特に、文書情報などのコントラストの高い表示は、使用者の目の疲労がより顕著になる
ため、文書情報の表示にこのような駆動方法を適用することはより好ましい。
【0536】
(実施の形態6)
本実施の形態では、上記実施の形態で説明した画素を有する表示装置の外観、および表示
装置を具備する電子機器の一例について説明する。
【0537】
<表示装置の外観>
図60(A)は、表示装置の外観の一例を示す、斜視図である。図60(A)に示す表示
装置は、パネル1601と、コントローラ、電源回路、画像処理回路、画像メモリ、CP
Uなどが設けられた回路基板1602と、接続部1603とを有している。パネル160
1は、画素が複数設けられた画素部1604と、複数の画素を行ごとに選択する駆動回路
1605と、選択された行内の画素へのデータ電圧の入力を制御する駆動回路1606と
を有する。
【0538】
回路基板1602から、接続部1603を介して、各種信号と、電源の電位とが、パネル
1601に入力される。接続部1603には、FPC(Flexible Printe
d Circuit)などを用いることができる。FPCにチップを実装したものをCO
Fテープと呼び、COFテープを用いると、より小さい面積でより高密度の実装を行うこ
とができる。また、接続部1603にCOFテープを用いる場合、回路基板1602内の
一部の回路、或いはパネル1601が有する駆動回路1605や駆動回路1606の一部
などを別途用意したチップに形成しておき、COF(Chip On Film)法を用
いて当該チップをCOFテープに接続しておいても良い。
【0539】
また、COFテープ1607を用いた表示装置の外観の一例を示す斜視図を図60(B)
に示す。
【0540】
チップ1608は、バンプなどの端子を表面に有する半導体ベアチップ(IC、LSIな
ど)である。さらに、COFテープ1607に、CR部品も実装でき、回路基板1602
の面積縮小も図れる。フレキシブル基板の配線パターンは、実装するチップの端子に対応
して複数形成される。チップ1608は、ボンダー装置などにより、配線パターンを有す
るフレキシブル基板上に位置決めして配置し、熱圧着することによって実装される。
【0541】
図60(B)には一つのチップ1608を実装した一つのCOFテープ1607の例を示
したが特に限定されない。1つのCOFテープ1607の片面または両面に複数列のチッ
プを実装することができるが、コスト削減のためには、実装するチップ数を少なくするた
め一列とすることが好ましく、さらに好ましくは1個とすることが望ましい。
【0542】
<電子機器の構成例>
次いで、表示装置を備えた電子機器について説明する。
【0543】
本発明の一態様に係る表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒
体を備えた画像再生装置(代表的にはDVD:Digital Versatile D
isc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用い
ることができる。その他に、本発明の一態様に係る表示装置を用いることができる電子機
器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタ
ルスチルカメラなどのカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)
、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイ
ヤー等)、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払
い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図61に示す
【0544】
図61(A)は表示装置であり、筐体5001、表示部5002、支持台5003等を有
する。本発明の一態様に係る表示装置は、表示部5002に用いることができる。なお、
表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情
報表示用表示装置が含まれる。
【0545】
図61(B)は携帯情報端末であり、筐体5101、表示部5102、操作キー5103
等を有する。本発明の一態様に係る表示装置は、表示部5102に用いることができる。
【0546】
図61(C)は表示装置であり、曲面を有する筐体5701、表示部5702等を有する
。本発明の一態様に係る表示装置に可撓性を有する基板を用いることで、曲面を有する筐
体5701に支持された表示部5702に、当該表示装置を用いることができ、フレキシ
ブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【0547】
図61(D)は携帯型ゲーム機であり、筐体5301、筐体5302、表示部5303、
表示部5304、マイクロホン5305、スピーカー5306、操作キー5307、スタ
イラス5308等を有する。本発明の一態様に係る表示装置は、表示部5303または表
示部5304に用いることができる。表示部5303または表示部5304に本発明の一
態様に係る表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにく
い携帯型ゲーム機を提供することができる。なお、図61(D)に示した携帯型ゲーム機
は、2つの表示部5303と表示部5304とを有しているが、携帯型ゲーム機が有する
表示部の数は、これに限定されない。
【0548】
図61(E)は電子書籍であり、筐体5601、表示部5602等を有する。本発明の一
態様に係る表示装置は、表示部5602に用いることができる。そして、可撓性を有する
基板を用いることで、表示装置に可撓性を持たせることができるので、フレキシブルかつ
軽くて使い勝手の良い電子書籍を提供することができる。
【0549】
図61(F)は携帯電話であり、筐体5901に、表示部5902、マイク5907、ス
ピーカー5904、カメラ5903、外部接続部5906、操作用のボタン5905が設
けられている。表示部5902に、本発明の一態様に係る表示装置を用いることできる。
また、本発明の一態様に係る表示装置を、可撓性を有する基板に形成した場合、図61
F)に示すような曲面を有する表示部5902に当該表示装置を適用することが可能であ
る。
【0550】
(本明細書等の記載に関する付記)
以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。
【0551】
<実施の形態で述べた本発明の一態様に関する付記>
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一
態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合
は、互い構成例を適宜組み合わせることが可能である。
【0552】
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形
態で述べる別の内容(一部の内容でもよい)、および/または、一つ若しくは複数の別の
実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、または置
き換えなどを行うことが出来る。
【0553】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
【0554】
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、
その実施の形態において述べる別の図(一部でもよい)、および/または、一つ若しくは
複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることに
より、さらに多くの図を構成させることが出来る。
【0555】
また、各実施の形態において本発明の一態様を説明したが、本発明の一態様はこれらに限
定されない。例えば、本発明の一態様として実施の形態2では、トランジスタ102など
のトランジスタのチャネル形成領域が、酸化物半導体あるいはシリコンを有する場合の例
を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に
応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域
、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい
。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ
素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体な
どの少なくとも一つを有していてもよい。
【0556】
<図面を説明する記載に関する付記>
本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係
を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成
を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した
記載に限定されず、状況に応じて適切に言い換えることができる。
【0557】
また、「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接
していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば
、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの
間に他の構成要素を含むものを除外しない。
【0558】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立した
ブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に
切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたっ
て一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説
明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【0559】
また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示
したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期
すために模式的に示したものであり、図面に示す形状または値などに限定されない。例え
ば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによ
る信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【0560】
また、図面において、上面図(平面図、レイアウト図ともいう)や斜視図などにおいて、
図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
【0561】
<言い換え可能な記載に関する付記>
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方
を、「ソースまたはドレインの一方」(または第1電極、または第1端子)と表記し、ソ
ースとドレインとの他方を「ソースまたはドレインの他方」(または第2電極、または第
2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの
構造または動作条件等によって変わるためである。なおトランジスタのソースとドレイン
の呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じ
て適切に言い換えることができる。
【0562】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
【0563】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準
となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧(接地電
圧)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを
意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配
線等に与える電位を変化させる場合がある。
【0564】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況
に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導
電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」とい
う用語を、「絶縁層」という用語に変更することが可能な場合がある。
【0565】
なお本明細書等において、1つの画素に2つのトランジスタおよび一つの容量素子を備え
た2T−2C構造の回路構成を示しているが、本実施の形態はこれに限定されない。1つ
の画素に3つ以上のトランジスタおよび3つ以上の容量素子を有する回路構成とすること
もでき、別途の配線がさらに形成されて、多様な回路構成としてもよい。
【0566】
<語句の定義に関する付記>
以下では、上記実施の形態中で言及しなかった語句の定義について説明する。
【0567】
[スイッチについて]
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ
状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、ス
イッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【0568】
一例としては、電気的スイッチまたは機械的なスイッチなどを用いることができる。つま
り、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【0569】
電気的なスイッチの一例としては、トランジスタ(例えば、バイポーラトランジスタ、M
OSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、シ
ョットキーダイオード、MIM(Metal Insulator Metal)ダイオ
ード、MIS(Metal Insulator Semiconductor)ダイオ
ード、ダイオード接続のトランジスタなど)、またはこれらを組み合わせた論理回路など
がある。
【0570】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、ト
ランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、
トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断さ
れているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場
合には、トランジスタの極性(導電型)は特に限定されない。
【0571】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス(DMD)のように
、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによ
って、導通と非導通とを制御して動作する。
【0572】
[チャネル長について]
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体
(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲートとが
重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離
をいう。
【0573】
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
【0574】
[チャネル幅について]
本明細書等において、チャネル幅とは、例えば、半導体(またはトランジスタがオン状態
のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネル
が形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【0575】
なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限ら
ない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そ
のため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一
の値、最大値、最小値または平均値とする。
【0576】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジスタの上面図において示される
チャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が異なる場合がある。例えば、
立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図
において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる
場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に
形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示
される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の
方が大きくなる。
【0577】
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測
による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積
もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状
が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【0578】
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる
領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャ
ネル幅を、「囲い込みチャネル幅(SCW:Surrounded Channel W
idth)」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合に
は、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細
書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。な
お、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチ
ャネル幅などは、断面TEM像などを取得して、その画像を解析することなどによって、
値を決定することができる。
【0579】
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
【0580】
[画素について]
本明細書等において、画素とは、例えば、明るさを制御できる要素一つ分を示すものとす
る。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つ
で明るさを表現する。従って、そのときは、R(赤)G(緑)B(青)の色要素からなる
カラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画
素から構成されるものとする。
【0581】
なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW(Wは白)や
、RGBに、イエロー、シアン、マゼンタを追加したものなどがある。
【0582】
[表示素子について]
本明細書等において、発光素子104などの表示素子とは、電気的作用または磁気的作用
により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものであ
る。表示素子の一例としては、EL(エレクトロルミネッセンス)素子、LEDチップ(
白色LEDチップ、赤色LEDチップ、緑色LEDチップ、青色LEDチップなど)、ト
ランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、カーボンナノチュー
ブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動
素子、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル
・システム)を用いた表示素子(例えば、グレーティングライトバルブ(GLV)、デジ
タルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、
MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素
子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、圧電セラミッ
クディスプレイなど)、カーボンナノチューブ、、または、量子ドットなど、がある。E
L素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を
用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はS
ED方式平面型ディスプレイ(SED:Surface−conduction Ele
ctron−emitter Display)などがある。液晶素子を用いた表示装置
の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレ
イ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)など
がある。電子インク、電子粉流体(登録商標)、又は電気泳動素子を用いた表示装置の一
例としては、電子ペーパーなどがある。量子ドットを各画素に用いた表示装置の一例とし
ては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではな
く、バックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い
表示を行うことができる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。な
お、LEDチップを用いる場合、LEDチップの電極や窒化物半導体の下に、グラフェン
やグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多
層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上
に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜すること
ができる。さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDチ
ップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型G
aN半導体層との間に、AlN層を設けてもよい。なお、LEDチップが有するGaN半
導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LE
Dチップが有するGaN半導体層は、スパッタ法で成膜することも可能である。また、M
EMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子においては、
表示素子が封止されている空間(例えば、表示素子が配置されている素子基板と、素子基
板に対向して配置されている対向基板との間)に、乾燥剤を配置してもよい。乾燥剤を配
置することにより、MEMSなどが水分によって動きにくくなることや、劣化しやすくな
ることを防止することができる。
【0583】
[接続について]
本明細書等において、AとBとが接続されている、とは、AとBとが直接接続されている
ものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に
接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在すると
き、AとBとの電気信号の授受を可能とするものをいう。
【0584】
なお、例えば、トランジスタのソース(または第1の端子など)が、Z1を介して(また
は介さず)、Xと電気的に接続され、トランジスタのドレイン(または第2の端子など)
が、Z2を介して(または介さず)、Yと電気的に接続されている場合や、トランジスタ
のソース(または第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部
がXと直接的に接続され、トランジスタのドレイン(または第2の端子など)が、Z2の
一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下
のように表現することが出来る。
【0585】
例えば、「XとYとトランジスタのソース(または第1の端子など)とドレイン(または
第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(ま
たは第1の端子など)、トランジスタのドレイン(または第2の端子など)、Yの順序で
電気的に接続されている。」と表現することができる。または、「トランジスタのソース
(または第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(または
第2の端子など)はYと電気的に接続され、X、トランジスタのソース(または第1の端
子など)、トランジスタのドレイン(または第2の端子など)、Yは、この順序で電気的
に接続されている」と表現することができる。または、「Xは、トランジスタのソース(
または第1の端子など)とドレイン(または第2の端子など)とを介して、Yと電気的に
接続され、X、トランジスタのソース(または第1の端子など)、トランジスタのドレイ
ン(または第2の端子など)、Yは、この接続順序で設けられている」と表現することが
できる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規
定することにより、トランジスタのソース(または第1の端子など)と、ドレイン(また
は第2の端子など)とを、区別して、技術的範囲を決定することができる。
【0586】
または、別の表現方法として、例えば、「トランジスタのソース(または第1の端子など
)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路
は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、ト
ランジスタのソース(または第1の端子など)とトランジスタのドレイン(または第2の
端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トラ
ンジスタのドレイン(または第2の端子など)は、少なくとも第3の接続経路を介して、
Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前
記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「
トランジスタのソース(または第1の端子など)は、少なくとも第1の接続経路によって
、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有し
ておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタ
のドレイン(または第2の端子など)は、少なくとも第3の接続経路によって、Z2を介
して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していな
い。」と表現することができる。または、「トランジスタのソース(または第1の端子な
ど)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、
前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、
トランジスタのソース(または第1の端子など)からトランジスタのドレイン(または第
2の端子など)への電気的パスであり、トランジスタのドレイン(または第2の端子など
)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前
記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、ト
ランジスタのドレイン(または第2の端子など)からトランジスタのソース(または第1
の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表
現方法を用いて、回路構成における接続経路について規定することにより、トランジスタ
のソース(または第1の端子など)と、ドレイン(または第2の端子など)とを、区別し
て、技術的範囲を決定することができる。
【0587】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
【符号の説明】
【0588】
BGE1 バックゲート電極
BGE2 バックゲート電極
BGE4 バックゲート電極
BGE5 バックゲート電極
BGE6 バックゲート電極
BGE7 バックゲート電極
CG1 開口
CG2 開口
CG4 開口
CG6 開口
CG7 開口
CH1 開口
CH2 開口
CH3 開口
CH4 開口
CH5 開口
DE1 ドレイン電極
DE2 ドレイン電極
DE3 ドレイン電極
DE4 ドレイン電極
DE5 ドレイン電極
DE6 ドレイン電極
DE7 ドレイン電極
DE8 ドレイン電極
DL1 データ線
DLn データ線
G1 信号
G2 信号
GE1 ゲート電極
GE2 ゲート電極
GE3 ゲート電極
GE4 ゲート電極
GE5 ゲート電極
GE6 ゲート電極
GE7 ゲート電極
GE8 ゲート電極
GL1 ゲート線
GLm ゲート線
L1 距離
La1 チャネル長
La2 チャネル長
Lb1 チャネル長
OS1 酸化物半導体膜
OS2 酸化物半導体膜
OS3 酸化物半導体膜
OS4 酸化物半導体膜
OS5 酸化物半導体膜
OS6 酸化物半導体膜
OS7 酸化物半導体膜
OS8 酸化物半導体膜
P11 発光期間
P12 初期化期間
P13 閾値電圧補正期間
P14 閾値電圧補正完了期間
P15 データ電圧入力期間
P16 データ電圧入力完了期間
P21 発光期間
P22 初期化期間
P23 閾値電圧補正期間
P24 閾値電圧補正完了期間
P25 データ電圧入力期間
P26 データ電圧入力完了期間
PL 電流供給線
PL1 電流供給線
PLm 電流供給線
SE1 ソース電極
SE2 ソース電極
SE3 ソース電極
SE4 ソース電極
SE5 ソース電極
SE6 ソース電極
SE7 ソース電極
SE8 ソース電極
TA1 トランジスタ
TA2 トランジスタ
TA3 トランジスタ
TA4 トランジスタ
TB1 トランジスタ
TB2 トランジスタ
TC1 トランジスタ
TD1 トランジスタ
Wa1 チャネル幅
Wa2 チャネル幅
Wb1 チャネル幅
X1−X2 一点鎖線
X3−X4 一点鎖線
X5−X6 一点鎖線
30 基板
31 酸化物半導体膜
32 酸化物半導体膜
33 酸化物半導体膜
34 絶縁膜
35 絶縁膜
35a 絶縁膜
35b 絶縁膜
36 絶縁膜
70 トランジスタ
71 トランジスタ
72 基板
73 導電膜
73a 導電膜
73b 導電膜
74 絶縁膜
75 半導体膜
76 絶縁膜
77a 導電膜
77b 導電膜
78 絶縁膜
79 絶縁膜
80 導電膜
81 導電膜
82 チャネル形成領域
83 LDD領域
84 不純物領域
85 導電膜
86 半導体膜
87a 導電膜
87b 導電膜
88 導電膜
89 導電膜
90 チャネル形成領域
91 不純物領域
93 開口
94 開口
95 開口
96 開口100 画素
100A 画素
100B 画素
100C 画素
100C_B 画素
100C_G 画素
100C_R 画素
100D 画素
100E 画素
100F 画素
100G 画素
100H 画素
101 スイッチ
101A トランジスタ
101B トランジスタ
101C トランジスタ
102 トランジスタ
102B トランジスタ
102D トランジスタ
102E トランジスタ
102F トランジスタ
102G トランジスタ
102R トランジスタ
103 キャパシタ
104 発光素子
105 キャパシタ
110 ゲート線側駆動回路
110B ゲート線側駆動回路
111 シフトレジスタ
112 セレクタ
113 信号生成回路
114 タイミングコントローラ
115 論理積回路
120 データ線側駆動回路
130 電流供給線制御回路
130B 電流供給線制御回路
131 電圧生成回路
132 タイミングコントローラ
133 セレクタ
134 抵抗素子
140 画素部
301 基板
303 絶縁膜
305 ゲート電極
307 絶縁膜
309 半導体膜
311 電極
313 絶縁膜
315 絶縁膜
317 絶縁膜
319 電極
323 発光層
325 電極
360 接続電極
380 異方性導電膜
400 表示装置
401 基板
405 基板
408 FPC
410 素子層
411 素子層
412 接着層
418 接着層
420 絶縁膜
432 封止層
440 絶縁膜
450 表示部
451 ウィンドウ
452a 画像
452b 画像
453 ボタン
455 ウィンドウ
456 文書情報
457 スクロールバー
462 基板
463 剥離層
464 剥離用接着剤
466 仮支持基板
468 レーザ光
501 基板
502 導電膜
503 絶縁膜
503a 絶縁膜
503b 絶縁膜
504 非晶質半導体膜
505 ニッケル含有層
506 結晶性半導体膜
507 バリア層
508 ゲッタリングサイト
509 半導体膜
510 半導体膜
511 絶縁膜
512a 導電膜
512b 導電膜
514 マスク
515 導電膜
515a 下層
515b 上層
516 導電膜
516a 下層
516b 上層
517 導電膜
517a 下層
517b 上層
518 導電膜
518a 下層
518b 上層
520 不純物領域
521 不純物領域
522 不純物領域
523 不純物領域
524 不純物領域
525 不純物領域
526 マスク
527 不純物領域
530 層間絶縁膜
531 nチャネル型トランジスタ
532 pチャネル型トランジスタ
533 層間絶縁膜
534 層間絶縁膜
535 配線
538 配線
540 画素電極
541 有機樹脂膜
542 発光層
543 陰極
544 発光素子
545 保護膜
1101 スイッチ
1601 パネル
1602 回路基板
1603 接続部
1604 画素部
1605 駆動回路
1606 駆動回路
1607 COFテープ
1608 チップ
2000 タッチパネル
2001 タッチパネル
2501 表示装置
2502t トランジスタ
2503c 容量素子
2503t トランジスタ
2504 ゲート線駆動回路
2505 画素
2509 FPC
2510 基板
2510a 絶縁層
2510b 可撓性基板
2510c 接着層
2511 配線
2519 端子
2521 絶縁層
2528 隔壁
2550 EL素子
2560 封止層
2567 着色層
2568 遮光層
2569 反射防止層
2570 基板
2570a 絶縁層
2570b 可撓性基板
2570c 接着層
2580 発光モジュール
2590 基板
2591 電極
2592 電極
2593 絶縁層
2594 配線
2595 タッチセンサ
2597 接着層
2598 配線
2599 接続層
2601 パルス電圧出力回路
2602 電流検出回路
2603 容量
2611 トランジスタ
2612 トランジスタ
2613 トランジスタ
2621 電極
2622 電極
5001 筐体
5002 表示部
5003 支持台
5101 筐体
5102 表示部
5103 操作キー
5301 筐体
5302 筐体
5303 表示部
5304 表示部
5305 マイクロホン
5306 スピーカー
5307 操作キー
5308 スタイラス
5601 筐体
5602 表示部
5701 筐体
5702 表示部
5901 筐体
5902 表示部
5903 カメラ
5904 スピーカー
5905 ボタン
5906 外部接続部
5907 マイク
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30
図31
図32
図33
図34
図35
図36
図37
図38
図39
図40
図41
図42
図43
図44
図45
図46
図47
図48
図49
図50
図51
図52
図53
図54
図55
図56
図57
図58
図59
図60
図61