技術分野
集積回路及び半導体装置
要約特許出願時に添付された[要約書]
【課題】ノイズを抑制しつつスイッチング素子をスイッチングする集積回路を提供する。 【解決手段】直列接続される電源側の第1スイッチング素子及び接地側の第2スイッチング素子と、前記第1スイッチング素子に並列接続される第1還流ダイオードと、前記第2スイッチング素子に並列接続される第2還流ダイオードとを、含むスイッチ回路の前記第2スイッチング素子をスイッチングする集積回路であって、前記スイッチ回路の負荷に流れる負荷電流を検出する検出回路と、駆動信号が一方の論理レベルの時、前記負荷電流の大きさに応じて前記第2スイッチング素子のゲート容量を充電する電流の大きさを制御し、前記駆動信号が他方の論理レベルの時、前記第2スイッチング素子をオフする駆動回路と、を含む。 【選択図】図6
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ところで、下アームのスイッチング素子がオンとなると、上アームのスイッチング素子の還流ダイオードに逆バイアス電圧が発生する。そして、一般に、逆バイアス電圧の変化率は、上アームの還流ダイオードに流れる電流が小さい程、大きくなる。この結果、上アームの還流ダイオードに流れる電流が小さくなると、下アームのスイッチング素子をオンする際に大きなノイズが発生してしまう。
本発明は、のような従来の問題に鑑みてなされたものであって、その目的は、ノイズを抑制しつつスイッチング素子をスイッチングする集積回路を提供することにある。
課題を解決するための手段[発明の詳細な説明]から抜粋
前述した課題を解決する主たる本発明は、直列接続される電源側の第1スイッチング素子及び接地側の第2スイッチング素子と、前記第1スイッチング素子に並列接続される第1還流ダイオードと、前記第2スイッチング素子に並列接続される第2還流ダイオードとを、含むスイッチ回路の前記第2スイッチング素子をスイッチングする集積回路であって、前記スイッチ回路の負荷に流れる負荷電流を検出する検出回路と、駆動信号が一方・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、ノイズを抑制しつつスイッチング素子をスイッチングする集積回路を提供することができる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 パワーモジュール10の一例を示す図である。
【図2】 電圧VRと電流IFの波形の一例を示す図である。
【図3】 電圧VRと電流IFの波形の一例を示す図である。
【図4】 LVIC25の一例を示す図である。
【図5】 インダクタ電流ILと電圧VRの変化率との関係を示す図である。
【図6】 LVIC22の一例を示す図である。
【図7】 検出回路51の一例を示す図である。
【図8】 検出回路51の動作を説明するための図である。
【図9】 IGBT31がオンとなる際のパワーモジュール10の主要な波形を示す図である。
【図10】 インダクタ電流ILと電圧VRの変化率との関係を示す図である。
【図11】 検出回路51と設定回路70bの一例を示す図である。
【図12】 パワーモジュール200の一例を示す図である。
【図13】 パワーモジュール210の一例を示す図であるである。
10,200,210 パワーモジュール
11 インダクタ
12,63,221 コンデンサ
13,36,120〜122,Ru,Rv,Rw 抵抗
20 ハーフブリッジ回路
21,301〜303 HVIC
22,25,304 LVIC
30,31,35,400〜405 IGBT
32,33,410〜415 FWD
50 フィルタ
51 検出回路
52 駆動回路
60 遅延回路
61,150 エッジ検出回路
62,72,110〜112,SW1,SW2 スイッチ
64 ユニティゲインバッファ
70 設定回路
71 電流生成回路
73 NMOSトランジスタ
100 電流源
101〜104 PNPトランジスタ
151 コンパレータ
152 Dフリップフロップ
153 カウンタ
220 三相モータ
300 ブリッジ回路
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録