特開2020-77859(P2020-77859A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧
<>
  • 特開2020077859-検査装置 図000003
  • 特開2020077859-検査装置 図000004
  • 特開2020077859-検査装置 図000005
  • 特開2020077859-検査装置 図000006
  • 特開2020077859-検査装置 図000007
  • 特開2020077859-検査装置 図000008
  • 特開2020077859-検査装置 図000009
  • 特開2020077859-検査装置 図000010
  • 特開2020077859-検査装置 図000011
  • 特開2020077859-検査装置 図000012
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2020-77859(P2020-77859A)
(43)【公開日】2020年5月21日
(54)【発明の名称】検査装置
(51)【国際特許分類】
   H01L 21/8242 20060101AFI20200424BHJP
   H01L 27/108 20060101ALI20200424BHJP
   A61B 5/07 20060101ALI20200424BHJP
【FI】
   H01L27/108 321
   H01L27/108 621Z
   H01L27/108 671C
   H01L27/108 671Z
   A61B5/07 100
【審査請求】有
【請求項の数】4
【出願形態】OL
【全頁数】40
(21)【出願番号】特願2019-181859(P2019-181859)
(22)【出願日】2019年10月2日
(62)【分割の表示】特願2015-106029(P2015-106029)の分割
【原出願日】2015年5月26日
(31)【優先権主張番号】特願2014-108707(P2014-108707)
(32)【優先日】2014年5月27日
(33)【優先権主張国】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】田村 輝
【テーマコード(参考)】
4C038
5F083
【Fターム(参考)】
4C038CC03
4C038CC06
4C038CC09
4C038CC10
5F083AD01
5F083AD02
5F083AD21
5F083AD69
5F083GA05
5F083HA02
5F083HA06
5F083JA36
5F083JA37
5F083JA39
5F083JA56
5F083JA60
5F083PR40
(57)【要約】
【課題】アナログ値の情報を安定的、かつ高精度に記憶できる低消費電力の半導体装置を
低コストで提供する。
【解決手段】半導体装置は、電源部、センサ部、および記憶素子部を有する。センサ部は
アナログ値の情報を取得する。また、記憶素子部がアナログ値の情報を記憶する。記憶素
子部が有するトランジスタのチャネル形成領域が、酸化物半導体膜に形成される。また、
半導体装置内にアナログデジタル変換回路を設けず、アナログ値の情報の測定機能と記憶
機能を実装する構成とする。
【選択図】図1
【特許請求の範囲】
【請求項1】
カプセル内に設けられた半導体装置と、
前記カプセルと前記半導体装置との間に設けられた充填剤と、を有し、
前記半導体装置は、
電源部と、センサ部と、記憶素子部と、を有し、
前記電源部は、前記センサ部と、前記記憶素子部に電気的に接続し、
前記センサ部は、前記記憶素子部に電気的に接続し、
前記センサ部は、アナログ値の情報を取得するセンサを有する検査装置。
【請求項2】
請求項1において、
前記半導体装置の電極は、前記カプセルの外側に露出した領域を有する検査装置。
【請求項3】
請求項1または2において、
前記カプセルは、保護層でコーティングされている検査装置。
【請求項4】
請求項3において、
前記保護層は、ダイヤモンドライクカーボン(DLC)、窒化珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいる検査装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、センサが取得した情報を、アナログ値で記憶する半導体装置に関す
る。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発
明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション
・オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【0003】
近年、民生用機器や産業用機器においてセンサを利用する機会が増えている。特にウェ
アラブル機器や医療向けの用途などにも応用のできるアナログセンサが注目を浴びている
。アナログセンサは、温度、圧力、加速度等の情報を取得することが可能である。また、
アナログセンサは、インピーダンス、リアクタンス、電圧、または電流の変化などの情報
をアナログ値で出力することが可能である。
【0004】
アナログ値は、実際に取得された情報をそのまま保持するため、アナログ値を量子化し
て得られるデジタル値に比べて誤差が少ないという長所がある。そのため、アナログセン
サにより得られたアナログ値の情報を記憶し、統計解析することにより、外界の情報や、
生体や物品の情報などを総合的かつ高正確に取得することができる。
【0005】
このような背景において、アナログセンサを有する半導体装置の開発が進められている
【0006】
その一例として、特許文献1においては、アナログセンサを用い、外界の情報を取得す
る装置が考えられている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開平5−128387号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
アナログ値の情報の精度は、情報を記憶する記憶素子などの状態に大きく依存する。例
えば、記憶素子においてリーク電流が発生することより、情報が劣化する。また、外部環
境から加わる熱やノイズなどの影響を受け、情報が元の状態から変化してしまうことがあ
る。
【0009】
また、アナログセンサの利用機会が増えることにより、複数のアナログセンサを設置す
る場合や、アナログセンサを使い捨てにする用途が想定される。
【0010】
また、半導体装置の低消費電力化を行い、高信頼性を確保することは、半導体装置の商
品化を実現する上で重要である。
【0011】
そこで、本発明の一態様は、アナログ値の情報を安定的、かつ高精度に記憶する半導体
装置を提供することを課題の一とする。
【0012】
また、本発明の一態様は、半導体装置を低コストで提供することを課題の一とする。
【0013】
また、本発明の一態様は、半導体装置の消費電力を低減することを課題の一とする。ま
たは、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【0014】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は
、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目
で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した記載、および他の課題のうち、少なくとも一つ
の課題を解決するものである。
【課題を解決するための手段】
【0015】
本発明の一態様に係る半導体装置は、電源部、センサ部、および記憶素子部を有する。
電源部はセンサ部および記憶素子部に接続される。センサ部はアナログ値の情報を取得す
る。また、記憶素子部は、センサ部に接続されており、センサ部で取得した情報を記憶す
る。具体的には、記憶素子部に設けられるトランジスタのゲートの電位を制御することで
スイッチング動作を行い、アナログ値の情報を記憶させる。
【0016】
また、本発明の一態様では、半導体装置は、第1の層、および第2の層を有し、第2の層
は、第1の層の上部に積層されている。第1の層は、上記トランジスタを有し、第2の層
は、上記センサ部を有する構成とする。
【0017】
また、本発明の一態様では、上記記憶素子部には、容量素子が設けられている。
【0018】
また、本発明の一態様では、上記第1の層に上記容量素子が設けられている。
【0019】
また、本発明の一態様では、上記電源部は、太陽電池が設けられている。
【0020】
また、本発明の一態様では、上記トランジスタのチャネル形成領域は、酸化物半導体膜
で形成される。
【0021】
また、本発明の一態様では、半導体装置内にアナログデジタル変換回路を設けず、半導
体装置にアナログ値の情報の測定機能と記憶機能を実装する構成とする。なお、記憶した
情報の読み出しは半導体装置を回収後に、半導体装置の外部に設けられた外部回路により
行うものとする。
【発明の効果】
【0022】
本発明の一態様は、アナログ値の情報を安定的、かつ高精度に記憶する半導体装置を提
供することができる。
【0023】
または、本発明の一態様は、半導体装置を低コストで提供することができる。
【0024】
また、本発明の一態様は、消費電力を低減した半導体装置を提供することができる。ま
た、本発明の一態様は、新規な半導体装置を提供することができる。
【0025】
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は
、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目
で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又
は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる
。なお、本発明の一態様は、上記列挙した効果、および他の効果のうち、少なくとも一つ
の効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効
果を有さない場合もある。
【図面の簡単な説明】
【0026】
図1】本発明の一態様の半導体装置のブロック図。
図2】本発明の一態様の半導体装置のブロック図。
図3】本発明の一態様の半導体装置のブロック図。
図4】本発明の一態様のメモリセルおよびメモリセルアレイの回路図。
図5】本発明の一態様の半導体装置の断面図。
図6】本発明の一態様の半導体装置の断面図。
図7】本発明の一態様の半導体装置の構成例を示す図。
図8】本発明の一態様の半導体装置の構成例および応用例を示す図。
図9】本発明の一態様の半導体装置の構成例を示す図。
図10】本発明の一態様の半導体装置の応用例を示す図。
【発明を実施するための形態】
【0027】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その
形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本
発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、以下に
説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異
なる図面間で共通して用い、その繰り返しの説明は省略する。
【0028】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
【0029】
なお本明細書等において、「第1」、「第2」、「第3」という序数詞は、構成要素の
混同を避けるために付したものである。従って、構成要素の数を限定するものではない。
また、構成要素の順序を限定するものではない。また例えば、本明細書等の実施の形態の
一において「第1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲
において「第2」に言及された構成要素とすることもありうる。また例えば、本明細書等
の実施の形態の一において「第1」に言及された構成要素は、他の実施の形態、あるいは
特許請求の範囲において序数詞を省略して言及することもありうる。
【0030】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
【0031】
また、本明細書において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン
領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間に
チャネル形成領域を有しており、ドレインとチャネル形成領域とソースとを介して電流を
流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流
が主として流れる領域をいう。
【0032】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
【0033】
また、本明細書において、「膜」という用語と、「層」という用語とは、場合によって
は、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」と
いう用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば
、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【0034】
また、本明細書において、XとYとが接続されている、と明示的に記載する場合は、X
とYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、X
とYとが直接接続されている場合とを含むものとする。ここで、X、Yは、対象物(例え
ば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。したがっ
て、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または
文章に示された接続関係以外のものも含むものとする。
【0035】
また、電気的に接続されているとは、電流、電圧または電位が、供給可能、或いは伝送
可能な状態にすることができるような回路構成になっていることを含む。よって、2つの
構成要素が接続しているとは、それらが直接接続している回路構成に限定されるものでは
なく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、
ダイオード、トランジスタなどの素子を介して、それらが電気的に接続している回路構成
も、その範疇に含む。
【0036】
また、本明細書等において回路図上は独立している構成要素どうしが接続されている場
合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜
が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、こ
のような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含
める。
【0037】
(実施の形態1)
本実施の形態では、半導体装置の一例について説明する。具体的には、電源部を電力供
給源とし、センサ部でアナログ値の情報を取得し、記憶素子部で当該情報を記憶する半導
体装置の一例について図1を参照して説明する。
【0038】
図1は、半導体装置100の一例を示すブロック図である。図1は、電源部101、セ
ンサ部102、および記憶素子部103を有する半導体装置100を示している。
【0039】
電源部101は、センサ部102および記憶素子部103に接続される。また、電源部
101は、センサ部102および記憶素子部103に電力を供給することができる。具体
的には、電源部101は、キャパシタまたは二次電池などの蓄電装置、一次電池などを有
する。二次電池として、例えば、鉛蓄電池、ニッケルカドミウム電池、ニッケル水素電池
、リチウムイオン電池等を用いることができる。キャパシタとして、例えば、電気二重層
キャパシタや、一対の電極のいずれか一方が電気二重層を構成し、他方が酸化還元反応を
使用したハイブリッドキャパシタを用いることができる。ハイブリッドキャパシタには、
例えば、正極が電気二重層を構成し、負極がリチウムイオン二次電池を構成している、リ
チウムイオンキャパシタが含まれる。
【0040】
また、電源部101が二次電池を有する場合は、単結晶シリコンやアモルファスシリコ
ンを用いた太陽電池や色素増感太陽電池などのように光起電力効果を有する装置を設けて
もよい。また、荷重又は運動により生じるエネルギーを圧電効果により電気信号に変換す
る圧電素子を設けてもよい。
【0041】
また、電源部101が有する一次電池または二次電池は、可撓性を有することで湾曲又
は屈曲する構成としても良い。可撓性を有することにより、耐久性の高い半導体装置を構
成することができる。
【0042】
また、電源部101は、DC−DCコンバータ、昇圧回路、降圧回路などの回路を有し
ていてもよい。つまり、電源部101は、複数の電位を生成する機能を有していてもよい
。よって、電源部101は、電源回路としての機能を有することもできる。
【0043】
また、電源部101は、無線によって、電力を受け取ることができる機能を有していて
もよい。つまり、磁界、電界、電磁界などを利用して、外部から電力が供給され、電源部
101が充電されるような構成となっていてもよい。したがって、電源部101は、整流
回路や平滑回路などを有していてもよい。
【0044】
なお、電源部101は、例えば、他の機能を有する場合や、一部の機能を有していない
場合がある。そのため、電源部101を、単に、回路と呼ぶ場合や、第1の回路、第2の
回路などと呼ぶ場合もある。
【0045】
センサ部102は、電力が供給されると動作を開始する。また、センサ部102は、半
導体装置100の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【0046】
センサ部102は、センサ素子を有する。また、センサ部102は、センサ素子を制御
するセンサ回路を有していてもよい。センサ素子としては抵抗素子、容量結合素子、誘導
結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダ
イオード、静電容量型素子、圧電素子などの素子を使用することができる。なお、センサ
素子は複数設けてもよく、この場合、複数の物理量または化学量を測定、および取得する
ことが可能である。
【0047】
また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音波、加速度、湿度等を
指す。化学量とは、ガス等の気体成分やイオン等の液体に含まれる成分等の化学物質等の
量を指す。化学量の測定対象としては、他にも、血液、汗、尿等に含まれる特定の生体物
質(例えば、血液中に含まれる血糖等)等の有機化合物も含まれる。特に、化学量を測定
しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あ
らかじめセンサ素子に、検出したい物質と選択的に反応する物質を設けておく。例えば、
生体物質の検出を行う場合には、センサ素子に検出させたい生体物質と選択的に反応する
酵素、抗体分子または微生物細胞等を高分子等に固定化して設けておくことが好ましい。
【0048】
センサ部102は、記憶素子部103に接続される。また、センサ部102で取得され
たアナログ値の情報は記憶素子部103に出力される。記憶素子部103は、電源部10
1から入力される電圧によってスイッチングが制御されるトランジスタ104を有する。
具体的には、トランジスタ104は、センサ部102の動作と同期して、オン状態とオフ
状態のスイッチングが制御される。また、センサ部が出力したアナログ値の情報を記憶素
子部103に記憶させることが可能である。
【0049】
トランジスタ104のチャネル形成領域は、酸化物半導体によって構成されている。酸
化物半導体はシリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも
低い半導体である。酸化物半導体をトランジスタに使用することにより、オフ電流を極め
て低減することができる。また、酸化物半導体をチャネル形成領域に有するトランジスタ
は、オフ電流の温度依存性が小さい。そのため、記憶素子部103に保持したアナログ値
の情報の劣化や変化を防止することが可能になる。
【0050】
また、トランジスタ104を用いることで、低電力で情報の書き込みを行うことができ
る。また、本実施の形態の半導体装置は、待機状態においてトランジスタ104がオフ状
態を維持することもできる。その際、記憶素子部103からの放電を抑制することができ
る。つまり、半導体装置の待機電力を低減することもできる。そのため、記憶したアナロ
グ値の情報を長期間保持することができる。また、消費電力が低減するため電源部のバッ
テリー容量を小さくすることが可能である。そのため、半導体装置を小型化することも可
能である。
【0051】
記憶素子部103に記憶されたアナログ値の情報は、半導体装置100の出力ポート1
05から、半導体装置の外部に設けられた外部回路に出力することができる。外部回路は
、アナログデジタル変換回路を有し、アナログ信号をデジタル信号に変換する。また、得
られたデジタル信号に所望の処理を行い、センサ部102により得られた情報の分析を行
う。
【0052】
ここで、半導体装置100には、アナログデジタル変換回路を設けない構成とする。半
導体装置100は、記憶素子部103によりアナログ値の情報を正確に保持することがで
きるため、上記構成が可能になる。つまり、半導体装置100はアナログ値の情報の測定
機能と記憶機能のみを実装することができる。その結果、半導体装置100の小型化と作
製コストの低減が同時に可能になる。また、半導体装置100においては、アナログデジ
タル変換回路により消費される電力を削減できるため、消費電力をさらに下げることが可
能である。以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで
提供することが可能である。
【0053】
<変形例>
なお、上述した半導体装置100は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置100と異なる点を有する半導体装置も本実施の形態には含まれる。
【0054】
例えば、上述した半導体装置100においては、トランジスタ104が記憶素子部10
3の内部に設けられる構成について示したが、本実施の形態の半導体装置は当該構成に限
定されない。半導体装置100において、トランジスタ104は、電源部101やセンサ
部102の構成要素であっても構わない。また、トランジスタ104は、必ずしも電源部
101と直接接続される必要はない。他の回路を間に介し、記憶素子部103に機能的に
接続される構成としても構わない。
【0055】
また、上述した半導体装置100においては、トランジスタ104のオン状態とオフ状
態のスイッチングは、電源部101から入力される電圧によって制御される構成について
示したが、本実施の形態の半導体装置は当該構成に限定されない。本実施の形態の半導体
装置100において、トランジスタ104のオン状態とオフ状態のスイッチングは、セン
サ部102から入力される信号によって制御される構成としても構わない。
【0056】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0057】
(実施の形態2)
本実施の形態では、半導体装置の一例について説明する。具体的には、複数のセンサ部
を有する半導体装置の一例について図2(A)を参照して説明する。
【0058】
図2(A)は、電源部101、センサ部102および記憶素子部103を有し、センサ
部102にセンサ素子202aとセンサ素子202bを有する半導体装置200を示して
いる。
【0059】
センサ素子202aとセンサ素子202bは、互いに異なるアナログ値の物理量や化学
量を測定することが可能である。例えば、センサ素子202aが半導体装置200の周囲
の温度を測定し、センサ素子202bが半導体装置200に加えられる圧力を測定するこ
とが可能である。センサ素子202aとセンサ素子202bにより得られた情報は、記憶
素子部103に出力される。記憶素子部103において、得られたアナログ値の情報が記
憶される。上記の構成により、異なる2種類の物理量や化学量をアナログ値の情報として
記憶することができるため、より高性能の半導体装置を提供することができる。
【0060】
また、センサ素子202aまたはセンサ素子202bにより得られた情報は、外部回路
によって、補正することも可能である。例えば、圧力を測定するセンサ素子202bの特
性が、温度によって変動する場合がある。本実施の形態の半導体装置200において、セ
ンサ素子202aが温度を測定し、同時にセンサ素子202bが圧力を測定することが可
能である。後に、それらの測定結果を外部回路に読み込み、温度データによる測定結果を
もとに補正を行うことで、誤差の少ない圧力データを算出することも可能である。
【0061】
記憶素子部103に設けられたトランジスタ104のチャネル形成領域は、酸化物半導
体によって構成されている。
【0062】
記憶素子部103に記憶されたアナログ値の情報は、半導体装置200の出力ポート1
05から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置200には、アナログデジタル変換回路を設けない構成とする。半導体装置20
0は、記憶素子部103により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置200はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置200の小型化と作製コストの
低減が同時に可能になる。また、半導体装置200においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【0063】
上記のセンサ素子202aとセンサ素子202bの詳細については、実施の形態1にお
けるセンサ素子の記載を参酌できる。
【0064】
<変形例>
なお、上述した半導体装置200は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置200と異なる点を有する半導体装置も本実施の形態には含まれる。
【0065】
図2(A)は、センサ素子202aとセンサ素子202bが記憶素子部103に対して
並列に接続されている構成を示しているが、本実施の形態の半導体装置の構成はこれに限
定されない。例えば、センサ素子202aとセンサ素子202bを、電源部101や記憶
素子部103に対して直列に接続しても良い。また、直列と並列を組み合わせた構成とし
ても良い。上記構成により、センサ素子202aで測定を行った後に、センサ素子202
bを動作させ、測定を行うことが可能である。例えば、センサ素子202aが温度を測定
した後に、センサ素子202bが圧力を測定することが可能である。また、センサ素子2
02aがある一定以上の温度を検知した場合にのみ、センサ素子202bが測定を開始す
るように動作させることも可能である。
【0066】
なお、図2(A)では、2種類のセンサ素子を有する構成を示しているが、本発明はこ
の構成に限定されない。本発明の一態様では、センサ部に設けられるセンサ素子の種類は
3種類以上であってもよい。また同種のセンサ素子を複数設ける構成としてもよい。
【0067】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0068】
(実施の形態3)
本実施の形態では、半導体装置の一例について説明する。具体的には、アンテナを有す
る半導体装置の一例について図2(B)を参照して説明する。
【0069】
図2(B)は、電源部101、センサ部102、記憶素子部103およびアンテナ部3
01を有する半導体装置300を示している。
【0070】
電源部101には、アンテナ部301が接続されている。アンテナ部301を設けるこ
とにより、半導体装置の外部に設けられた給電器を用いて充電を行うことができる。例え
ば、給電器に設けられたコイル状のアンテナとアンテナ部301に設けられたアンテナを
近づけると、給電器におけるコイル状のアンテナから交流磁界が発生する。その結果生じ
た電磁誘導によりアンテナ部301内に設置されたアンテナの端子間(アンテナの一端と
他端の間)に起電力が発生する。当該起電力により電源部101に設けられたバッテリー
を充電することができる。
【0071】
なお、外部の給電器からアンテナ部301に送電される信号の周波数として、例えばサ
ブミリ波である300GHz以上かつ3THz以下、ミリ波である30GHz以上かつ3
00GHz以下、センチメートル波である3GHz以上かつ30GHz以下、極超短波で
ある300MHz以上かつ3GHz以下、超短波である30MHzかつ以上300MHz
以下、短波である3MHz以上かつ30MHz以下、中波である300kHzかつ以上3
MHz以下、長波である30kHz以上かつ300kHz以下、および超長波である3k
Hz以上30kHz以下のいずれの周波数も用いることができる。
【0072】
上記の構成により、半導体装置300の外部から、非接触の状態で給電を行うことが可
能であり、半導体装置を長期間駆動させることができる。また、電源部101に設けられ
るバッテリーの容量を小さくすることが可能である。なお、アンテナに発生した誘導電圧
から、センサ部102や記憶素子部103の動作に必要な電力が十分に得られる場合には
、電源部101を設けない構成とすることも可能である。
【0073】
センサ部102は、電力が供給されると動作を開始する。また、センサ部102は、半
導体装置300の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【0074】
記憶素子部103に設けられたトランジスタ104のチャネル形成領域は、酸化物半導
体によって構成されている。
【0075】
記憶素子部103に記憶されたアナログ値の情報は、半導体装置300の出力ポート1
05から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置300には、アナログデジタル変換回路を設けない構成とする。半導体装置30
0は、記憶素子部103により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置300はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置300の小型化と作製コストの
低減が同時に可能になる。また、半導体装置300においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【0076】
<変形例>
なお、上述した半導体装置300は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置300と異なる点を有する半導体装置も本実施の形態には含まれる。
【0077】
例えば、半導体装置の出力ポートをアンテナ部301に接続する構成としてもよい。こ
れにより、得られた情報を、外部回路に非接触の状態で伝送することができる。
【0078】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0079】
(実施の形態4)
本実施の形態では、半導体装置の一例について説明する。具体的には、タイマー回路を
有する半導体装置の一例について図3(A)を参照して説明する。
【0080】
図3(A)は、電源部101、センサ部102、記憶素子部103、およびタイマー回
路401を有する半導体装置400を示している。
【0081】
電源部101はタイマー回路401に接続される。また、タイマー回路401は、セン
サ部102および記憶素子部103に接続される。タイマー回路401は、特定のタイミ
ングでセンサ部102と記憶素子部103に動作信号を出力することが可能である。また
、半導体装置400の間欠動作を可能とするように、定期的に信号を出力する構成として
もよい。
【0082】
上記の構成により、所望の時間にセンサ部102を動作させ、得られた情報を記憶素子
部103に記憶させることが可能になる。そのため、半導体装置400により、時間分解
能の高い測定が可能になる。
【0083】
センサ部102は、電力が供給されると動作を開始する。また、センサ部102は、半
導体装置400の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【0084】
記憶素子部103に設けられたトランジスタ104のチャネル形成領域は、酸化物半導
体によって構成されている。
【0085】
記憶素子部103に記憶されたアナログ値の情報は、半導体装置400の出力ポート1
05から、半導体装置の外部に設けられた外部回路に出力することができる。ここで、半
導体装置400には、アナログデジタル変換回路を設けない構成とする。半導体装置40
0は、記憶素子部103により、アナログ値の情報を正確に保持することができるため、
上記構成が可能になる。つまり、半導体装置400はアナログ値の情報の測定機能と記憶
機能のみを実装することができる。その結果、半導体装置400の小型化と作製コストの
低減が同時に可能になる。また、半導体装置400においては、アナログデジタル変換回
路により消費される電力を削減できるため、さらに消費電力を下げることが可能である。
以上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供するこ
とが可能である。
【0086】
<変形例>
なお、上述した半導体装置400は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置400と異なる点を有する半導体装置も本実施の形態には含まれる。
【0087】
タイマー回路401は、センサ部102と記憶素子部103のどちらか一方のみに動作
信号を出力する構成としてもよい。例えば、センサ部102において一定時間測定を行っ
て情報を蓄積した後に、タイマー回路401により記憶素子部103の動作を制御するこ
とも可能である。
【0088】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0089】
(実施の形態5)
本実施の形態では、半導体装置の一例について説明する。具体的には、増幅器を有する
半導体装置の一例について図3(B)を参照して説明する。
【0090】
図3(B)は、電源部101、センサ部102、記憶素子部103、および増幅器50
1を有する半導体装置500を示している。
【0091】
電源部101は、センサ部102、記憶素子部103および増幅器501に接続される
。また、電源部101は、センサ部102、記憶素子部103および増幅器501に電力
を供給することができる。
【0092】
増幅器501は、記憶素子部103の出力電位を増幅することができる。記憶素子部1
03に保存されたアナログ信号は、増幅器501で増幅された後に、出力ポート105か
ら、半導体装置の外部に設けられた外部回路に出力される。したがって、記憶素子部10
3から出力された電圧の値が小さい場合でも、外部回路へ正確な信号を伝送することが可
能になる。
【0093】
増幅器501としては、オペアンプを使用することができる。また、差動アンプ、計装
アンプ、ユニティゲインアンプ、プログラマブルゲインアンプなどの各種アンプから適切
なものを選択して使用することもできる。増幅器の増幅率は、信号の粒度や、外部回路で
用いられるアナログデジタル変換回路の分解能などについて考慮した上で決定するとよい
【0094】
センサ部102は、電力が供給されると動作を開始する。また、センサ部102は、半
導体装置500の外部環境の情報を検知し、アナログ値の物理量や化学量を測定する。
【0095】
記憶素子部103に設けられたトランジスタ104のチャネル形成領域は、酸化物半導
体によって構成されている。
【0096】
記憶素子部103に記憶されたアナログ値の情報は、半導体装置500の出力ポート1
05から半導体装置の外部に設けられた外部回路に出力することができる。ここで、半導
体装置500には、アナログデジタル変換回路を設けない構成とする。半導体装置500
は、記憶素子部103により、アナログ値の情報を正確に保持することができるため、上
記構成が可能になる。つまり、半導体装置500はアナログ値の情報の測定機能と記憶機
能のみを実装することができる。その結果、半導体装置500の小型化と作製コストの低
減が同時に可能になる。また、半導体装置500においては、アナログデジタル変換回路
により消費される電力を削減できるため、さらに消費電力を下げることが可能である。以
上の効果により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供すること
が可能である。
【0097】
<変形例>
なお、上述した半導体装置500は、本実施の形態の半導体装置の一例であり、上述し
た半導体装置500と異なる点を有する半導体装置も本実施の形態には含まれる。
【0098】
増幅器501は上記の酸化物半導体をチャネル形成領域に含むトランジスタを有してい
てもよい。その場合、記憶素子部103と、増幅器501が有するトランジスタを同一工
程で作製することできる。したがって半導体装置を作製する際のコストを低減することが
可能である。
【0099】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0100】
(実施の形態6)
本実施の形態では、開示する本発明の半導体装置に用いられる酸化物半導体(以下、酸
化物半導体膜という場合がある)について説明する。
【0101】
電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠
損が低減されることにより高純度化された酸化物半導体(purified Oxide
Semiconductor)は、i型(真性半導体)又はi型に限りなく近い。その
ため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ
電流が著しく小さく、信頼性が高い。
【0102】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタの
オフ電流が小さいことは、様々な実験により証明されている。例えば、チャネル幅が1×
10μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電
圧(ドレイン電圧)が1V以上かつ10V以下の範囲において、オフ電流が、半導体パラ
メータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ること
ができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/
μm以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に
流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ
電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタ
のチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジ
スタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電
圧が3Vの場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分か
った。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタ
は、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【0103】
ここで、トランジスタのチャネル長方向とは、ソース(ソース領域またはソース電極)及
びドレイン(ドレイン領域またはドレイン電極)間において、キャリアが移動する方向を
指し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方
向を指すものとする。
【0104】
なお、トランジスタのチャネル形成領域に酸化物半導体膜を用いる場合、酸化物半導体
としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。
また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタ
ビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、ス
タビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとして
ハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム
(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を
含むことが好ましい。
【0105】
酸化物半導体の中でもIn−Ga−Zn系酸化物、In−Sn−Zn系酸化物などは、
炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式
法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れる
といった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異な
り、上記In−Ga−Zn系酸化物は、ガラス基板上に、電気的特性の優れたトランジス
タを作製することが可能である。また、基板の大型化にも対応が可能である。
【0106】
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム
(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウ
ム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホ
ルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、
ルテチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
【0107】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、
In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、
Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、In−Ga−Zn系酸
化物(IGZOとも表記する)、In−Al−Zn系酸化物、In−Sn−Zn系酸化物
、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、
In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Pr−Zn系酸化物、I
n−Nd−Zn系酸化物、In−Ce−Zn系酸化物、In−Sm−Zn系酸化物、In
−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−
Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−T
m−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn
−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸
化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf
−Al−Zn系酸化物を用いることができる。
【0108】
なお、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを含む酸化物という
意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元
素を含んでいてもよい。In−Ga−Zn系酸化物は、無電界時の抵抗が十分に高くオフ
電流を十分に小さくすることが可能であり、また、移動度も高い。
【0109】
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしな
がら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を
上げることができる。
【0110】
以下では、酸化物半導体膜の構造について説明する。
【0111】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。
非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸
化物半導体膜、CAAC−OS(C Axis Aligned Crystallin
e Oxide Semiconductor)膜などをいう。
【0112】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない
酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が非晶質構造の酸化
物半導体膜が典型である。
【0113】
微結晶酸化物半導体膜は、例えば、1nm以上かつ10nm未満の大きさの微結晶(ナ
ノ結晶ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よ
りも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体
膜よりも欠陥準位密度が低いという特徴がある。
【0114】
CAAC−OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの
結晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC−
OS膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体
内に収まる大きさの場合も含まれる。CAAC−OS膜は、微結晶酸化物半導体膜よりも
欠陥準位密度が低いという特徴がある。以下、CAAC−OS膜について詳細な説明を行
う。
【0115】
CAAC−OS膜を透過型電子顕微鏡(TEM:Transmission Elec
tron Microscope)によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界(グレインバウンダリーともいう。)を確認することが困難である。そのため、
CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0116】
CAAC−OS膜を、試料面と略平行な方向からTEMによって観察(断面TEM観察
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
【0117】
本明細書において、「平行」とは、二つの直線が−10°以上かつ10°以下の角度で
配置されている状態をいう。従って、−5°以上かつ5°以下の場合も含まれる。また、
「略平行」とは、二つの直線が−30°以上かつ30°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が80°以上かつ100°以下の角度で配置さ
れている状態をいう。従って、85°以上かつ95°以下の場合も含まれる。また、「略
垂直」とは、二つの直線が60°以上かつ120°以下の角度で配置されている状態をい
う。
【0118】
一方、CAAC−OS膜を、試料面と略垂直な方向からTEMによって観察(平面TE
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
【0119】
断面TEM観察および平面TEM観察より、CAAC−OS膜の結晶部は配向性を有し
ていることがわかる。
【0120】
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)
装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS
膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属され
ることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
略垂直な方向を向いていることが確認できる。
【0121】
一方、CAAC−OS膜に対し、c軸に略垂直な方向からX線を入射させるin−pl
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【0122】
以上のことから、CAAC−OS膜では、異なる結晶部間ではa軸およびb軸の配向は
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に
配列した金属原子の各層は、結晶のab面に平行な面である。
【0123】
なお、結晶部は、CAAC−OS膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の
形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
【0124】
また、CAAC−OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC−OS
膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CA
AC−OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
【0125】
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
【0126】
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の
変動が小さい。よって、当該トランジスタは、信頼性が高い。
【0127】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、C
AAC−OS膜のうち、二種以上を有する積層膜であってもよい。
【0128】
また、CAAC−OS膜を成膜するために、以下の条件を適用することが好ましい。
【0129】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、処理室内に存在する不純物濃度(水素、水、二酸化炭素、および窒素など
)を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露
点が−80℃以下、好ましくは−100℃以下である成膜ガスを用いる。
【0130】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイ
グレーションが起こる。具体的には、基板加熱温度を100℃以上かつ740℃以下、好
ましくは200℃以上かつ500℃以下として成膜する。成膜時の基板加熱温度を高める
ことで、スパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり
、スパッタリング粒子の平らな面が基板に付着する。
【0131】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100
体積%とする。
【0132】
ターゲットの一例として、In−Ga−Zn系酸化物ターゲットについて以下に示す。
【0133】
InO粉末、GaO粉末およびZnO粉末を所定のmol数比で混合し、加圧処
理後、1000℃以上かつ1500℃以下の温度で加熱処理をすることで多結晶であるI
n−Ga−Zn系酸化物ターゲットとする。なお、X、YおよびZは任意の正数である。
ここで、所定のmol数比は、例えば、InO粉末、GaO粉末およびZnO粉末
が、2:2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2で
ある。なお、粉末の種類、およびその混合するmol数比は、作製するターゲットによっ
て適宜変更すればよい。
【0134】
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アル
カリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特
に、アルカリ金属のうちNaは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当
該絶縁膜中に拡散してNaとなる。また、Naは、酸化物半導体膜内において、酸化物
半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結
果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の
低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる
。具体的に、二次イオン質量分析法によるNa濃度の測定値は、5×1016/cm
下、好ましくは1×1016/cm以下、更に好ましくは1×1015/cm以下と
するとよい。同様に、Li濃度の測定値は、5×1015/cm以下、好ましくは1×
1015/cm以下とするとよい。同様に、K濃度の測定値は、5×1015/cm
以下、好ましくは1×1015/cm以下とするとよい。
【0135】
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギー
がインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠
損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると
、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が
起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望
ましい。具体的に、二次イオン質量分析法によるC濃度の測定値、またはSi濃度の測定
値は、1×1018/cm以下とするとよい。上記構成により、トランジスタの電気的
特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
【0136】
また、ソース電極およびドレイン電極に用いられる導電性材料によっては、ソース電極
およびドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場
合、酸化物半導体膜のうち、ソース電極およびドレイン電極に接する領域が、酸素欠損の
形成によりn型化される。
【0137】
n型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導
体膜とソース電極およびドレイン電極との間におけるコンタクト抵抗を下げることができ
る。よって、n型化された領域が形成されることで、トランジスタの移動度およびオン電
流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実
現することができる。
【0138】
なお、ソース電極およびドレイン電極中の金属による酸素の引き抜きは、ソース電極お
よびドレイン電極をスパッタリング法などにより形成する際に起こり得、ソース電極およ
びドレイン電極を形成した後に行われる加熱処理によっても起こり得る。
【0139】
また、n型化される領域は、酸素と結合し易い導電性材料をソース電極およびドレイン
電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Al
、Cr、Cu、Ta、Ti、Mo、Wなどが挙げられる。
【0140】
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層され
た複数の金属酸化物膜で構成されていてもよい。例えば、第1乃至第3の金属酸化物膜が
順に積層されている半導体膜の場合、第1の金属酸化物膜および第3の金属酸化物膜は、
第2の金属酸化物膜を構成する金属元素の少なくとも1つを、その構成要素に含み、伝導
帯下端のエネルギーが第2の金属酸化物膜よりも0.05eV以上、0.07eV以上、
0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下
または0.4eV以下、真空準位に近い酸化物膜である。さらに、第2の金属酸化物膜は
、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【0141】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで
、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第2の
金属酸化物膜にチャネル領域が形成される。即ち、第2の金属酸化物膜とゲート絶縁膜と
の間に第3の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している
第2の金属酸化物膜に、チャネル領域を形成することができる。
【0142】
また、第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1
つをその構成要素に含むため、第2の金属酸化物膜と第3の金属酸化物膜の界面では、界
面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため
、トランジスタの電界効果移動度が高くなる。
【0143】
また、第2の金属酸化物膜と第1の金属酸化物膜の界面に界面準位が形成されると、界
面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動して
しまう。しかし、第1の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少な
くとも1つをその構成要素に含むため、第2の金属酸化物膜と第1の金属酸化物膜の界面
には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等
の電気的特性のばらつきを、低減することができる。
【0144】
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れ
を阻害する界面準位が形成されることがないよう、複数の金属酸化物膜を積層させること
が望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間
における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラ
ップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を
低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を
、単に積層させるよりも、連続接合(ここでは特に伝導帯下端のエネルギーが各膜の間で
連続的に変化するU字型の井戸構造を有している状態)が形成されやすくなる。
【0145】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不
純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプ
を用いて高真空排気(5×10−7Pa乃至1×10−4Pa程度まで)とすることが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体が逆流しないようにしておくことが好ましい。
【0146】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみな
らず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素
ガスやアルゴンガスの露点を、−40℃以下、好ましくは−80℃以下、より好ましくは
−100℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が
取り込まれることを可能な限り防ぐことができる。具体的に、第2の金属酸化物膜がIn
−M−Zn酸化物(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、第2の金
属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M
:Zn=x:y:zとすると/yは、1/3以上かつ6以下、さらには1
以上かつ6以下であって、z/yは、1/3以上かつ6以下、さらには1以上かつ6
以下であることが好ましい。なお、z/yを1以上かつ6以下とすることで、第2の
金属酸化物膜としてCAAC−OS膜が形成されやすくなる。ターゲットの金属元素の原
子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=3:1:2等
がある。
【0147】
具体的に、第1の金属酸化物膜、第3の金属酸化物膜がIn−M−Zn酸化物(Mは、
Ga、Y、Zr、La、Ce、またはNd)の場合、第1の金属酸化物膜、第3の金属酸
化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Z
n=x:y:zとすると/y<x/yであって、z/yは、1/
3以上かつ6以下、さらには1以上かつ6以下であることが好ましい。なお、z/y
を1以上かつ6以下とすることで、第1の金属酸化物膜、第3の金属酸化物膜としてCA
AC−OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては
、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3
:6、In:M:Zn=1:3:8等がある。
【0148】
なお、第1の金属酸化物膜および第3の金属酸化物膜の厚さは、3nm以上かつ100
nm以下、好ましくは3nm以上かつ50nm以下とする。また、第2の金属酸化物膜の
厚さは、3nm以上かつ200nm以下、好ましくは3nm以上かつ100nm以下であ
り、さらに好ましくは3nm以上かつ50nm以下である。
【0149】
3層構造の半導体膜において、第1の金属酸化物膜乃至第3の金属酸化物膜は、非晶質
または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第2の金属酸
化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することが
できるため、第2の金属酸化物膜は結晶質であることが好ましい。
【0150】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、
かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チ
ャネル形成領域において、電流が主として流れる領域をいう。
【0151】
例えば、第1の金属酸化物膜および第3の金属酸化物膜として、スパッタリング法によ
り形成したIn−Ga−Zn系酸化物膜を用いる場合、第1の金属酸化物膜および第3の
金属酸化物膜の成膜には、In−Ga−Zn系酸化物(In:Ga:Zn=1:3:2[
原子数比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスと
してアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし
、基板温度を200℃とし、DC電力を0.5kWとすればよい。
【0152】
また、第2の金属酸化物膜をCAAC−OS膜とする場合、第2の金属酸化物膜の成膜
には、In−Ga−Zn系酸化物(In:Ga:Zn=1:1:1[原子数比])であり
、多結晶のIn−Ga−Zn系酸化物を含むターゲットを用いることが好ましい。成膜条
件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用
い、圧力を0.4Paとし、基板の温度を300℃とし、DC電力を0.5kWとするこ
とができる。
【0153】
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していてもよいし、半
導体膜の端部が丸みを帯びる構造を有していてもよい。
【0154】
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合に
おいても、ソース電極およびドレイン電極に接する領域が、n型化されていてもよい。上
記構成により、トランジスタの移動度およびオン電流を高め、トランジスタを用いた半導
体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有
する半導体膜をトランジスタに用いる場合、n型化される領域は、チャネル領域となる第
2の金属酸化物膜にまで達していることが、トランジスタの移動度およびオン電流を高め
、半導体装置のさらなる高速動作を実現する上で、より好ましい。
【0155】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0156】
(実施の形態7)
本実施の形態では、開示する本発明に係る記憶素子部の回路図について図4を用いて説
明する。
【0157】
図4(A)は、半導体装置の記憶素子部に設けられる回路の一例である。図4(A)に
示すメモリセル630において、トランジスタ160のソースまたはドレインの一方は、
配線150(ビット線とも呼ぶ)と電気的に接続される。トランジスタ160のゲートは
、配線151(ワード線とも呼ぶ)と電気的に接続される。トランジスタ160のソース
またはドレインの他方は、容量素子161の電極の一方と電気的に接続される。容量素子
161の電極の他方は、配線152(容量線とも呼ぶ)と電気的に接続される。
【0158】
ここで、トランジスタ160には、チャネル形成領域に酸化物半導体を有するトランジ
スタが適用される。上述の酸化物半導体を用いたトランジスタは、オフ電流が極めて小さ
いという特徴を有している。このため、トランジスタ160をオフ状態とすることで、容
量素子161に与えられた電位を、極めて長時間にわたって保持することが可能である。
【0159】
図4(A)に示す回路では、容量素子161に与えられた電位を保持可能という特徴を
生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【0160】
はじめに、アナログ値の情報の書き込みおよび保持について説明する。ここでは簡単の
ため、配線152の電位は固定されているものとする。まず、配線151の電位をトラン
ジスタ160がオン状態となる電位にして、トランジスタ160をオン状態とする。これ
により、配線150の電位が、容量素子161の電極の一方に与えられる。すなわち、容
量素子161には、所定の電荷が与えられる(書き込み動作が行われる)。その後、配線
151の電位をトランジスタ160がオフ状態となる電位にして、トランジスタ160を
オフ状態とすることにより、容量素子161に与えられた電荷が保持される(保持動作が
行われる)。トランジスタ160は上述のとおり、極めてオフ電流が小さいので、長期間
にわたって電荷を保持できる。その結果、アナログ値の情報の劣化を防止することが可能
になる。なお、酸化物半導体を用いたトランジスタ160は、低電力で書込み動作を行う
ことが可能であり、動作速度もきわめて大きいという特徴を有する。
【0161】
次に、情報の読み出しについて説明する。配線150に所定の電位(定電位)を与えた
状態で、配線151の電位をトランジスタ160がオン状態となる電位にすると、容量素
子161に保持されている電荷量に応じて、配線150は異なる電位をとる。このため、
配線150の電位を計測することで、保持されている情報を読み出すことができる(読み
出し動作が行われる)。
【0162】
なお、図4(A)では、情報の保持を行うメモリセルが、スイッチング素子として機能
するトランジスタ160を一つだけ有する構成を示しているが、本発明はこの構成に限定
されない。本発明の一態様では、スイッチング素子として機能するトランジスタがメモリ
セル内に少なくとも1つ設けられていれば良く、上記トランジスタの数は複数であっても
よい。メモリセルが、複数のトランジスタで構成されるスイッチング素子を有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
【0163】
なお、本明細書において、トランジスタが直列に接続されている状態とは、例えば、第
1のトランジスタのソース電極またはドレイン電極のいずれか一方が、第2のトランジス
タのソース電極またはドレイン電極のいずれか一方と接続されている状態を意味する。ま
た、例えば、トランジスタが並列に接続されている状態とは、第1のトランジスタのソー
ス電極またはドレイン電極のいずれか一方が第2のトランジスタのソース電極またはドレ
イン電極のいずれか一方に接続され、第1のトランジスタのソース電極またはドレイン電
極のいずれか他方が第2のトランジスタのソース電極またはドレイン電極のいずれか他方
に接続されている状態を意味する。
【0164】
また、トランジスタ160は、ゲート電極を活性層の片側において少なくとも有してい
ればよいが、活性層を間に挟んで存在する一対のゲート電極を有していてもよい。トラン
ジスタ160が、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方
のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極(バ
ックゲート電極)は、電気的に絶縁しているフローティングの状態であってもよいし、電
位が他の配線から与えられている状態であってもよい。後者の場合、一対のゲート電極に
、同じ高さの電位が与えられていてもよいし、バックゲート電極にのみ接地電位などの固
定の電位が与えられていてもよい。バックゲート電極に与える電位の高さを制御すること
で、トランジスタ160の閾値電圧を制御することができる。
【0165】
半導体装置の記憶素子部は、図4(B)に示す回路を有する構成としてもよい。図4
B)に示す回路において、配線153(読み出しビット線とも呼ぶ)は、トランジスタ1
62のソースまたはドレインの一方と電気的に接続される。配線154(ソース線とも呼
ぶ)は、トランジスタ162のソースまたはドレインの他方と電気的に接続される。配線
155(書き込みビット線とも呼ぶ)は、トランジスタ163のソースまたはドレインの
一方と電気的に接続される。配線156(ワード線とも呼ぶ)は、トランジスタ163の
ゲートと電気的に接続される。トランジスタ162のゲートは、トランジスタ163のソ
ースまたはドレインの他方、および容量素子164の電極の一方と電気的に接続される。
配線157(容量線とも呼ぶ)は、容量素子164の電極の他方と電気的に接続される。
【0166】
なお、図4(B)に示す回路の構成は、上述に限定されない。例えば、読み出しビット
線である配線153と、ソース線である配線154と、を入れ替えた構成としてもよい。
また、読み出しビット線である配線153と、書き込みビット線である配線155と、を
1本の配線として一体化した構成としてもよい。
【0167】
ここで、トランジスタ163は、チャネル形成領域に酸化物半導体を有する。上述の酸
化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。
このため、トランジスタ163をオフ状態とすることで、トランジスタ162のゲート電
極の電位を極めて長時間にわたって保持することが可能である。そして、容量素子164
を有することにより、トランジスタ162のゲート電極に与えられた電荷の保持が容易に
なり、また、保持された情報の読み出しが容易になる。なお、酸化物半導体を用いたトラ
ンジスタ163は、低電力で書込み動作を行うことが可能であり、動作速度もきわめて大
きいという特徴を有する。また、トランジスタ162に、上述の酸化物半導体を用いたト
ランジスタを適用してもよい。
【0168】
次いで、図4(C)は、図4(A)の回路を組み合わせた構成の一例である。図4(C
)に示すメモリセルアレイ620は、複数のメモリセル630が縦m個(行)×横n個(
列)マトリクス状に配列された構成を有している(mおよびnは、2以上の整数である)
。例えば、メモリセルアレイ620の1列目には、メモリセル630(1,1)乃至メモ
リセル630(m,1)のm個のメモリセル630が存在し、メモリセルアレイ620の
1行目には、メモリセル630(1,1)乃至メモリセル630(1,n)のn個のメモ
リセル630が存在する。また、メモリセルアレイ620は、m本の配線621(ワード
線とも呼ぶ)、およびn本の配線622(ビット線とも呼ぶ)を有する。なお、メモリセ
ル630(1,1)乃至メモリセル630(m,n)のそれぞれは、図4(A)に示すメ
モリセル630に相当するものである。
【0169】
メモリセル630(i,j)は、トランジスタ631と、容量素子632と、から構成
されている(iは2以上かつm以下の整数であり、jは2以上かつn以下の整数である)
。トランジスタ631のゲートは、配線621と接続されている。トランジスタ631の
ソースまたはドレインの一方は、配線622と接続されている。トランジスタ631のソ
ースまたはドレインの他方は、容量素子の電極の一方と接続されている。また、容量素子
の電極の他方は容量線と接続され、一定の電位が与えられている。なお、図4(C)にお
いて、容量線は省略している。
【0170】
トランジスタ631には、上述の酸化物半導体を用いたトランジスタが適用される。上
述の酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有して
いる。図4(C)に示したメモリセル630(i,j)のように、電荷量の制御によりデ
ータの記憶を行う場合、メモリセル630(i,j)への電荷の供給と、メモリセル63
0(i,j)からの電荷の放出と、メモリセル630(i,j)における電荷の保持とを
、スイッチング素子として機能するトランジスタ631により制御する。よって、データ
の保持時間の長さは、メモリセル630(i,j)に蓄積されている電荷が上記トランジ
スタ631を介してリークする量に依存する。
【0171】
本発明の一態様では、上述したようにトランジスタ631のオフ電流を著しく低くする
ことができるため、上記電荷のリークを防ぐことができ、データの保持時間を長く確保す
ることができる。また、アナログ信号の劣化を防止することが可能になる。さらに、リフ
レッシュ動作の頻度を低く抑えられるため、記憶素子部の消費電力を小さく抑えることが
できる。また、記憶素子部および半導体装置の高速動作を実現することもできる。
【0172】
なお、図4(C)に示したメモリセルアレイ620の駆動を行うため、半導体装置内に
、さらに駆動回路を有してもよい。駆動回路が有するトランジスタは、その活性層に、酸
化物半導体が用いられていてもよいし、或いは、酸化物半導体以外の、非晶質、微結晶、
多結晶、又は単結晶の、シリコン、又はゲルマニウムなどの半導体が用いられていてもよ
い。上述した記憶素子部を有する記憶装置内の全てのトランジスタの活性層に、酸化物半
導体を用いることで、半導体装置作製のためのプロセスを簡略化することができる。また
、駆動回路が有するトランジスタの活性層に、例えば、多結晶又は単結晶のシリコンなど
のように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、半導体
装置の動作を高速で行うことができる。
【0173】
また、図4(A)のメモリセル630および図4(C)のメモリセル630(i,j)
は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどの
その他の回路素子を、さらに有していてもよい。
【0174】
また、図4(C)では、トランジスタ631がシングルゲート構造である場合を例示し
ているが、トランジスタ631は、電気的に接続された複数のゲート電極を有することで
、チャネル形成領域を複数有する、マルチゲート構造であってもよい。
【0175】
上記の構成により、消費電力が少なく、かつ高性能の半導体装置を低コストで提供する
ことが可能である。
【0176】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0177】
(実施の形態8)
本実施の形態では、開示する本発明の半導体装置の断面構造の例について図5を用いて
説明する。
【0178】
図5(A)は、記憶素子部とセンサ部を有する半導体装置の断面構造の一例である。記
憶素子部はトランジスタ1001と容量素子1002を有する。トランジスタ1001は
トップゲート構造の一種である。また、センサ部は記憶素子部の上部に積層して設けられ
た光センサ1003を有する。
【0179】
トランジスタ1001は、基板1004上に設けられた絶縁膜1005上に、酸化物半
導体層1006、ソース電極またはドレイン電極の一方として機能する導電層1007、
ソース電極またはドレイン電極の他方として機能する導電層1008、ゲート絶縁膜10
09、およびゲート電極1010を有する。
【0180】
また、図5(A)では、ゲート絶縁膜1009上において導電層1008と重なる位置
に、電極1011が設けられている。ゲート絶縁膜1009を間に挟んで導電層1008
と電極1011とが重なる領域が、容量素子1002として機能する。
【0181】
また、ゲート電極1010、電極1011およびゲート絶縁膜1009を覆うように、
絶縁層1012が設けられる。ゲート絶縁膜1009と絶縁層1012には開口が設けら
れ、前記開口に導電層1013が設けられる。また、絶縁層1012上には、絶縁層10
22および絶縁層1023が設けられる。絶縁層1022および絶縁層1023の開口に
導電層1015が設けられ、導電層1015が導電層1013に接する。導電層1015
はセンサ部に設けられる電極1016と電気的に接続している。なお、導電層1015お
よび電極1016は、同一の工程で形成することができるため、図5(A)および後述す
図5(B)では同じハッチングパターンを使用している。上記の構成により、コンタク
ト部1014を介し、記憶素子部と、その上方に配置されるセンサ部とが機能的に接続さ
れる。
【0182】
本実施の形態では、光センサ1003の光電変換素子部分であるフォトダイオードの断
面構造を示している。光センサ1003は非晶質薄膜光センサであり、非晶質シリコンで
形成したp層、i層、およびn層を積層したpin型のフォトダイオードを有している。
光センサ1003は、基板上方から照射された光1024を検知する。
【0183】
電極1016上には、第1の半導体層1017としてp型の導電型を有する半導体層が
設けられる。第1の半導体層1017上に、第2の半導体層1018として高抵抗な半導
体層(i型半導体層)が設けられる。第2の半導体層1018上には、第3の半導体層1
019としてn型の導電型を有する半導体層が設けられる。第3の半導体層1019上に
は絶縁層1020が設けられる。また、電極1021が絶縁層1020に設けられた開口
を介して第3の半導体層1019に接続される。
【0184】
第1の半導体層1017はp型半導体層であり、p型を付与する不純物元素を含む非晶
質シリコン膜により形成することができる。第1の半導体層1017は、13族の不純物
元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形
成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si
、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不
純物元素を含まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該
非晶質シリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導
入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリ
コン膜を形成する方法としては、LPCVD(Low Pressure Chemic
al Vapor Deposition)法、気相成長法、又はスパッタリング法等を
用いればよい。第1の半導体層1017の膜厚は10nm以上かつ50nm以下となるよ
う形成することが好ましい。
【0185】
第2の半導体層1018は、i型半導体層(真性半導体層)であり、非晶質シリコン膜
により形成する。第2の半導体層1018は、半導体材料ガスを用いて、プラズマCVD
法により形成する。半導体材料ガスとしては、シラン(SiH)を用いればよい。また
は、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよ
い。第2の半導体層1018の形成は、LPCVD法、気相成長法、スパッタリング法等
により行ってもよい。第2の半導体層1018の膜厚は200nm以上かつ1000nm
以下となるように形成することが好ましい。
【0186】
第3の半導体層1019は、n型半導体層であり、n型を付与する不純物元素を含む非
晶質シリコン膜により形成する。第3の半導体層1019は、15族の不純物元素(例え
ばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導
体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiH
Cl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含
まない非晶質シリコン膜を形成した後に、拡散法やイオン注入法を用いて該非晶質シリコ
ン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加
熱等を行うことで、不純物元素を拡散させるとよい。この場合に非晶質シリコン膜を形成
する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい
。第3の半導体層1019の膜厚は20nm以上かつ200nm以下となるよう形成する
ことが好ましい。
【0187】
また、第1の半導体層1017、第2の半導体層1018、および第3の半導体層10
19として、非晶質半導体ではなく多結晶半導体もしくは微結晶半導体を用いることで、
多結晶薄膜光センサを形成することができる。また、第2の半導体層1018のみを多結
晶半導体もしくは微結晶半導体で形成してもよい。
【0188】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安
定状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半
導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対
して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマ
ンスペクトルが単結晶シリコンを示す520cm−1よりも低波数側に、シフトしている
。即ち、単結晶シリコンを示す520cm−1と非晶質シリコンを示す480cm−1
間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手(ダングリング
ボンド)を終端するため水素またはハロゲンを少なくとも1原子%またはそれ以上含ませ
ている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて
格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【0189】
この微結晶半導体膜は、周波数が数十MHz以上かつ数百MHz以下の高周波プラズマ
CVD法、または周波数が1GHz以上のマイクロ波プラズマCVD装置により形成する
ことができる。代表的には、SiH、Si、SiHCl、SiHCl、S
iCl、SiFなどの水素化珪素を水素で希釈して形成することができる。また、水
素化珪素および水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種
または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらの
ときの水素化珪素に対して水素の流量比を5倍以上かつ200倍以下、好ましくは50倍
以上かつ150倍以下、更に好ましくは100倍とする。さらには、シリコンを含む気体
中に、CH、C等の炭化物気体、GeH、GeF等のゲルマニウム化気体、
等を混入させてもよい。
【0190】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、半導体層
を積層して形成するpin型フォトダイオードの場合は、p型の半導体層側を受光面とし
てもよい。
【0191】
このようにして、可視光に対して光感度を持つ光センサを用いることで、周囲の照度を
アナログ値として取得することができる。また、取得されたアナログ値の情報を、記憶素
子部に保存することができる。
【0192】
なお、上記の構成例では、センサ部は記憶素子部の上方に設けられているため、半導体
装置の占有する面積を小さくすることが可能になる。そのため半導体装置の小型化が可能
になる。なお、センサ部と記憶素子部の構成は上記の構成に限定されない。例えばセンサ
部と記憶素子部を半導体装置内の同じ階層に設ける構成としてもよい。
【0193】
また、トランジスタ1001としてシングルゲート構造のトランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタと
して形成することもできる。また、ボトムゲート構造のトランジスタを形成してもよい。
【0194】
また、基板1004としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス
またはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板
、サファイア基板などを用いることができる。また、基板1004として、可撓性基板(
フレキシブル基板)を用いてもよい。可撓性基板を用いる場合、可撓性基板上にトランジ
スタ1001を直接作製してもよいし、他の作製基板上にトランジスタ1001を作製し
、剥離プロセスを経た後に、可撓性基板上に転置してもよい。なお、剥離プロセスを行う
ために、作製基板とトランジスタ等との間に、剥離層を設けるとよい。可撓性基板を用い
ることで、耐久性に優れた半導体装置を提供することができる。
【0195】
基板1004は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成さ
れた基板であってもよい。この場合、トランジスタ1001のゲート電極1010、導電
層1007、および導電層1008の少なくとも一つは、上記の他のデバイスと電気的に
接続されていてもよい。
【0196】
絶縁膜1005は、基板1004からの不純物の拡散を防止する役割を有するほか、酸
化物半導体層1006に酸素を供給する役割を担うことができる。したがって、絶縁膜1
005は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶
縁膜であることがより好ましい。また、上述のように基板1004が他のデバイスが形成
された基板である場合、絶縁膜1005は、層間絶縁膜としての機能も有する。その場合
は、表面が平坦になるようにCMP(Chemical Mechanical Pol
ishing)法等で平坦化処理を行うことが好ましい。
【0197】
なお、絶縁膜1005が酸化物半導体層1006に直接接する場合、絶縁膜1005の
平均面粗さ(Ra)を、0.1nm以上かつ0.5nm未満とすることが好ましい。これ
は、酸化物半導体層1006に含まれる結晶が絶縁膜1005の表面に略垂直な方向に成
長することに由来する。
【0198】
また、本構成例では基板上方から照射される光を検知する構成を示しているが、本実施
の形態はこの構成に限定されない。例えば基板下方から入射する外光を検知するように、
記憶素子部と基板の間にセンサ部を配置する構成としてもよい。
【0199】
<変形例>
なお、上述した半導体装置は、本実施の形態の半導体装置の一例であり、上述した半導
体装置と異なる点を有する半導体装置も本実施の形態には含まれる。
【0200】
例えば、半導体装置において、複数の酸化物半導体層を積層したトランジスタを用いる
こともできる。図5(B)示すトランジスタ2001は、基板2004上に設けられた絶
縁膜2005上に形成される。トランジスタ2001は、絶縁膜2005上に形成された
絶縁層2006a、絶縁層2006a上に形成された酸化物半導体層2006b、絶縁層
2006aおよび酸化物半導体層2006bのそれぞれの一部と接するソース電極または
ドレイン電極の一方として機能する導電層2007、およびソース電極またはドレイン電
極の他方として機能する導電層2008を有する。また、酸化物半導体層2006b上に
形成され、導電層2007および導電層2008と一部が接する絶縁層2006cを有す
る。さらに、絶縁層2006c上に形成されたゲート絶縁膜2009、当該ゲート絶縁膜
2009上に形成されたゲート電極2010を有する。
【0201】
ここで、絶縁層2006a、酸化物半導体層2006b、絶縁層2006cなどに適用
可能な半導体および絶縁体について説明する。
【0202】
なお、絶縁層2006a、または絶縁層2006cは、後述する材料、およびその比率
によっては、半導体に分類される場合がある。本実施の形態の変形例では、酸化物半導体
層2006bがトランジスタのチャネル形成領域として機能するため、絶縁層2006a
と絶縁層2006cの内部ではキャリアの移動は起こらない場合がある。そのため、本実
施の形態では、絶縁層2006a、または絶縁層2006cが半導体としての性質を持っ
ていたとしても、絶縁体として表記する。
【0203】
酸化物半導体層2006bは、例えば、インジウムを含む酸化物半導体である。酸化物
半導体層2006bは、例えば、インジウムを含むと、キャリア移動度(電子移動度)が
高くなる。また、酸化物半導体層2006bは、元素Mを含むと好ましい。元素Mは、好
ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元
素Mに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウ
ム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニ
ウム、タンタル、タングステンなどがある。ただし、元素Mとして、前述の元素を複数組
み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元
素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または
、元素Mは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素
である。また、酸化物半導体層2006bは、亜鉛を含むと好ましい。酸化物半導体は、
亜鉛を含むと結晶化しやすくなる場合がある。
【0204】
ただし、酸化物半導体層2006bは、インジウムを含む酸化物半導体に限定されない
。酸化物半導体層2006bは、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、
インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含
む酸化物半導体などであっても構わない。
【0205】
酸化物半導体層2006bは、例えば、エネルギーギャップが大きい酸化物を用いる。
酸化物半導体層2006bのエネルギーギャップは、例えば、2.5eV以上4.2eV
以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5e
V以下とする。
【0206】
例えば、絶縁層2006aおよび絶縁層2006cは、酸化物半導体層2006bを構
成する酸素以外の元素一種以上、または二種以上から構成される酸化物である。酸化物半
導体層2006bを構成する酸素以外の元素一種以上、または二種以上から絶縁層200
6aおよび絶縁層2006cが構成されるため、絶縁層2006aと酸化物半導体層20
06bとの界面、および酸化物半導体層2006bと絶縁層2006cとの界面において
、界面準位が形成されにくい。
【0207】
絶縁層2006a、酸化物半導体層2006bおよび絶縁層2006cは、少なくとも
インジウムを含むと好ましい。なお、絶縁層2006aがIn−M−Zn酸化物のとき、
InおよびMの和を100atomic%としたとき、好ましくはInが50atomi
c%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic
%未満、Mが75atomic%より高いとする。また、酸化物半導体層2006bがI
n−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ま
しくはInが25atomic%より高く、Mが75atomic%未満、さらに好まし
くはInが34atomic%より高く、Mが66atomic%未満とする。また、絶
縁層2006cがIn−M−Zn酸化物のとき、InおよびMの和を100atomic
%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より
高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高
くする。なお、絶縁層2006cは、絶縁層2006aと同種の酸化物を用いても構わな
い。ただし、絶縁層2006aまたは/および絶縁層2006cがインジウムを含まなく
ても構わない場合がある。例えば、絶縁層2006aまたは/および絶縁層2006cが
酸化ガリウムであっても構わない。
【0208】
酸化物半導体層2006bは、絶縁層2006aおよび絶縁層2006cよりも電子親
和力の大きい酸化物を用いる。例えば、酸化物半導体層2006bとして、絶縁層200
6aおよび絶縁層2006cよりも電子親和力の0.07eV以上1.3eV以下、好ま
しくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以
下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの
差である。
【0209】
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有す
る。そのため、絶縁層2006cがインジウムガリウム酸化物を含むと好ましい。ガリウ
ム原子割合[Ga/(In+Ga)]は、例えば、70%以上、好ましくは80%以上、
さらに好ましくは90%以上とする。
【0210】
絶縁層2006a、酸化物半導体層2006b、および絶縁層2006cが積層構造と
なっており、このときゲート電圧を印加すると、電子親和力の大きい酸化物半導体層20
06bにチャネル形成領域を設けることができる。その結果、高い電界効果移動度および
安定した電気特性を有するトランジスタを形成することができる。
【0211】
また、図5(B)では、導電層2008上に、絶縁層2014、絶縁層2015、およ
び電極2011が設けられた領域を有する。当該領域が容量素子2002として機能する
。なお、絶縁層2014および絶縁層2015は、それぞれ絶縁層2006cおよびゲー
ト絶縁膜2009と同一物質を含む層である。
【0212】
また、ゲート電極2010、電極2011、導電層2007、および導電層2008を
覆うように、絶縁層2012が設けられる。絶縁層2012には開口が設けられ、前記開
口に導電層2013が設けられる。また、導電層1015が導電層2013に接する。上
記の構成により、コンタクト部1014を介し、記憶素子部と、その上方に配置されるセ
ンサ部とが機能的に接続される。
【0213】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0214】
(実施の形態9)
本実施の形態では、開示する本発明の半導体装置の断面構造の例について図6を用いて
説明する。
【0215】
図6(A)は、記憶素子部とセンサ部を有する半導体装置の断面構造の一例である。記
憶素子部はトランジスタ3001と容量素子3002を有する。トランジスタ3001は
トップゲート構造の一種である。また、センサ部は記憶素子部の上部に積層して設けられ
た圧力センサ3003を有する。
【0216】
トランジスタ3001は、基板3004上に設けられた絶縁膜3005上に、酸化物半
導体層3006、ソース電極またはドレイン電極の一方として機能する導電層3007、
ソース電極またはドレイン電極の他方として機能する導電層3008、ゲート絶縁膜30
09、およびゲート電極3010を有する。
【0217】
また、図6(A)では、ゲート絶縁膜3009上において導電層3008と重なる位置
に、電極3011が設けられている。ゲート絶縁膜3009を間に挟んで導電層3008
と電極3011とが重なる領域が、容量素子3002として機能する。
【0218】
また、ゲート電極3010、電極3011およびゲート絶縁膜3009を覆うように、
絶縁層3012が設けられる。ゲート絶縁膜3009と絶縁層3012には開口が設けら
れ、前記開口に導電層3013が設けられる。また、絶縁層3012上には、絶縁層30
22および絶縁層3023が設けられる。絶縁層3022および絶縁層3023の開口に
導電層3015が設けられ、導電層3015が導電層3013に接する。導電層3015
はセンサ部に設けられる第1の導電層3016と電気的に接続している。なお、導電層3
015および第1の導電層3016は、同一の工程で形成することができるため、図6
A)および後述する図6(B)では同じハッチングパターンを使用している。上記の構成
により、コンタクト部3014を介し、記憶素子部と、その上方に配置されるセンサ部と
が機能的に接続される。
【0219】
本実施の形態の圧力センサ3003は、MEMS(Micro Electro Me
chanical System)と呼ばれる、微小電気機械システムの一種である。ま
た単にマイクロマシンと呼ばれることもある。
【0220】
圧力センサ3003は、絶縁層3023上に、第1の導電層3016、絶縁層3017
、および構造層である第2の導電層3019を有する。第2の導電層3019の端部は絶
縁層3020により覆われる。絶縁層3020に設けられた開口に電極層3021が形成
され、電極層3021は第2の導電層3019と接続される。
【0221】
圧力センサ3003において、第2の導電層3019は一部が露出している。また、第
2の導電層3019の下方には、空間3018を有する。このような空間によって、第2
の導電層3019は外界の圧力に応じて変形する。例えば、圧力3024を受けて上下、
左右、またはある軸を中心に回転するように変形する。そのため、第1の導電層3016
と第2の導電層3019との間の距離が変化する可変容量を形成することができる。この
構造を利用して、圧力検知素子を構成することができる。
【0222】
第1の導電層3016と第2の導電層3019としては、金属材料や結晶性半導体材料
を使用することができる。また、酸化物半導体層3006に用いられるものと同種の酸化
物半導体に、水素や不純物元素を添加して酸化物導電体を作製してもよい。当該酸化物導
電体を第1の導電層3016と第2の導電層3019の少なくとも一方に使用することが
可能である。酸化物導電体を使用することにより、透光性に優れた半導体装置を作製する
ことができる。
【0223】
また、第2の導電層3019を、熱膨張率の異なる2種類の物質を積層させて作製する
ことができる。この場合、第2の導電層3019は温度変化によって膨張または収縮する
ので、温度を測定することも可能になる。
【0224】
空間3018の形成は、空間を形成したい領域に犠牲層を形成し、該犠牲層上に第2の
導電層3019を形成し、その後の工程で該犠牲層をエッチング処理などにより除去する
ことによって行う。このような犠牲層は、金属元素、金属化合物、酸化物半導体、シリコ
ン、シリコン酸化物、またはシリコン窒化物を有する材料から形成することができる。ま
た該犠牲層は導電体であっても、絶縁体であってもよい。
【0225】
このようにして、圧力に対して感度を持つ圧力センサを用いることで、半導体装置に加
わる圧力をアナログ値の情報として取得することができる。また、取得されたアナログ値
の情報を、記憶素子部に保存することができる。
【0226】
なお、上記の構成例では、センサ部は記憶素子部の上方に設けられているため、半導体
装置の占有する面積を小さくすることが可能になる。そのため半導体装置の小型化が可能
になる。なお、センサ部と記憶素子部の構成は上記の構成に限定されない。例えばセンサ
部と記憶素子部を半導体装置内の同じ階層に設ける構成としてもよい。
【0227】
また、トランジスタ3001としてシングルゲート構造のトランジスタを用いて説明す
るが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタと
して形成することもできる。また、ボトムゲート構造のトランジスタを形成してもよい。
【0228】
また、基板3004としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス
またはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板
、サファイア基板などを用いることができる。また、基板3004として、可撓性基板(
フレキシブル基板)を用いてもよい。可撓性基板を用いる場合、可撓性基板上にトランジ
スタ3001を直接作製してもよいし、他の作製基板上にトランジスタ3001を作製し
、剥離プロセスを経た後に、可撓性基板上に転置してもよい。なお、剥離プロセスを行う
ために、作製基板とトランジスタ等との間に、剥離層を設けるとよい。可撓性基板を用い
ることで、耐久性に優れた半導体装置を提供することができる。
【0229】
基板3004は、単なる支持材料に限らず、他のトランジスタなどのデバイスが形成さ
れた基板であってもよい。この場合、トランジスタ3001のゲート電極3010、導電
層3007、および導電層3008の少なくとも一つは、上記の他のデバイスと電気的に
接続されていてもよい。
【0230】
絶縁膜3005は、基板3004からの不純物の拡散を防止する役割を有するほか、酸
化物半導体層3006に酸素を供給する役割を担うことができる。したがって、絶縁膜3
005は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶
縁膜であることがより好ましい。また、上述のように基板3004が他のデバイスが形成
された基板である場合、絶縁膜3005は、層間絶縁膜としての機能も有する。その場合
は、表面が平坦になるようにCMP法等で平坦化処理を行うことが好ましい。
【0231】
なお、絶縁膜3005が酸化物半導体層3006に直接接する場合、絶縁膜3005の
平均面粗さ(Ra)を、0.1nm以上かつ0.5nm未満とすることが好ましい。これ
は、酸化物半導体層3006に含まれる結晶が絶縁膜3005の表面に略垂直な方向に成
長することに由来する。
【0232】
また、本構成例では基板上方から加えられる圧力を測定する構成を示しているが、本実
施の形態はこの構成に限定されない。例えば基板下方から加えられる圧力を測定するよう
に、記憶素子部と基板の間にセンサ部を配置する構成としてもよい。
【0233】
<変形例>
なお、上述した半導体装置は、本実施の形態の半導体装置の一例であり、上述した半導
体装置と異なる点を有する半導体装置も本実施の形態には含まれる。
【0234】
例えば、半導体装置において、複数の酸化物半導体層を積層したトランジスタを用いる
こともできる。図6(B)示すトランジスタ4001は、基板4004上に設けられた絶
縁膜4005上に形成される。トランジスタ4001は、絶縁膜4005上に形成された
絶縁層4006a、絶縁層4006a上に形成された酸化物半導体層4006b、絶縁層
4006aおよび酸化物半導体層4006bのそれぞれの一部と接するソース電極または
ドレイン電極の一方として機能する導電層4007、およびソース電極またはドレイン電
極の他方として機能する導電層4008を有する。また、酸化物半導体層4006b上に
形成され、導電層4007および導電層4008と一部が接する絶縁層4006cを有す
る。さらに、絶縁層4006c上に形成されたゲート絶縁膜4009、当該ゲート絶縁膜
4009上に形成されたゲート電極4010を有する。
【0235】
絶縁層4006aは、絶縁層2006aについての記載を参照する。また、酸化物半導
体層4006bは、酸化物半導体層2006bについての記載を参照する。また、絶縁層
4006cは、絶縁層2006cについての記載を参照する。
【0236】
絶縁層4006a、酸化物半導体層4006b、および絶縁層4006cが積層構造と
なっており、このときゲート電圧を印加すると、電子親和力の大きい酸化物半導体層40
06bにチャネル形成領域を設けることができる。その結果、高い電界効果移動度および
安定した電気特性を有したトランジスタを形成することができる。
【0237】
また、図6(B)では、導電層4008上に、酸化物半導体層4014、絶縁層401
5、および電極4011が設けられた領域を有する。当該領域が容量素子4002として
機能する。なお、酸化物半導体層4014および絶縁層4015は、それぞれ絶縁層40
06cおよびゲート絶縁膜4009と同一物質を含む層である。
【0238】
また、ゲート電極4010、電極4011、導電層4007、および導電層4008を
覆うように、絶縁層4012が設けられる。絶縁層4012には開口が設けられ、前記開
口に導電層4013が設けられる。また、導電層3015が導電層4013に接する。上
記の構成により、コンタクト部3014を介し、記憶素子部と、その上方に配置されるセ
ンサ部と、が機能的に接続される。
【0239】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0240】
(実施の形態10)
本実施の形態では、開示する本発明の半導体装置に適用できる光センサやアンプの例に
ついて、図7を参照して説明する。
【0241】
図7(A)に、基本的な構成図を示す。光電変換素子3601に光が照射され、照度に
応じて電流が流れる。その電流を電流電圧変換回路3902で電圧信号に変換する。この
ように、光電変換素子3601と、電流電圧変換回路3902と、で光センサ113が構
成される。そして、光センサ113から出力された信号は、アンプ114へ入力される。
図7(A)では、オペアンプを用いた電圧フォロワ回路を示した。ただし、これに限定さ
れない。また、光センサ113とアンプ114の間に記憶素子部を設けた構成としてもよ
い。
【0242】
また、図7(B)のように、光電変換素子3601とカレントミラー回路3803とに
流れる電流を電流電圧変換回路3802に流すようにして、光に対する感度を向上させた
り、ノイズに対する耐性を向上させたりしてもよい。また、このようにすることにより、
光電変換素子3601に接続される配線とカレントミラー回路の出力とを1つにすること
が出来るため、接続端子を減らすことが出来る。
【0243】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0244】
(実施の形態11)
本実施の形態では、生体の機能データを取得することが可能な検査装置の例について、
図8を用いて説明する。
【0245】
図8(A)に示す検査装置3950は、保護層がコーティングされたカプセル3952
内に本発明の一態様である半導体装置3951を有する。カプセル3952と半導体装置
3951の間には、充填剤3953が満たされていてもよい。
【0246】
図8(B)に示す検査装置3955は、保護層がコーティングされたカプセル3952
内に本発明の一態様である半導体装置3951を有する。また、半導体装置の電極395
6がカプセル3952の外側に露出している。カプセル3952と半導体装置3951の
間には、充填剤3953が満たされていてもよい。
【0247】
検査装置3950および3955に設けられる半導体装置3951は、センサ部を有す
る半導体装置である。センサ部において、物理量や化学量を測定して生体の機能データを
取得する。また、取得したアナログ値の情報を記憶素子部に保存することが可能である。
物理量として、圧力、光、音波等を測定する場合、図8(A)に示すような、電極がカプ
セル3952の外部に露出してない検査装置3950を用いることができる。また、温度
、流量、磁気、加速度、湿度、ガス等の気体成分やイオン等の液体成分等の化学物質等を
検出する場合、図8(B)に示すような、電極3956がカプセル3952の外部に露出
している検査装置3955を用いることが好ましい。
【0248】
カプセルの表面に設けられた保護層は、ダイヤモンドライクカーボン(DLC)、窒化
珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいることが好ましい。カプセルや充
填材は様々なものを適宜用いることができる。カプセルに保護層を設けることで、生体内
でカプセルや半導体装置が溶解、変性することを防止することが可能である。
【0249】
また、生体内に検査装置を導入する場合、生体に対して影響の少ない半導体材料や、各
種電極材料を適宜選択して検査装置を構成するとよい。
【0250】
次に、検査装置の使用方法について説明する。図8(D)に示すように、被験者396
2が検査装置3950を嚥下する。嚥下された検査装置3950は、体内腔3963を移
動する。体内腔3963において、検査装置3950は生体の機能データを取得する。ま
た、体内腔3963より排出された検査装置3950から外部回路にデータを読み出し、
被験者の生体の機能データを分析することが可能である。
【0251】
また、図8(E)に示すように、被験者3962の表面に検査装置3955を張り付け
、被験者の生体の機能データを取得しても良い。取得されたデータは、被験者の近傍に設
置された外部回路3964に送信する。この場合、被験者の測定対象部に電極3956が
接するように検査装置3955を設ける。外部回路3964は、この結果を受信する。こ
の受信結果を、生体情報管理コンピュータで記録し、処理することで、被験者の生体情報
を管理することが可能である。なお、外部回路3964をベッド3960に設けることで
、身体機能が不全で、移動が困難な被験者の生体情報を常時取得することが可能であり、
被験者の病状や健康状態を管理することが可能である。また、本実施の形態の検査装置は
、安価であるため、複数の検査装置を定期的に交換する用途や、使い捨てにする用途等に
も適している。
【0252】
なお、図8(C)に示す態様で、検査装置3950または検査装置3955を使用する
こともできる。図8(C)は、複数の検査装置3950をカプセル3957に充填した例
である。例えば上記のカプセル3957は生体内で溶解する構成とすることで、複数の検
査装置3950を生体内に容易に導入することが可能になる。
【0253】
半導体装置を複数使用することで複数のセンサ部で生体内の情報を測定することが可能
である。その結果、高精度で信頼性の高いデータを得ることができる。具体的には、得ら
れた複数のデータを統計処理し、偶然誤差による影響を低減させることができる。また、
複数のデータから標準偏差を求め、測定ばらつきを含むデータを管理することも可能であ
る。また、本実施の形態の検査装置に設けられる半導体装置はアナログデジタル変換回路
を有さない。そのため、検査装置を小型にすることができ、生体内において空間分解能の
高い測定を行うことが可能である。また、低消費電力の半導体装置を構成することができ
る。
【0254】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0255】
(実施の形態12)
本実施の形態では、開示する本発明の半導体装置のセンサ部で取得したデータを受信す
る入出力装置の例について、図9を用いて説明する。
【0256】
図9(A)に示すように、本発明の一態様の半導体装置901内のアナログ値の情報は
、入出力装置902により読みだされる。半導体装置901と入出力装置902は無線の
方式で情報の伝送を行う。入出力装置902はケーブル903を介してコンピュータ90
4に接続される。コンピュータ904により、得られた情報に対して各種の統計処理を行
うことが可能である。なお、半導体装置901と入出力装置902との情報の伝送は無線
に限定されない。例えば、半導体装置901と入出力装置902との情報の伝送を有線の
方式で行ってもよい。
【0257】
図9(B)に、入出力装置902の回路構成の一例を示す。入出力装置は入力ポート9
21、アナログデジタル変換回路922、制御回路923、演算処理回路924、メモリ
925、電源回路926、および出力ポート927を有する。半導体装置901の出力ポ
ートが入出力装置902の入力ポート921に接続されると、入出力装置902の制御回
路923が接続情報を取得する。そして、半導体装置901が記憶するアナログ値の情報
を入出力装置に伝送することが可能になる。伝送されたアナログ値の情報は、アナログデ
ジタル変換回路922において、デジタル信号に変換される。得られたデジタル信号は、
演算処理回路924、メモリ925などを利用して加工され、出力ポート927を介して
出力される。
【0258】
上記のように、半導体装置901にはアナログデジタル変換回路を設けず、アナログ値
の情報の測定機能と記憶機能のみを実装することができる。また、アナログデジタル変換
回路は半導体装置外部の入出力装置902に設置される構成とする。したがって、半導体
装置901の小型化と作製コストの低減が可能になる。同時に、半導体装置901の消費
電力も下げることが可能である。
【0259】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【0260】
(実施の形態13)
本実施の形態では、開示する本発明の半導体装置を備えた電子機器の例、および半導体
装置の使用の形態について、図10を用いて説明する。
【0261】
図10(A)はロボット1100であり、胴部、脚部、頭部、腕部を有する。ロボット
1100は、介護現場などで人間を支援する用途に使用することができる。また、工場内
で産業用ロボットとして使用することができる。ロボットが人や物の把持をする際には、
圧力などを高精度で計測可能な触覚センサが必要である。そのため、ロボット1100の
全身に触覚センサを高密度に分布させる。本実施の形態のロボット1100の腕部には、
触覚センサを有する半導体装置1101が複数設けられ、ロボット1100の胴部には、
触覚センサを有する半導体装置1102が複数設けられ、ロボット1100の脚部には、
触覚センサを有する半導体装置1103が複数設けられている。
【0262】
触覚センサは、例えばシリコン薄膜で構成し、触れられた際のシリコン薄膜の変形を静
電容量変化に変えて検知することが可能である。触覚センサの計測可能な力の範囲やセン
サの数、密度は、使用目的に合わせて適宜変えることができる。また、使用用途に合わせ
てセンサの種類を変えても良い。また、使用により消耗が予測される場合、半導体装置を
消耗品として定期的に交換可能な構成とすると良い。
【0263】
図10(B)は屋外における半導体装置の使用の態様を示す図である。図10(B)は
バス1200、および道路脇に設けられたガードレール1201を示す。ガードレール1
201には複数の半導体装置1202が設けられている。
【0264】
半導体装置1202は、バス1200や自動車から排出される酸化窒化物などの浮遊量
を測定するアナログセンサを備える。また、屋外に浮遊する花粉や、微小粒子状物質など
の汚染物質の量を測定するアナログセンサを備えても良い。複数の半導体装置を用いるこ
とで、それらの情報を正確に取得することができる。また、半導体装置を定期的に交換可
能な構成としても良い。
【0265】
また、図10(B)ではガードレール1201にセンサを設ける一例について示したが
、本実施の形態はこれに限定されない。例えば、バス1200や自動車の車体に本発明の
一態様の半導体装置を複数取り付けて、各種データを取得しても良い。また電車などの公
共交通機関に本発明の一態様の半導体装置を複数設置する構成としても良い。
【0266】
半導体装置を複数使用することで複数のセンサ部で情報を測定することが可能である。
その結果、高精度で信頼性の高いデータを得ることができる。具体的には、得られた複数
のデータを統計処理し、偶然誤差による影響を低減させることができる。また、複数のデ
ータから標準偏差を求め、測定ばらつきを含むデータを管理することが可能である。また
、本実施の形態の半導体装置はアナログデジタル変換回路を有さない。そのため、安価な
半導体装置を提供することができる。また、低消費電力の半導体装置を構成することがで
きる。
【0267】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。
【符号の説明】
【0268】
100 半導体装置
101 電源部
102 センサ部
103 記憶素子部
104 トランジスタ
105 出力ポート
113 光センサ
114 アンプ
150 配線
151 配線
152 配線
153 配線
154 配線
155 配線
156 配線
157 配線
160 トランジスタ
161 容量素子
162 トランジスタ
163 トランジスタ
164 容量素子
200 半導体装置
202a センサ素子
202b センサ素子
300 半導体装置
301 アンテナ部
400 半導体装置
401 タイマー回路
500 半導体装置
501 増幅器
620 メモリセルアレイ
621 配線
622 配線
630 メモリセル
631 トランジスタ
632 容量素子
901 半導体装置
902 入出力装置
903 ケーブル
904 コンピュータ
921 入力ポート
922 アナログデジタル変換回路
923 制御回路
924 演算処理回路
925 メモリ
926 電源回路
927 出力ポート
1001 トランジスタ
1002 容量素子
1003 光センサ
1004 基板
1005 絶縁膜
1006 酸化物半導体層
1007 導電層
1008 導電層
1009 ゲート絶縁膜
1010 ゲート電極
1011 電極
1012 絶縁層
1013 導電層
1014 コンタクト部
1015 導電層
1016 電極
1017 第1の半導体層
1018 第2の半導体層
1019 第3の半導体層
1020 絶縁層
1021 電極
1022 絶縁層
1023 絶縁層
1024 光
1100 ロボット
1101 半導体装置
1102 半導体装置
1103 半導体装置
1200 バス
1201 ガードレール
1202 半導体装置
2001 トランジスタ
2002 容量素子
2004 基板
2005 絶縁膜
2006a 絶縁層
2006b 酸化物半導体層
2006c 絶縁層
2007 導電層
2008 導電層
2009 ゲート絶縁膜
2010 ゲート電極
2011 電極
2012 絶縁層
2013 導電層
2014 絶縁層
2015 絶縁層
3001 トランジスタ
3002 容量素子
3003 圧力センサ
3004 基板
3005 絶縁膜
3006 酸化物半導体層
3007 導電層
3008 導電層
3009 ゲート絶縁膜
3010 ゲート電極
3011 電極
3012 絶縁層
3013 導電層
3014 コンタクト部
3015 導電層
3016 第1の導電層
3017 絶縁層
3018 空間
3019 第2の導電層
3020 絶縁層
3021 電極層
3022 絶縁層
3023 絶縁層
3024 圧力
3601 光電変換素子
3802 電流電圧変換回路
3803 カレントミラー回路
3902 電流電圧変換回路
3950 検査装置
3951 半導体装置
3952 カプセル
3953 充填剤
3955 検査装置
3956 電極
3962 被験者
3963 体内腔
3964 外部回路
3960 ベッド
3957 カプセル
4001 トランジスタ
4002 容量素子
4004 基板
4005 絶縁膜
4006a 絶縁層
4006b 酸化物半導体層
4006c 絶縁層
4007 導電層
4008 導電層
4009 ゲート絶縁膜
4010 ゲート電極
4011 電極
4012 絶縁層
4013 導電層
4014 酸化物半導体層
4015 絶縁層
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
【手続補正書】
【提出日】2019年11月1日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
カプセル内に設けられた半導体装置と、
前記カプセルと前記半導体装置との間に設けられた充填剤と、を有し、
前記半導体装置は、電源部と、センサ部と、記憶素子部と、を有し、
前記電源部は、前記センサ部と、前記記憶素子部に電気的に接続され
前記センサ部は、前記記憶素子部に電気的に接続され
前記センサ部は、アナログ値の情報を取得するセンサ素子を有し、
前記記憶素子部は、前記センサ素子から出力された前記アナログ値の情報を記憶する機能を有する検査装置。
【請求項2】
請求項1において、
前記半導体装置の電極は、前記カプセルの外側に露出した領域を有する検査装置。
【請求項3】
請求項1または2において、
前記カプセルは、保護層でコーティングされている検査装置。
【請求項4】
請求項3において、
前記保護層は、ダイヤモンドライクカーボン(DLC)、窒化珪素、酸化珪素、酸窒化珪素、又は窒化炭素を含んでいる検査装置。