【解決手段】溶接電源装置A1は、整流回路1と、力率改善回路2と、インバータ回路3と、力率改善回路2を制御する力率改善制御回路8とを備え、アークを発生させるための電力を出力する。力率改善制御回路8は、力率改善回路2の出力電圧に基づいて駆動信号を生成する駆動信号生成部(PFC制御IC84および駆動回路86)と、整流回路1に三相交流電力が入力されたか、単相交流電力が入力されたかを判別する判別回路81と、を備える。力率改善制御回路8は、単相運転時には、駆動信号を力率改善回路2に入力し、三相運転時には、三相交流電力の入力開始から、出力電圧が第1電圧以上になるまでは、駆動信号を力率改善回路2に入力し、出力電圧が第1電圧以上になった後は、駆動信号の出力を停止する。
前記力率改善制御回路は、前記出力電圧が前記第1電圧以上になった後に第2電圧以下になった場合は、第3電圧以上になるまで、前記駆動信号を前記スイッチング素子に入力する、
請求項1に記載のアーク加工電源装置。
【発明を実施するための形態】
【0013】
以下、本発明の好ましい実施の形態を、本発明を溶接電源装置に適用した場合を例として、添付図面を参照して具体的に説明する。
【0014】
〔第1実施形態〕
図1は、第1実施形態に係る溶接電源装置A1の全体構成を示すブロック図である。溶接電源装置A1は、アーク溶接システムにおいて、溶接トーチTおよび母材Wに、アークを発生させるために電力を供給する。溶接電源装置A1は、図示しない配電設備から交流電力を供給され、アーク溶接に適した直流電力に変換して出力する。溶接電源装置A1は、単相/三相兼用の溶接電源装置であり、配電設備から、単相交流電力または三相交流電力を入力される。溶接電源装置A1は、3個の入力端子u,v,wを備えており、三相交流電力を入力される場合、3個の入力端子u,v,wそれぞれに、三相のいずれかの相の交流電力が入力される。一方、溶接電源装置A1は、単相交流電力を入力される場合、入力端子u,vに交流電力が入力される。したがって、入力端子vと入力端子wとの間には電圧が印加されない。また、溶接電源装置A1は、出力端子a,bを備えている。出力端子aは溶接トーチTの電極に接続され、出力端子bは母材Wに接続される。溶接電源装置A1が使用されるアーク溶接システムは限定されず、半自動溶接システムであってもよいし、ロボットによる全自動溶接システム、または、被覆アーク溶接システムなどであってもよい。溶接電源装置A1は、整流回路1、力率改善回路2、インバータ回路3、トランス4、整流回路5、電流センサ6、インバータ制御回路7、および力率改善制御回路8を備えている。
【0015】
整流回路1は、配電設備から入力される商用周波数の交流電力を直流電力に変換して出力する。整流回路1は、三相全波整流回路および平滑コンデンサを備えている。なお、整流回路1の構成は限定されない。整流回路1は、入力端子u,v,wから三相交流電力を入力された場合でも、入力端子u,vから単相交流電力を入力された場合でも、直流電力に変換して出力できるものであればよい。整流回路1が、本発明の「整流回路」に相当する。
【0016】
力率改善回路2は、整流回路1から入力される直流電力の力率を改善して、インバータ回路3に出力する。力率改善回路2は、力率改善制御回路8から入力される駆動信号(後述する力率改善駆動信号P)に応じて、後述するスイッチング素子21をスイッチングさせることで、直流電力の力率を改善する。本実施形態において、力率改善回路2は、昇圧型のチョッパ回路であり、スイッチング素子21、リアクトル22、ダイオード23、平滑コンデンサ24、および放電抵抗25を備えている。
【0017】
リアクトル22は、一方の端子が整流回路1の正極側の出力端子に接続されている。ダイオード23は、アノード端子がリアクトル22の他方の端子に接続され、カソード端子がインバータ回路3の正極側の入力端子に接続されている。スイッチング素子21は、リアクトル22とダイオード23との接続点と、整流回路1の負極側の出力端子とインバータ回路3の負極側の入力端子とを接続する接続線との間に接続されている。本実施形態では、スイッチング素子21は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。なお、スイッチング素子21は、IGBT(Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ)、バイポーラトランジスタなどであってもよい。平滑コンデンサ24および放電抵抗25は、インバータ回路3の正極側の入力端子と負極側の入力端との間に、並列接続されている。
図1から明らかなように、力率改善回路2は、スイッチング素子21がスイッチングを行わない場合(オフ状態が継続する場合)、コンデンサインプット型の整流回路となる。なお、力率改善回路2の回路構成は限定されない。
【0018】
また、力率改善回路2は、力率改善制御回路8に入力する信号を検出するために、入力電圧検出部26、出力電圧検出部27、および電流検出部28を備えている。入力電圧検出部26は、2個の抵抗を直列接続した分圧回路であり、整流回路1の正極側の出力端子と負極側の出力端子との間に配置されている。入力電圧検出部26は、力率改善回路2に入力される電圧に応じた入力電圧検出信号Viを検出し、力率改善制御回路8に入力する。出力電圧検出部27は、2個の抵抗を直列接続した分圧回路であり、インバータ回路3の正極側の入力端子と負極側の入力端との間に配置されている。出力電圧検出部27は、力率改善回路2から出力される電圧に応じた出力電圧検出信号Voを検出し、力率改善制御回路8に入力する。電流検出部28は、シャント抵抗であり、整流回路1の負極側の出力端子とインバータ回路3の負極側の入力端子とを接続する接続線に配置されている。電流検出部28は、力率改善回路2を流れる電流に応じた電流検出信号Iを検出し、力率改善制御回路8に入力する。なお、入力電圧検出部26、出力電圧検出部27、および電流検出部28の構成は限定されない。
【0019】
インバータ回路3は、例えば、単相フルブリッジ型のPWM制御インバータであり、4個のスイッチング素子を備えている。インバータ回路3は、インバータ制御回路7から入力される出力制御駆動信号に応じて各スイッチング素子をスイッチングさせることで、力率改善回路2から入力される直流電力を高周波電力に変換して出力する。なお、インバータ回路3は直流電力を高周波電力に変換するものであればよく、例えばハーフブリッジ型であってもよいし、その他の構成のインバータ回路であってもよい。
【0020】
トランス4は、インバータ回路3が出力する高周波電圧を変圧して、整流回路5に出力する。トランス4は、一次側巻線および二次側巻線を備えている。一次側巻線の各入力端子は、インバータ回路3の各出力端子にそれぞれ接続されている。二次側巻線の各出力端子は、整流回路5の各入力端子にそれぞれ接続されている。インバータ回路3の出力電圧は、一次側巻線と二次側巻線の巻き数比に応じて変圧されて、整流回路5に入力される。二次側巻線は一次側巻線に対して絶縁されているので、配電設備から入力される電流が二次側の回路に流れることを防止できる。また、トランス4は、インバータ回路3が出力する高周波電圧を変圧するので、配電設備から入力される商用周波数の交流電圧を変圧するトランスと比較して、小型軽量化されている。
【0021】
整流回路5は、トランス4から入力される高周波電力を直流電力に変換して出力する。整流回路5は、高周波電流を整流する整流回路と、平滑する直流リアクトルとを備えている。なお、整流回路5の構成は限定されない。整流回路5から出力された直流電力は、出力端子a,bから出力される。
【0022】
電流センサ6は、溶接電源装置A1の出力電流を検出するものであり、本実施形態では、整流回路5の一方の出力端子と出力端子bとを接続する接続線に配置されている。電流センサ6は、検出した電流に応じた出力電流検出信号をインバータ制御回路7に入力する。なお、電流センサ6の構成は限定されず、出力電流を検出するものであればよい。また、電流センサ6の配置場所は限定されない。
【0023】
インバータ制御回路7は、インバータ回路3を制御するための回路であり、例えばマイクロコンピュータなどによって実現されている。インバータ制御回路7は、電流センサ6から入力される出力電流検出信号に基づいて、溶接電源装置A1の出力電流を算出する。そして、インバータ制御回路7は、出力電流と設定されている電流指令値とに基づいて、インバータ回路3のスイッチング素子を制御するための出力制御駆動信号を生成して、インバータ回路3に出力する。つまり、インバータ制御回路7は、溶接電源装置A1の出力電流が電流指令値に一致するように、フィードバック制御を行う。
【0024】
力率改善制御回路8は、力率改善回路2を制御するための回路である。力率改善制御回路8は、入力電圧検出部26が検出した入力電圧検出信号Vi、出力電圧検出部27が検出した出力電圧検出信号Vo、および、電流検出部28が検出した電流検出信号Iを入力され、力率改善駆動信号Pを生成して、力率改善回路2に出力する。また、力率改善制御回路8は、溶接電源装置A1の入力端子vと入力端子wとの間の電圧に基づいて、溶接電源装置A1に入力される交流電力が、単相交流電力か三相交流電力かを判別する。そして、その判別結果と、出力電圧検出部27が検出した出力電圧検出信号Voとに基づいて、力率改善駆動信号Pを出力する状態と、出力しない状態とで切り替える。
【0025】
力率改善制御回路8は、溶接電源装置A1に入力される交流電力が単相交流電力の場合、常に、力率改善駆動信号Pを力率改善回路2に出力する。したがって、力率改善回路2は、力率改善駆動信号Pに応じてスイッチング素子21をスイッチングさせて、整流回路1から入力される直流電力の力率の改善を行う。
【0026】
一方、力率改善制御回路8は、溶接電源装置A1に入力される交流電力が三相交流電力の場合、出力電圧検出信号Voに応じて、力率改善駆動信号Pを出力する状態と、出力しない状態とで切り替える。具体的には、力率改善制御回路8は、溶接電源装置A1に三相交流電力の入力が開始されてから、力率改善回路2の出力電圧(インバータ回路3の入力電圧)V
DCが第1電圧以上になるまで、力率改善駆動信号Pを出力する。一方、出力電圧V
DCが第1電圧以上になると、力率改善駆動信号Pの出力を停止する。第1電圧は、出力電圧V
DCの設定電圧(例えば280V)より小さい電圧(例えば250〜270V程度)が設定されている。なお、第1電圧は限定されない。力率改善回路2のスイッチング素子21がスイッチングを行わない場合、力率改善回路2は、コンデンサインプット型の整流回路となる。したがって、溶接電源装置A1に三相交流電力の入力が開始されたときに、整流回路1から入力される直流電圧がそのまま出力され、力率改善回路2の出力電圧V
DCが急上昇して、インバータ回路3に突入電流が流れる。これを防止するために、本実施形態では、出力電圧V
DCが第1閾値以上になるまで、スイッチング素子21にスイッチングを行わせて、出力電圧V
DCをゆっくり上昇させることで、急上昇を防止する。
【0027】
また、本実施形態では、力率改善制御回路8は、溶接電源装置A1に三相交流電力が入力されているときに、溶接電源装置A1への入力電圧が低下した場合などに、インバータ回路3の入力電圧が低下することを抑制する機能を備えている。具体的には、力率改善制御回路8は、出力電圧V
DCが第1電圧以上になった後に、第2電圧以下になった場合、出力電圧V
DCが第1電圧以上になるまで、力率改善駆動信号Pを力率改善回路2に出力する。力率改善回路2は、力率改善駆動信号Pに応じてスイッチング素子21をスイッチングさせて、整流回路1から入力される直流電圧を昇圧して出力することで、出力電圧V
DCを上昇させる。第2電圧は、第1電圧より小さい電圧(例えば220〜250V程度)が設定されている。なお、第2電圧は限定されない。力率改善制御回路8は、
図1に示すように、判別回路81、比較回路82、OR回路83、PFC制御IC84、AND回路85、および駆動回路86を備えている。
【0028】
判別回路81は、溶接電源装置A1に入力される交流電力が、三相交流電力か単相交流電力かを判別する。判別回路81は、入力端子vと入力端子wとに接続されており、入力端子vと入力端子wとの間に電圧が印加されているか否かで判別する。判別回路81は、電圧が印加されている場合、三相交流電力が入力されていると判別し、ローレベル信号(例えば0V)を出力する。一方、電圧が印加されていない場合、単相交流電力が入力されていると判別し、ハイレベル信号(例えば15V)を出力する。判別回路81の内部では、入力端子vおよび入力端子wに接続された回路と、判別結果の信号を出力する回路との間は、例えばフォトカプラによって絶縁されている。なお、判別回路81の内部構成は限定されない。
【0029】
比較回路82は、出力電圧検出部27から入力される出力電圧検出信号Voを閾値と比較して、比較結果を出力する。比較回路82にはヒステリシスが設けられている。比較回路82は、出力電圧検出信号Voが上昇して、第1電圧に対応する閾値Vref1以上になった場合に、ローレベル信号を出力する。一方、比較回路82は、出力電圧検出信号Voが下降して、第2電圧に対応する閾値Vref2以下になった場合に、ハイレベル信号を出力する。
【0030】
図2(a)は、比較回路82の内部構成の一例を示す回路図である。比較回路82は、コンパレータと、抵抗R1〜R4を備えている。抵抗R1および抵抗R2は、電源電圧Vccと接地端子との間で直列接続された分圧回路を構成する。抵抗R1と抵抗R2との接続点はコンパレータの非反転入力端子に接続している。抵抗R3は、電源電圧Vccとコンパレータの出力端子との間に接続されている。抵抗R4は、コンパレータの出力端子と非反転入力端子との間に接続されている。コンパレータの反転入力端子は、出力電圧検出部27に接続され、出力電圧検出部27の2個の抵抗による分圧回路で力率改善回路2の出力電圧V
DCを分圧した出力電圧検出信号Voを入力される。コンパレータの非反転入力端子には、コンパレータの出力端子の出力電圧Voutによって異なる電圧Vrefが入力される。電圧Vrefは、出力電圧Voutがハイレベル電圧(電源電圧Vcc)の場合に閾値Vref1になり、出力電圧Voutがローレベル電圧(接地電圧)の場合に閾値Vref2になる。閾値Vref1,Vref2は、第1電圧および第2電圧に応じて、抵抗R1〜R4および出力電圧検出部27の2個の抵抗の抵抗値を調整することで設定される。コンパレータは、反転入力端子に入力される出力電圧検出信号Voが非反転入力端子に入力される電圧Vrefより大きい場合に、出力端子からローレベル信号を出力し、出力電圧検出信号Voが電圧Vrefより小さい場合に、出力端子からハイレベル信号を出力する。なお、比較回路82の具体的な回路構成は限定されない。
【0031】
OR回路83は、判別回路81から入力される信号と、比較回路82から入力される信号との論理和信号を出力する。したがって、OR回路83は、判別回路81からハイレベル信号が入力されている場合、すなわち、溶接電源装置A1に単相交流電力が入力されている場合、ハイレベル信号を出力する。一方、OR回路83は、判別回路81からローレベル信号が入力されている場合、すなわち、溶接電源装置A1に三相交流電力が入力されている場合、比較回路82から入力される信号を出力する。
【0032】
PFC制御IC84は、力率改善回路2のための制御信号を生成するICであり、本実施形態では、電流連続モードで力率改善を行うための制御信号を生成する。PFC制御IC84は、入力電圧検出部26が検出した入力電圧検出信号Vi、出力電圧検出部27が検出した出力電圧検出信号Vo、および、電流検出部28が検出した電流検出信号Iを入力される。
【0033】
図2(b)は、PFC制御IC84の内部構成の一例を示すブロック図である。PFC制御IC84は、アンプ841、乗算器842、アンプ843、発振器844、およびPWMコンパレータ845を備えている。アンプ841は、出力電圧検出信号Voと基準電圧との差を増幅した電圧差信号を乗算器842に出力する。基準電圧は、出力電圧V
DCの設定電圧(例えば280V)に対応した電圧が設定される。乗算器842は、正弦波の基準電圧としての入力電圧検出信号Viを、電圧差信号に乗算して、電流基準信号としてアンプ843に出力する。アンプ843は、電流基準信号と電流検出信号Iとの差を増幅した電流差信号をPWMコンパレータ845に出力する。発振器844は、所定周波数ののこぎり波信号をPWMコンパレータ845に出力する。PWMコンパレータ845は、電流差信号とのこぎり波信号とに基づいて、力率改善回路2のための制御信号(PWM信号)を生成して出力する。なお、PFC制御IC84の具体的な回路構成は限定されない。また、PFC制御IC84は、電流不連続モードまたは電流臨界モードで力率改善を行うための制御信号を生成してもよい。
【0034】
AND回路85は、OR回路83から入力される信号と、PFC制御IC84から入力されるPWM信号との論理積信号を出力する。したがって、AND回路85は、OR回路83からハイレベル信号が入力されている場合、PFC制御IC84から入力されるPWM信号を出力する。一方、AND回路85は、OR回路83からローレベル信号が入力されている場合、ローレベル信号を出力して、PFC制御IC84から入力されるPWM信号を出力しない。つまり、AND回路85は、OR回路83から入力される信号に応じて、PFC制御IC84から入力されるPWM信号を出力する状態と出力しない状態とで切り替える。
【0035】
駆動回路86は、AND回路85から入力される信号をスイッチング素子21を駆動できるレベルの信号に増幅して、スイッチング素子21に出力する。駆動回路86は、OR回路83の出力信号がハイレベル信号の場合、PFC制御IC84が出力するPWM信号を増幅して、力率改善駆動信号Pとして、スイッチング素子21に入力する。スイッチング素子21は、力率改善駆動信号Pに応じてスイッチングを行う。一方、駆動回路86は、OR回路83の出力信号がローレベル信号の場合、PFC制御IC84が出力するPWM信号に関係なく、AND回路85からローレベル信号を入力され、ローレベル信号をスイッチング素子21に入力する。つまり、この場合、駆動回路86は、力率改善駆動信号Pを出力しない。本実施形態では、PFC制御IC84および駆動回路86を合わせたものが本発明の「駆動信号生成部」に相当し、力率改善駆動信号Pが本発明の「駆動信号」に相当する。
【0036】
図3は、溶接電源装置A1に三相交流電力が入力されているときの、各電圧の変化と力率改善駆動信号Pの変化を説明するためのタイムチャートである。同図(a)は、力率改善回路2の出力電圧V
DCの時間変化を示している。同図(b)は、比較回路82の出力電圧Voutの時間変化を示している。同図(c)は、比較回路82のコンパレータの非反転入力端子の電圧Vrefの時間変化を示している。同図(d)は、出力電圧検出部27が検出した出力電圧検出信号Voの時間変化を示している。同図(e)は、力率改善回路2が出力する力率改善駆動信号Pの時間変化を示している。なお、本明細書で参照するタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【0037】
時刻t1において、溶接電源装置A1に三相交流電力の入力が開始されている。このとき、出力電圧V
DCは「0」であり、出力電圧検出信号Voも「0」である。したがって、出力電圧Voutはハイレベル電圧(Vcc)であり、電圧Vrefは閾値Vref1になっている。出力電圧Voutがハイレベルなので、OR回路83がハイレベル信号を出力し、AND回路85がPFC制御IC84から入力されるPWM信号を出力して、力率改善制御回路8は力率改善駆動信号Pを出力する。したがって、出力電圧V
DCは、ゆっくり上昇を開始する。時刻t2までは、出力電圧V
DCが第1電圧未満(出力電圧検出信号Voが閾値Vref1未満)なので、出力電圧Voutはハイレベル電圧を継続し、力率改善制御回路8は力率改善駆動信号Pの出力を継続する。したがって、出力電圧V
DCは、ゆっくり上昇する。仮に、力率改善制御回路8が力率改善駆動信号Pを出力しないとした場合は、
図3(a)の一点鎖線で示すように、出力電圧V
DCは急上昇する。
【0038】
時刻t2において、出力電圧V
DCが第1電圧以上になっている(出力電圧検出信号Voが閾値Vref1以上になっている)。これにより、出力電圧Voutは、ローレベル電圧(接地電圧「0」)になって、電圧Vrefは閾値Vref2になっている。出力電圧Voutがローレベルなので、OR回路83がローレベル信号を出力し、AND回路85がPWM信号の出力を停止して、力率改善制御回路8は力率改善駆動信号Pの出力を停止する。したがって、出力電圧V
DCは、急上昇している。時刻t3までは、出力電圧V
DCが第2電圧以上(出力電圧検出信号Voが閾値Vref2以上)なので、出力電圧Voutはローレベル電圧を継続し、力率改善制御回路8は力率改善駆動信号Pの出力停止を継続する。
【0039】
出力電圧V
DCが次第に低下し、時刻t3において、第2電圧以下になっている(出力電圧検出信号Voが閾値Vref2以下になっている)。これにより、出力電圧Voutは、ハイレベル電圧になって、電圧Vrefは閾値Vref1になっている。出力電圧Voutがハイレベルなので、力率改善制御回路8は力率改善駆動信号Pを出力する。したがって、出力電圧V
DCは、ゆっくり上昇を開始する。時刻t4までは、出力電圧V
DCが第1電圧未満(出力電圧検出信号Voが閾値Vref1未満)なので、出力電圧Voutはハイレベル電圧を継続し、力率改善制御回路8は力率改善駆動信号Pの出力を継続する。したがって、出力電圧V
DCは、ゆっくり上昇する。
【0040】
時刻t4において、出力電圧V
DCが第1電圧以上になったので(出力電圧検出信号Voが閾値Vref1以上になったので)、出力電圧Voutがローレベル電圧になって、電圧Vrefが閾値Vref2になっている。出力電圧Voutがローレベルになったので、力率改善制御回路8は力率改善駆動信号Pの出力を停止している。
【0041】
以上のように、力率改善制御回路8は、三相交流電力の入力開始当初には、力率改善駆動信号Pを出力して、出力電圧V
DCの急上昇を防止する。また、力率改善制御回路8は、出力電圧V
DCが低下した場合にも、力率改善駆動信号Pを出力して、出力電圧V
DCを上昇させ、インバータ回路3の入力電圧の低下を抑制する。
【0042】
次に、本実施形態に係る溶接電源装置A1の作用および効果について説明する。
【0043】
本実施形態によると、力率改善制御回路8は、判別回路81によって単相交流電力が入力されたと判別された場合には、PFC制御IC84が生成したPWM信号を増幅した力率改善駆動信号Pを力率改善回路2に出力する。力率改善回路2は、力率改善制御回路8から入力される力率改善駆動信号Pに応じてスイッチング素子21をスイッチングさせることで、整流回路1から入力される直流電力の力率を改善して、インバータ回路3に出力する。したがって、溶接電源装置A1は、単相運転時に力率を改善できる。また、力率改善制御回路8は、判別回路81によって三相交流電力が入力されたと判別された場合には、三相交流電力の入力開始から力率改善回路2の出力電圧V
DCが第1電圧以上になるまでは力率改善駆動信号Pを出力して力率改善回路2を動作させ、出力電圧V
DCが第1電圧以上になると力率改善駆動信号Pの出力を停止して力率改善回路2を停止させる。力率改善回路2が動作している期間は、出力電圧V
DCがゆっくり上昇する。これにより、溶接電源装置A1は、三相運転時に、三相交流電力の入力開始当初の出力電圧V
DCの急上昇を防止し、かつ、不要な力率改善動作を抑制できる。
【0044】
また、本実施形態によると、力率改善制御回路8は、三相運転時に、出力電圧V
DCが第1電圧以上になった後、第2電圧以下になった場合、出力電圧V
DCが第1電圧以上になるまで、力率改善駆動信号Pを力率改善回路2に出力する。力率改善回路2は、力率改善駆動信号Pに応じてスイッチング素子21をスイッチングさせて、整流回路1から入力される直流電圧を昇圧して出力することで、出力電圧V
DCを上昇させる。これにより、溶接電源装置A1は、三相運転時に、出力電圧V
DCが低下した場合に、インバータ回路3の入力電圧の低下を抑制できる。
【0045】
また、本実施形態によると、OR回路83は、判別回路81から入力される信号と、比較回路82から入力される信号との論理和信号を出力する。また、AND回路85は、OR回路83から入力される信号と、PFC制御IC84から入力されるPWM信号との論理積信号を駆動回路86に出力する。これにより、力率改善制御回路8は、三相運転時に、出力電圧V
DCに応じて、力率改善駆動信号Pの出力と停止とを適切に切り替えることができる。
【0046】
また、本実施形態によると、PFC制御IC84は、電流連続モードで力率改善回路2を駆動させるためのPWM信号を生成する。これにより、力率改善回路2の出力電流が連続で流れ、また、出力電流のリップルが小さいのでピーク電流を小さくできる。
【0047】
なお、本実施形態においては、力率改善制御回路8は、出力電圧V
DCが第1電圧以上になった後に、第2電圧以下になった場合、出力電圧V
DCが第1電圧以上になるまで、力率改善駆動信号Pを出力する場合について説明したが、これに限られない。力率改善制御回路8は、出力電圧V
DCが第1電圧以上になった後に、第2電圧以下になった場合、出力電圧V
DCが第1電圧とは異なる第3電圧以上になるまで、力率改善駆動信号Pを出力してもよい。第3電圧は、第1電圧より大きくてもよいし、小さくてもよい。上記第1実施形態は、第3電圧が第1電圧に等しい場合のものである。また、力率改善制御回路8は、出力電圧V
DCが第1電圧以上になった後に、第2電圧以下になった場合でも、力率改善駆動信号Pを出力しなくてもよい。つまり、力率改善制御回路8は、三相交流電力入力開始時の出力電圧V
DCの急上昇を防止する機能を有するが、インバータ回路3の入力電圧低下を抑制する機能を有さなくてもい。
【0048】
〔第2実施形態〕
図4は、第2実施形態に係る溶接電源装置A2の力率改善制御回路8の内部構成を示すブロック図である。同図において、第1実施形態に係る溶接電源装置A1(
図1参照)と同一または類似の要素には同一の符号を付して、重複する説明を省略する。なお、
図4においては、力率改善制御回路8以外の構成は、第1実施形態に係る溶接電源装置A1と同様なので、記載を省略している。
【0049】
溶接電源装置A2の力率改善制御回路8は、力率改善駆動信号Pの出力を停止させるための機構が、第1実施形態に係る力率改善制御回路8(
図1参照)と異なる。
【0050】
溶接電源装置A2の力率改善制御回路8は、AND回路85を備えておらず、マイコン87をさらに備えている。マイコン87は、OR回路83から信号を入力される。また、溶接電源装置A2の駆動回路86は、PFC制御IC84から入力されるPWM信号を増幅した力率改善駆動信号Pを出力する。また、駆動回路86は、イネーブル端子を備え、イネーブル端子にイネーブル信号を入力された場合に、力率改善駆動信号Pの出力を停止する。マイコン87は、OR回路83からローレベル信号が入力されている場合、駆動回路86のイネーブル端子にイネーブル信号を入力する。これにより、力率改善制御回路8は、OR回路83がハイレベル信号を出力している場合には力率改善駆動信号Pを出力し、OR回路83がローレベル信号を出力している場合には力率改善駆動信号Pを停止する。
【0051】
本実施形態においても、力率改善制御回路8は、判別回路81による判別結果と、比較回路82による比較結果とに基づいて、第1実施形態の場合と同様に、力率改善駆動信号Pの出力と停止とを切り替える。したがって、第1実施形態と同様の効果を奏することができる。
【0052】
〔第3実施形態〕
図5は、第3実施形態に係る溶接電源装置A3の力率改善制御回路8の内部構成を示すブロック図である。同図において、第1実施形態に係る溶接電源装置A1(
図1参照)と同一または類似の要素には同一の符号を付して、重複する説明を省略する。なお、
図5においては、力率改善制御回路8以外の構成は、第1実施形態に係る溶接電源装置A1と同様なので、記載を省略している。
【0053】
溶接電源装置A3の力率改善制御回路8は、力率改善駆動信号Pの出力を停止させるための機構が、第1実施形態に係る力率改善制御回路8(
図1参照)と異なる。
【0054】
溶接電源装置A3の力率改善制御回路8は、AND回路85を備えておらず、絶縁スイッチ88をさらに備えている。また、溶接電源装置A3の駆動回路86は、PFC制御IC84から入力されるPWM信号を増幅した力率改善駆動信号Pを出力する。絶縁スイッチ88は、本実施形態ではフォトカプラであり、OR回路83がハイレベル信号を出力している場合に、PFC制御IC84の電源供給線が導通し、PFC制御IC84が稼動する。この場合、PFC制御IC84がPWM信号を駆動回路86に出力し、駆動回路86が力率改善駆動信号Pを出力する。一方、絶縁スイッチ88は、OR回路83がローレベル信号を出力している場合には、PFC制御IC84の電源供給線を遮断し、PFC制御IC84が停止する。この場合、PFC制御IC84がPWM信号を生成しないので、駆動回路86は力率改善駆動信号Pを出力しない。これにより、力率改善制御回路8は、OR回路83がハイレベル信号を出力している場合には力率改善駆動信号Pを出力し、OR回路83がローレベル信号を出力している場合には力率改善駆動信号Pを停止する。
【0055】
本実施形態においても、力率改善制御回路8は、判別回路81による判別結果と、比較回路82による比較結果とに基づいて、第1実施形態の場合と同様に、力率改善駆動信号Pの出力と停止とを切り替える。したがって、第1実施形態と同様の効果を奏することができる。
【0056】
なお、第1〜第3実施形態においては、本発明を溶接電源装置に適用した場合について説明したが、これに限られない。例えば、先端に発生させたアークによって母材Wを切断するアーク切断用の電源装置や、母材Wに溝彫りを行うアークガウジング用の電源装置などにおいても、本発明は適用可能である。
【0057】
本発明に係るアーク加工電源装置は、上述した実施形態に限定されるものではない。本発明に係るアーク加工電源装置の各部の具体的な構成は、種々に設計変更自在である。