知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2021-13008(P2021-13008A)
(43)【公開日】2021年2月4日
(54)【発明の名称】積層セラミックキャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20210108BHJP
【ＦＩ】
H01G4/30 201C
H01G4/30 201D
H01G4/30 513
H01G4/30 516
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
【全頁数】15
(21)【出願番号】特願2020-40207(P2020-40207)
(22)【出願日】2020年3月9日
(31)【優先権主張番号】10-2019-0080719
(32)【優先日】2019年7月4日
(33)【優先権主張国】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】リー、タク ジュン
(72)【発明者】
【氏名】リー、ミン ゴン
(72)【発明者】
【氏名】アン、スン クォン
(72)【発明者】
【氏名】ジョ、ジ ホン
(72)【発明者】
【氏名】ジョー、ジン キュン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC05
5E001AC09
5E082AB03
5E082EE04
5E082EE23
5E082EE35
(57)【要約】
【課題】ＥＳＬ特性及び充填率を向上させるとともに、デラミネーションを減少させることができる積層セラミックキャパシタを提供する。【解決手段】
本発明の一実施形態は、誘電体層、及び上記誘電体層を間に挟んで配置される第１及び第２内部電極を含み、第１方向に対向する第５面及び第６面、第２方向に対向する第３面及び第４面、第３方向に対向する第１面及び第２面を含む本体と、上記本体を貫通して上記第１内部電極と連結される第１貫通電極と、上記本体を貫通して上記第２内部電極と連結される第２貫通電極と、上記第１面及び第２面に配置され、上記第１貫通電極と連結される第１及び第２外部電極と、上記第１及び第２外部電極と離隔し、上記第２貫通電極と連結される第３及び第４外部電極と、を含み、上記第１及び第２貫通電極はテーパを含む積層セラミックキャパシタを提供することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
誘電体層、及び前記誘電体層を間に挟んで配置される第１及び第２内部電極を含み、
第１方向に対向する第５面及び第６面、第２方向に対向する第３面及び第４面、第３方向に対向する第１面及び第２面を含む本体と、
前記本体を貫通して前記第１内部電極と連結される第１貫通電極と、
前記本体を貫通して前記第２内部電極と連結される第２貫通電極と、
前記第１面及び第２面に配置され、前記第１貫通電極と連結される第１及び第２外部電極と、
前記第１及び第２外部電極と離隔し、前記第２貫通電極と連結される第３及び第４外部電極と、を含み、
前記第１及び第２貫通電極はテーパ（ｔａｐｅｒ）を含む、積層セラミックキャパシタ。
第１方向に対向する第５面及び第６面、第２方向に対向する第３面及び第４面、第３方向に対向する第１面及び第２面を含む本体と、
前記本体を貫通して前記第１内部電極と連結される第１貫通電極と、
前記本体を貫通して前記第２内部電極と連結される第２貫通電極と、
前記第１面及び第２面に配置され、前記第１貫通電極と連結される第１及び第２外部電極と、
前記第１及び第２外部電極と離隔し、前記第２貫通電極と連結される第３及び第４外部電極と、を含み、
前記第１及び第２貫通電極はテーパ（ｔａｐｅｒ）を含む、積層セラミックキャパシタ。
【請求項2】
前記第１及び第２内部電極の積層方向に対する第１及び第２貫通電極の断面は台形である、請求項１に記載の積層セラミックキャパシタ。
【請求項3】
第１または第２内部電極の法線に対するテーパの角度の絶対値のうち最小値をテーパの角度としたとき、前記第１及び第２貫通電極のテーパ（ｔａｐｅｒ）の角度は１°〜２５°の範囲内である、請求項１または２に記載の積層セラミックキャパシタ。
【請求項4】
前記第１及び第２貫通電極の最小直径（ｄ）に対する最大直径（Ｄ）の割合（Ｄ／ｄ）は、１．２０〜３．７の範囲内である、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。
【請求項5】
前記第１及び第２貫通電極の最大直径は２０μｍ〜２００μｍの範囲内である、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。
【請求項6】
前記第１及び第２貫通電極は本体の第２面に突出している、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。
【請求項7】
前記第１及び第２貫通電極は焼成電極である、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。
【請求項8】
前記第１及び第２貫通電極は第１及び第２内部電極と同一の金属を含む、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。
【請求項9】
前記第１及び第２貫通電極はニッケルを含む、請求項１から８のいずれか一項に記載の積層セラミックキャパシタ。
【請求項10】
前記本体の第１面及び第２面に配置される第１及び第２カバー部を含む、請求項１から９のいずれか一項に記載の積層セラミックキャパシタ。
【請求項11】
前記本体は厚さが１００μｍ以下である、請求項１から１０のいずれか一項に記載の積層セラミックキャパシタ。
【請求項12】
前記第１貫通電極は、第１及び第２外部電極と連結される第１及び第２連結電極を含み、
前記第２貫通電極は、第３及び第４の外部電極と連結される第３及び第４連結電極を含む、請求項１から１１のいずれか一項に記載の積層セラミックキャパシタ。
前記第２貫通電極は、第３及び第４の外部電極と連結される第３及び第４連結電極を含む、請求項１から１１のいずれか一項に記載の積層セラミックキャパシタ。
【請求項13】
第１及び第２内部電極は互いに点対称をなすＴ字型であり、
前記第１及び第２連結電極は第２内部電極の未配置領域を貫通し、
前記第３及び第４連結電極は第１内部電極の未配置領域を貫通する、請求項１２に記載の積層セラミックキャパシタ。
前記第１及び第２連結電極は第２内部電極の未配置領域を貫通し、
前記第３及び第４連結電極は第１内部電極の未配置領域を貫通する、請求項１２に記載の積層セラミックキャパシタ。
【請求項14】
前記第１及び第２内部電極の未配置領域はラウンド状である、請求項１３に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックキャパシタに関するものである。
【背景技術】
【0002】
最近、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）を用いた電子機器の使用が急増している。特に、スマートフォン（Ｓｍａｒｔ Ｐｈｏｎｅ）の場合は、５Ｇ時代が到来してキャパシタ（Ｃａｐａｃｉｔｏｒ）の数量が増加し、高容量化が必要となった。一方、技術的には、セット製品の小型化によってＭＬＣＣ及びインダクタのような受動素子の実装面積が減少し、これにより、受動素子の小型化及び薄型化がさらに求められている状況である。したがって、積層セラミックキャパシタ及びインダクタをＩＣ及びＡＰとパッケージ化するか、基板の内部に内蔵（Ｅｍｂｅｄｄｉｎｇ）するか、またはＡＰ下端部にＬＳＣタイプで実装して実装自由度を高める方案が提示されている。
【0003】
このうち、ビア型（ｖｉａ ｔｙｐｅ）キャパシタは、一般のＭＬＣＣとは異なり、貫通孔を用いた構造である。これは、上下部にカバー層が配置され、内部に容量を形成する活性層が配置された本体に貫通孔を形成した後、ビア電極を充填して電気的に連結する。
【0004】
かかるビア型（ｖｉａ ｔｙｐｅ）キャパシタは、貫通孔の形成が非常に重要であるが、外力によってカバー層が押し込まれたり、活性層とカバー層が分離されるなどという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の目的は、カバーの押され現象を改善させてＥＳＬ特性を向上させることができる積層セラミックキャパシタを提供することである。
【0006】
本発明の他の目的は、活性層とカバー層のデラミネーションを減少させることができる積層セラミックキャパシタを提供することである。
【0007】
本発明のさらに他の目的は、ビアのペースト充填性を改善させて充填率を向上させることができる積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【0008】
本発明の一実施形態は、誘電体層、及び上記誘電体層を間に挟んで配置される第１及び第２内部電極を含み、第１方向に対向する第５面及び第６面、第２方向に対向する第３面及び第４面、第３方向に対向する第１面及び第２面を含む本体と、上記本体を貫通して上記第１内部電極と連結される第１貫通電極と、上記本体を貫通して上記第２内部電極と連結される第２貫通電極と、上記第１面及び第２面に配置され、上記第１貫通電極と連結される第１及び第２外部電極と、上記第１及び第２外部電極と離隔し、上記第２貫通電極と連結される第３及び第４外部電極と、を含み、上記第１及び第２貫通電極はテーパ（ｔａｐｅｒ）を含む積層セラミックキャパシタを提供することができる。
【発明の効果】
【0009】
本発明の一実施形態によると、本体を貫通する貫通電極にテーパ（ｔａｐｅｒ）を適用することにより、カバーの押され現象を改善させることができる。
【0010】
本発明の他の実施形態によると、カバー層の押され現象を防止することができる貫通電極を適用することにより、ＥＳＬ特性を向上させることができる。
【0011】
本発明の他の実施形態によると、貫通電極が所定の角度を有することにより、活性層とカバー層のデラミネーションを減少させることができる。
【0012】
本発明のさらに他の実施形態によると、貫通電極の直径を調節することにより、ビアのペースト充填性を改善させることで充填率を向上させることができる。
【0013】
但し、本発明の多様であり、有意義な利点及び効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解されることができる。
【図面の簡単な説明】
【0014】
【図1】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図3】本発明の実施形態によるテーパを含む貫通電極を概略的に示す断面図である。
【図5】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図9】本発明の一実施形態による積層セラミックキャパシタの製造工程を示す図である。
【図10】本発明の一実施形態による積層セラミックキャパシタの製造工程を示す図である。
【図11】本発明の一実施形態による積層セラミックキャパシタの製造工程を示す図である。
【図12】本発明の一実施形態による積層セラミックキャパシタの製造工程を示す図である。
【図13】本発明の一実施形態による積層セラミックキャパシタの製造工程を示す図である。
【発明を実施するための形態】
【0015】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【0016】
そして、本発明を明確に説明するために、図面において説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一の構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。
【0017】
図面において、Ｘ方向は、第１方向、Ｌ方向または長さ方向、Ｙ方向は、第２方向、Ｗ方向または幅方向、Ｚ方向は、第３方向、Ｔ方向または厚さ方向と定義することができる。
【0019】
本発明の一実施形態による積層セラミックキャパシタ１００は、誘電体層１１１、及び上記誘電体層１１１を間に挟んで配置される第１及び第２内部電極１２１、１２２を含み、第１方向（Ｘ方向）に対向する第５面及び第６面Ｓ５、Ｓ６、第２方向（Ｙ方向）に対向する第３面及び第４面Ｓ３、Ｓ４、第３方向（Ｚ方向）に対向する第１面及び第２面Ｓ１、Ｓ２を含む本体１１０と、上記本体１１０を貫通して上記第１内部電極１２１と連結される第１貫通電極１３１と、上記本体１１０を貫通して上記第２内部電極１２２と連結される第２貫通電極１３２と、上記第１面Ｓ１及び第２面Ｓ２に配置され、上記第１貫通電極１３１と連結される第１及び第２外部電極１４１、１４４と、上記第１及び第２外部電極１４１、１４４と離隔し、上記第２貫通電極１３２と連結される第３及び第４外部電極１４２、１４３と、を含むことができる。上記第１及び第２貫通電極１３１、１３２はテーパ（ｔａｐｅｒ）を含むことができる。
【0020】
本体１１０には、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。上記本体１１０の具体的な形状は特に制限されないが、図示のように、本体１１０は六面体状やそれと類似の形状からなることができる。上記本体１１０は、焼成過程で上記本体１１０に含まれているセラミック粉末の収縮によって、上記本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
【0021】
本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面Ｓ１、Ｓ２、上記第１及び第２面Ｓ１、Ｓ２と連結され、幅方向（Ｙ方向）に互いに対向する第３及び第４面Ｓ３、Ｓ４、上記第１及び第２面Ｓ１、Ｓ２と連結され、且つ上記第３及び第４面Ｓ３、Ｓ４と連結され、長さ方向（Ｘ方向）に互いに対向する第５及び第６面Ｓ５、Ｓ６を有することができる。このとき、上記第１、第２、第３及び第４面Ｓ１、Ｓ２、Ｓ３、Ｓ４のうちから選択された一面が実装面になることができる。
【0022】
本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。
【0023】
本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量を得ることができる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ３系セラミック粉末を含むことができ、上記セラミック粉末は、例えば、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶した（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３またはＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３などを挙げることができる。上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【0024】
本体１１０の最下部の内部電極の下部及び最上部の内部電極の上部には、所定の厚さの第１及び第２カバー部１１２、１１３が形成されることができる。このとき、第１及び第２カバー部１１２、１１３は、誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層を本体１１０の最上部の内部電極の上部と最下部の内部電極の下部にそれぞれ少なくとも一層以上積層して形成されることができる。
【0025】
内部電極１２１、１２２は、誘電体層１１１を間に挟んで互いに対向するように交互に配置される第１及び第２内部電極１２１、１２２を含むことができる。
【0026】
このとき、第１及び第２内部電極１２１、１２２はそれぞれ、第１及び第２絶縁部１２１ａ、１２２ａを含むことができる。第１及び第２絶縁部１２１ａ、１２２ａはそれぞれ、第１及び第２内部電極１２１、１２２が形成されない領域を意味し、第１及び第２内部電極１２１、１２２がそれぞれ異なる極性の外部電極のみに連結されるようにする役割を果たすことができる。すなわち、第１貫通電極１３１は、第１絶縁部１２１ａによって第２内部電極１２２と離隔し、第２貫通電極１３２は、第２絶縁部１２２ａによって第１内部電極１２１と離隔する。
【0027】
第１及び第２内部電極１２１、１２２が第１及び第２貫通電極１３１、１３２によって第１〜第４外部電極１４１、１４２、１４３、１４４とそれぞれ連結されるようにすることで、誘電体層１１１を間に挟んで第１及び第２内部電極１２１、１２２が互いに重なる面積を最大化することができる。これにより、積層セラミックキャパシタ１００のキャパシタ容量が著しく増加することができる。
【0028】
第１及び第２内部電極１２１、１２２は、ニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【0029】
第１及び第２貫通電極１３１、１３２は、ニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記第１及び第２貫通電極１３１、１３２を形成する方法は、特に制限されず、例えば、誘電体層１１１、第１内部電極１２１及び第２内部電極１２２が積層された積層体を形成し、その後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）、穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを用いて本体１１０を第３方向（Ｚ方向）に貫通し、上述の導電性ペーストを充填して第１及び第２貫通電極１３１、１３２を形成することができる。このとき、形成された貫通電極は焼成電極であってもよい。
【0030】
一例において、第１及び第２内部電極１２１、１２２と第１及び第２貫通電極１３１、１３２は、同一の金属成分を含むことができる。上記同一の金属成分は、ニッケル（Ｎｉ）であることができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上であることができる。本発明による積層セラミックキャパシタの第１及び第２内部電極１２１、１２２と第１及び第２貫通電極１３１、１３２が同一の金属成分を含む場合、焼成開始温度及び／または焼成収縮率を一致させることができるため、クラックやデラミネーションなどの発生を防止することができる。
【0031】
本発明の一実施形態において、第１及び第２貫通電極１３１、１３２は、Ｚ方向に突出していることができる。図２を参照すると、第１貫通電極１３１は、本体１１０の第２面に突出していることができる。これは、貫通電極を形成する過程で、焼成収縮などによって本体１１０の貫通孔の外部に貫通電極が押し出されて発生する現象である。上記突出部の大きさに応じて、基板の内部または表面への実装時に電極の浮き上がりが発生して固着力が低下することがある。本発明の積層セラミックキャパシタは、外部電極を本体の第１面及び第２面の両方に形成することにより、突起部による固着力の低下を防止することができる。
【0032】
図３は本発明の実施形態による第１貫通電極１３１の断面を示す断面図である。以下、図３を参照して、第１貫通電極１３１を基準に貫通電極の構造について説明する。但し、これは、第２〜第４貫通電極１３２、１３３、１３４に同様に適用されることができる。
【0033】
図３を参照すると、本発明の一実施形態において、第１及び第２内部電極１２１、１２２の積層方向に対する第１貫通電極１３１の断面は台形であることができる。上記第１及び第２内部電極１２１、１２２の積層方向は、第３方向（Ｚ方向）であることができ、例えば、第１貫通電極１３１のＬ−Ｔ断面またはＷ−Ｔ断面を意味することができる。上記第１及び第２内部電極１２１、１２２の積層方向に対する第１貫通電極１３１の断面が台形であるとは、第１貫通電極１３１が下部から上部に行くほどその直径が大きくなることを意味することができる。
【0034】
一例において、第１及び第２貫通電極１３１のテーパ（ｔａｐｅｒ）の角度θ１は１°〜２５°の範囲内であってもよい。上記テーパの角度θ１とは、第１または第２内部電極１２１、１２２の法線に対するテーパの角度θ１の絶対値のうち最小値を意味することができる。第１または第２内部電極１２１、１２２の法線に対する本発明の積層セラミックキャパシタのＬ−Ｗ面の法線を意味することができる。図９を参照すると、上記第１貫通電極１３１のテーパ（ｔａｐｅｒ）の角度θ１は、第１または第２内部電極１２１、１２２に対する法線を基準に測定した値であることができ、上記法線に対する角度の絶対値のうち最小値を意味することができる。上記第１貫通電極１３１のテーパの角度θ１は２５°以下、２４°以下、２３°以下、２２°以下、２１°以下、または２０°以下であることができ、下限は特に制限されるものではないが、例えば、１°以上であってもよい。第１貫通電極１３１のテーパの角度θ１が上述の範囲を満たすようにすることにより、容量を形成する活性層及びカバー層のデラミネーションを減少させることができる。
【0035】
本発明の一実施形態において、第１貫通電極１３１及び第２貫通電極１３２の最小直径（ｄ）に対する最大直径（Ｄ）の割合（Ｄ／ｄ）は、１．２０〜３．７の範囲内であってもよい。上記第１及び第２貫通電極１３１、１３２の最小直径（ｄ）及び最大直径（Ｄ）は、製造された積層セラミックキャパシタの完成品を基準に測定した値であることができ、ランダムに選択された２０個のサンプルを測定した値の平均値であることができる。上記第１貫通電極１３１及び第２貫通電極１３２の最小直径（ｄ）に対する最大直径（Ｄ）の割合（Ｄ／ｄ）は、１．２０以上、１．２１以上、１．２２以上、１．２３以上、１．２４以上、または１．２５以上であってもよく、３．７０以下、３．６９以下、３．６８以下、３．６７以下、３．６６以下、または３．５０以下であってもよいが、これらに制限されるものではない。第１貫通電極１３１及び第２貫通電極１３２の最小直径（ｄ）に対する最大直径（Ｄ）の割合（Ｄ／ｄ）が上記範囲を満たす場合には、カバー層の押され現象を改善させることができる。これにより、ＥＳＬ特性を改善させることができる。
【0036】
本発明による第１及び第２貫通電極１３１、１３２の最大直径及び／または最小直径は、上述の割合を満足すれば特に制限されるものではない。本発明の一例において、上記第１及び第２貫通電極１３１、１３２の最大直径は２０μｍ〜２００μｍの範囲内であってもよい。上記第１及び第２貫通電極１３１、１３２の最大直径は、例えば、２０μｍ以上、２１μｍ以上、２２μｍ以上、２３μｍ以上、２４μｍ以上、または２５μｍ以上であることができ、２００μｍ以下、１９８μｍ以下、１９６μｍ以下、１９４μｍ以下、１９２μｍ以下、または１９０μｍ以下であってもよいが、これらに制限されるものではない。
【0037】
本発明の一例において、本体１１０の厚さは１００μｍ以下であることができる。上記本体１１０の厚さは、第１面と第２面の間の垂直距離であることができ、下限は特に制限されるものではないが、例えば、５μｍ以上であってもよい。本体１１０の厚さが１００μｍ以下になるよう製作することにより、基板内蔵用積層セラミックキャパシタ、及びＡＰ下端部にＬＳＣタイプで実装することができる積層セラミックキャパシタに適用することができる。
【0038】
本発明の一実施形態によると、第１〜第４外部電極１４１、１４２、１４３、１４４は、本体１１０の両面に配置されることができる。上記第１及び第２外部電極１４１、１４４は、本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置され、上述した第１貫通電極１３１によって電気的に連結されることができる。また、上記第３及び第４外部電極１４２、１４３は、上記第１及び第２外部電極１４１、１４４と離隔し、本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置されることができ、上述した第２貫通電極１３２によって電気的に連結されることができる。
【0039】
上記構造の積層セラミックキャパシタ１００は、本体１１０の上面及び下面を連結する側面のマージン部を減少させることにより、第１及び第２内部電極１２１、１２２が形成される領域を増加させることで積層セラミックキャパシタ１００のキャパシタ容量を大幅に向上させることができる。すなわち、本発明の一実施形態による積層セラミックキャパシタ１００は、側面に外部電極が配置されていない電極構造を有し、内部電極が本体を貫通する貫通電極によって外部電極と連結される構造を有するため、キャパシタの容量をさらに著しく向上させることができる。
【0040】
以下、図２を参照して、第１外部電極１４１を基準に、外部電極の構造について説明する。但し、これは、第２〜第４外部電極１４２、１４３、１４４に同様に適用することができる。
【0041】
図２を参照すると、第１外部電極１４１は、第１焼成電極１４１ａと、第１及び第２めっき層１４１ｂ、１４１ｃと、を含むことができる。上記第１焼成電極１４１ａは、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上の物質を含むことができ、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを焼成して形成された焼成電極であることができる。上記第１焼成電極１４１ａのように、外部電極を焼成電極として形成する場合には、本体と内部電極の同時焼成が可能となるという利点があり、本体と外部電極の間の固着強度をさらに向上させることができる。
【0042】
一例において、本発明の第１〜第４外部電極１４１、１４２、１４３、１４４は、表面の中心線平均粗さ（Ｒａ）が１ｎｍ〜１００ｎｍの範囲内であってもよい。本明細書において、「中心線平均粗さ（Ｒａ）」とは、仮想の中心線に対する距離の平均値を意味することができる。上記中心線平均粗さ（Ｒａ）が１ｎｍ〜１００ｎｍの範囲内である外部電極は、上述の範囲の表面粗さを有する外部電極を意味することができ、上述の範囲を満たす表面粗さを人為的に形成した外部電極を意味することができる。
【0043】
上記中心線平均粗さ（Ｒａ）は、第１〜第４外部電極１４１、１４２、１４３、１４４の表面上に形成されている粗さに対して仮想の中心線を想定し、上記粗さの仮想の中心線を基準にそれぞれの距離（例えば、ｒ１、ｒ２、ｒ３・・・ｒｎ）を測定した後、下記式のように各距離の平均値を求めて算出された値から誘電体層の中心線平均粗さ（Ｒａ）を算出することができる。
【0044】
【数1】
【0045】
上記範囲を満たす中心線平均粗さ（Ｒａ）を有する外部電極は、物理的または化学的方法で表面改質（Ｓｕｒｆａｃｅ ｍｏｄｉｆｉｃａｔｉｏｎ）して形成することができる。上述の粗さを付与することができれば、表面改質方法は特に制限されず、例えば、酸性または塩基性溶液による表面処理または研磨剤を用いた物理的研磨などの方法を用いることができる。
【0046】
一般に、ニッケルなどを含む焼成電極は、焼成過程で表面に酸化層が形成されるため、めっき層を形成することが困難であり、形成されためっき層が簡単に剥離されるなどの問題点がある。しかし、本発明の一実施形態による外部電極が上述の範囲の中心線平均粗さ（Ｒａ）を満たすように表面改質された場合には、酸化層が除去されるか、または所定の粗さを有する表面が形成されるため、外部電極とめっき層の密着力を強化することができ、めっき層の剥離を防止することができる。
【0047】
本発明の一実施形態による第１めっき層１４１ｂは、ニッケルを含むめっき層であることができ、第２めっき層１４１ｃは、銅またはスズを含むめっき層であることができる。上記第１めっき層１４１ｂは、ニッケルを含むことにより、第１焼成電極１４１ａとの密着性を向上させることができる。また、上記第２めっき層１４１ｃが銅またはスズを含むことにより、導電性、めっき密着性、及び半田付け性に優れた外部電極を形成することができる。
【0048】
一例において、本発明の第１〜第４外部電極１４１、１４２、１４３、１４４は、厚さが３μｍ〜３０μｍの範囲内であってもよい。上記第１〜第４外部電極１４１、１４２、１４３、１４４の厚さとは、上述の焼成電極、第１めっき層及び第２めっき層が積層された全体の厚さを意味することができ、本体から外部電極の表面に対する垂直距離を意味することができる。外部電極の厚さを上記範囲に調節することにより、表面実装用または基板内蔵用としての使用時に多くのスペースを占めることなく、優れた実装性を有することができる。
【0049】
図５、図６、図７ａ、図７ｂ、図８ａ、図８ｂは本発明の他の実施形態による積層セラミックキャパシタを示す図である。以下、図５〜図８ｂを参照して、本発明の他の実施形態による積層セラミックキャパシタについて詳細に説明する。
【0050】
本発明の他の実施形態による積層セラミックキャパシタ２００は、第１内部電極２２１、誘電体層２１１、及び第２内部電極２２２が積層された本体２１０と、第１〜第４連結電極２３１、２３２、２３３、２３４と、第１〜第４外部電極２４１、２４２、２４３、３４４と、を含むことができる。上記誘電体層２１１、第１及び第２内部電極２２１、２２２、ならびに第１〜第４外部電極２４１、２４２、２４３、２４４の成分及び構成などについては、上述のとおりであるため省略する。
【0051】
本発明の他の実施形態による積層セラミックキャパシタ２００は、第１連結電極２３１、第２連結電極２３２、第３連結電極２３３、及び第４連結電極２３４を含み、上記第１及び第４連結電極２３１、２３４は、第１及び第２外部電極２４１、２４４と電気的に連結され、上記第２及び第３連結電極２３２、２３３は、第３及び第４外部電極２４３、２４４と電気的に連結されることができる。上記のように、第１外部電極と第２外部電極を連結する連結電極、及び第３外部電極と第４外部電極を連結する連結電極がそれぞれ複数配置されることにより、外部電極と本体の固着力をより向上させることができる。
【0052】
図７ａ及び図７ｂは第１内部電極２２１及び第２内部電極２２２の形状を示す断面図である。図７ａ及び図７ｂを参照すると、第１内部電極２２１及び第２内部電極２２２は、互いに点対称をなすＴ字型であることができる。上記第１内部電極２２１は、Ｔ字型の電極パターンを有することができ、電極パターンが形成されていない電極未配置領域２２２ａは、絶縁領域であることができる。また、上記第２内部電極２２２は、Ｔ字型の電極パターンを有することができ、電極パターンが形成されていない電極未配置領域２２１ａは、絶縁領域であることができる。
【0053】
上記電極パターンを有する積層セラミックキャパシタにおいて、第１及び第４連結電極２３１、２３４は、第１内部電極２２１と連結され、第２内部電極２２２の未配置領域２２２ａを貫通することができる。また、第２及び第３連結電極２３２、２３３は、第２内部電極２２２と連結され、第１内部電極２２１の未配置領域２２２ａを貫通することができる。内部電極の未配置領域に連結電極が貫通する構造を有することにより、本発明による積層セラミックキャパシタは、相互インダクタンスを相殺してＥＳＬを改善させることができ、ビア孔が内部電極上に形成される構造に比べてキャパシタの容量を増加させることができる。
【0054】
一例において、第１及び第２内部電極３２１、３２２の未配置領域３２１ａ、３２２ａは、ラウンド状であることができる。図８ａ及び図８ｂを参照すると、第１内部電極３２１は、Ｔ字型の電極パターンを有することができ、内部電極が配置されていない未配置領域３２２ａは、ラウンド状であることができる。また、第２内部電極３２２は、Ｔ字型の電極パターンを有することができ、内部電極が配置されていない未配置領域３２１ａは、ラウンド状であることができる。上述のように、内部電極パターンのリセス部をラウンド状に形成する場合には、キャパシタの容量をより上昇させることができる。
【0055】
上記では、内部電極の電極未配置領域が四角状及びラウンド状を有する場合を例に挙げたが、これは一つの例示であり、本発明の内部電極パターンの形状はこれに制限されるものではなく、三角形、多角形など様々な形状も本発明の権利範囲に属するといえる。
【0056】
図９〜図１３は、図１及び図５に示された積層セラミックキャパシタの製造方法を示す図である。図９〜図１３を参照して、本発明の図１及び図５に示された積層セラミックキャパシタの製造方法について説明する。かかる製造方法の説明から、上述の積層セラミックキャパシタの構造はさらに明確になる。
【0057】
まず、図９に示すように、誘電体層からなるセラミックグリーンシートの一面に導電性金属を含むペーストを所定の厚さに印刷したシートを積層し、誘電体層、及び上記誘電体層を間に挟んで配置される第１及び第２内部電極を含む本体を設ける。本体５１０の上下部には、内部電極が含まれない誘電体層を積層することで、第１カバー部５１２及び第２カバー部５１３を形成することができる。
【0058】
本発明の一例において、第１カバー部５１２または第２カバー部５１３上に、必要に応じて識別部５５０を配置することもできる。上記識別部５５０は、上記第１カバー部５１２及び第２カバー部５１３のいずれか一つに形成され、明るさまたは色の差によって本体５１０の上、下部を識別する機能を果たすことができる。上記識別部５５０は、一つのセラミックグリーンシートが焼成されるか、または複数のセラミックグリーンシートが積層された誘電体層であることができ、第１カバー部５１２または第２カバー部５１３内に含まれることができる。
【0059】
上記識別部５５０が上記第１または第２カバー部と明るさまたは色の差を有するようにする方法は、特に制限されない。上記識別部５５０は、本体に含まれるセラミック粒子とサイズが異なるセラミック粒子を用いて形成するか、またはセラミック成分にＮｉ、Ｍｎ、Ｃｒ、Ｍｇ、Ｙ、及びＶのうち選択された一つ以上の金属の酸化物、ＢａＳｉＯ３またはＣａＳｉＯ３などの成分を追加して形成することができ、レーザーでマーキングする方法などを用いることができるが、これに制限されるものではない。上記識別部が配置される場合、本体の上部及び下部を区別することができ、上述の貫通電極が突出する突出部の方向を確認することができるため、本発明による積層セラミックキャパシタを基板に実装する際に、固着力により優れた方向を選択して実装することができる。
【0060】
上記カバー部を形成した後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）や穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを用いて本体にビアＨを形成する。その後、図１１に示すように、ビアＨに導電性ペーストを塗布するか、またはめっきなどの方法を用いて導電性物質を充填し、第１及び第２貫通電極５３１、５３２を形成する。
【0061】
その後、本体５１０の一面に、第１及び第２貫通電極５３１、５３２と連結される第１〜第４外部電極５４１、５４２、５４３、５４４を形成する。
【0062】
具体的に、第１〜第４外部電極を形成する段階は、上記本体上にニッケルを含む第１〜第４焼成電極を形成する段階（図１１）と、上記第１〜第４焼成電極層上にそれぞれ第１めっき層を形成する段階（図１２）と、上記第１めっき層上にそれぞれ第２めっき層を形成する段階（図１３）と、を含んで行われる。
【0063】
焼成電極は、ニッケルを含む導電性ペーストを塗布し、これを焼成して形成されることができ、第１めっき層はニッケルを含み、電気的または化学的めっき法によって形成されることができる。第２めっき層は、銅またはスズを含み、電気的または化学的めっき法によって形成されることができる。
【0065】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【0066】
１００、２００ 積層セラミックキャパシタ１１０、２１０、５１０ 本体
１１１、２１１ 誘電体層
１１２、５１２、１１３、５１３ カバー部
１２１、１２２、２２１、２２２、３２１、３２２ 内部電極
１３１、１３２、５３１、５３２ 貫通電極
２３１、２３２、２３３、２３４ 連結電極
１４１、１４２、１４３、１４４、２４１、２４２、２４３、２４４、５４１、５４２、５４３、５４４ 外部電極
１４１ａ、１４２ａ、１４３ａ、１４４ａ、２４１ａ、２４２ａ、２４３ａ、２４４ａ、５４１ａ、５４２ａ、５４３ａ、５４４ａ 焼成電極
１４１ｂ、１４２ｂ、１４３ｂ、１４４ｂ、２４１ｂ、２４２ｂ、２４３ｂ、２４４ｂ、５４１ｂ、５４２ｂ、５４３ｂ、５４４ｂ 第１めっき層
１４１ｃ、１４２ｃ、１４３ｃ、１４４ｃ、２４１ｃ、２４２ｃ、２４３ｃ、２４４ｃ、５４１ｃ、５４２ｃ、５４３ｃ、５４４ｃ 第２めっき層