特開 2021-150719 可変利得増幅器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2021-150719(P2021-150719A)

(43)【公開日】2021年9月27日

(54)【発明の名称】可変利得増幅器

(51)【国際特許分類】

   H03G 3/10 20060101AFI20210830BHJP

【ＦＩ】

   H03G3/10 E

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

【全頁数】15

(21)【出願番号】特願2020-46632(P2020-46632)

(22)【出願日】2020年3月17日

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100105153

【弁理士】

【氏名又は名称】朝倉 悟

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118843

【弁理士】

【氏名又は名称】赤岡 明

(74)【代理人】

【識別番号】100125151

【弁理士】

【氏名又は名称】新畠 弘之

(72)【発明者】

【氏名】大野 慎治

(72)【発明者】

【氏名】石森 敏文

【テーマコード（参考）】

5J100

【Ｆターム（参考）】

5J100AA14

5J100AA15

5J100AA24

5J100AA26

5J100BA04

5J100BA10

5J100BB02

5J100BB07

5J100BB11

5J100BB13

5J100BB16

5J100BC06

5J100CA33

5J100EA02

5J100FA02

(57)【要約】

【課題】ノイズフィギュアの増加を抑制しつつ利得の調整が可能である可変利得増幅器を提供することである。
【解決手段】本実施形態に係る可変利得増幅器は、第１経路と、整合回路と、増幅回路と、第２経路と、第３経路とを備える。第１経路は、減衰回路を有し、一端が第１入力端子に接続され、入力された信号を減衰して出力する。整合回路は、入力が整合回路の他端と接続され、出力が第１出力端子に接続され、入力された信号を増幅する。第２経路は、第１経路に並列接続される。第３経路は、一端が第１入力端子に接続され、他端が第１出力端子に接続される。
【選択図】図１

【特許請求の範囲】

【請求項1】

減衰回路を有し、一端が第１入力端子に接続され、入力された信号を減衰して出力する第１経路と、
一端が前記第１経路の他端に接続された整合回路と、
入力が前記整合回路の他端と接続され、出力が第１出力端子に接続され、入力された信号を増幅する増幅回路と、
前記第１経路に並列接続された、第２経路と、
一端が前記第１入力端子に接続され、他端が前記第１出力端子に接続された、第３経路と、
を備える、可変利得増幅器。

【請求項2】

前記第１経路を導通又は非導通の一方に切り替える第１スイッチ回路と、
前記第２経路を導通又は非導通の一方に切り替える第２スイッチ回路と、
前記第３経路を導通又は非導通の一方に切り替える第３スイッチ回路と、
を更に備える、請求項１に記載の可変利得増幅器。

【請求項3】

利得が異なる複数のモードを備えた可変利得増幅器であって、
第１モード時に、前記第２スイッチ回路及び前記第３スイッチ回路は非導通状態であり、前記第１スイッチ回路は導通状態である、請求項２に記載の可変利得増幅器。

【請求項4】

利得が異なる複数のモードを備えた可変利得増幅器であって、
第２モード時に、前記第１スイッチ回路及び前記第３スイッチ回路は非導通状態であり、前記第２スイッチ回路は導通状態である、請求項２または請求項３に記載の可変利得増幅器。

【請求項5】

利得が異なる複数のモードを備えた可変利得増幅器であって、
第３モード時に、前記第１スイッチ回路及び前記第２スイッチ回路は非導通状態であり、前記第３スイッチ回路は導通状態である、請求項２から請求項４のいずれか１項に記載の可変利得増幅器。

【請求項6】

前記第２経路は、第１ノードを介して前記第１入力端子に接続され、
前記第１回路の前記一端と、前記第３経路の前記一端とは、第２ノードで接続され、
前記第１ノードと前記第２ノードとの間の経路を、導通又は非導通の一方に切り替える第４スイッチ回路をさらに有する、
請求項２から請求項５のいずれか１項に記載の可変利得増幅器。

【請求項7】

利得が異なる複数のモードを備えた可変利得増幅器であって、
第４モード時に、前記第４スイッチ回路は非導通状態であり、前記第１スイッチ回路、前記第２スイッチ回路、及び前記第３スイッチ回路は導通状態である、請求項６に記載の可変利得増幅器。

【請求項8】

第２入力端子と、前記第２ノードと、の間の経路を導通又は非導通の一方に切り替える第５スイッチ回路と、
前記第２入力端子と、前記整合回路の前記一端との間の経路を導通又は非導通の一方に切り替える第６スイッチ回路とをさらに有する、請求項６に記載の可変利得増幅器。

【請求項9】

前記第１経路と、前記第２経路と、第３経路と、前記増幅回路とは、ＳＯＩ基板上に配置される、請求項１に記載の可変利得増幅器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、可変利得増幅器に関する。

【背景技術】

【0002】

低雑音増幅回路：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒは主にスマートフォンなどの無線通信端末において、基地局から受信した無線信号を増幅するために用いられる。また、低雑音増幅回路の受信信号のレベルは基地局と無線通信端末間の距離などによって異なる。このため、低雑音増幅回路には、受信信号が小さい場合に信号を増幅し、受信信号が大きい場合に信号を増幅回路で増幅せずに、バイパス回路によりパススルーするものがある。このような低雑音増幅回路は、信号を増幅するか否かしか切り替えることができなかった。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特願２０１２−１６６６８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明が解決しようとする課題は、ノイズフィギュアの増加を抑制しつつ利得の調整が可能である可変利得増幅器を提供することである。

【課題を解決するための手段】

【0005】

本実施形態に係る可変利得増幅器は、第１経路と、整合回路と、増幅回路と、第２経路と、第３経路とを備える。第１経路は、減衰回路を有し、一端が第１入力端子に接続され、入力された信号を減衰して出力する。整合回路は、入力が整合回路の他端と接続され、出力が第１出力端子に接続され、入力された信号を増幅する。第２経路は、第１経路に並列接続される。第３経路は、一端が第１入力端子に接続され、他端が第１出力端子に接続される。

【図面の簡単な説明】

【0006】

【図1】可変利得増幅器の構成を示すブロック図。

【図2】スイッチ回路の構成例を示す図。

【図3】減衰回路の回路構成例を示す図。

【図4】整合回路の一例を示す図。

【図5】高周波低雑音増幅回路の回路構成例を示す図。

【図6】可変利得増幅器の動作モードの対応関係を示す図。

【図7】高利得モードのときの高周波信号の流れを示す図。

【図8】低利得モードのときの高周波信号の流れを示す図。

【図9】第１バイパスモードのときの高周波信号の流れを示す図。

【図10】第２実施形態に係る可変利得増幅器のブロック図。

【図11】第２実施形態に係る第１バイパスモードのときの高周波信号の流れを示す図。

【図12】第２実施形態に係る第２バイパスモードのときの高周波信号の流れを示す図。

【図13】第３実施形態に係る可変利得増幅器のブロック図。

【図14】第３実施形態に係る高利得モードのときの高周波信号の流れを示す図。

【図15】第３実施形態に係る低利得モードのときの高周波信号の流れを示す図。

【図16】第３実施形態に係る第１バイパスモードのときの高周波信号の流れを示す図。

【図17】第３実施形態に係る第２バイパスモードのときの高周波信号の流れを示す図。

【図18】第４実施形態に係る可変利得増幅器のブロック図。

【発明を実施するための形態】

【0007】

以下、本発明の実施形態に係る可変利得増幅器について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。また、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。

【0008】

（第１実施形態）
図１乃至図５を用いて、第１実施形態に係る可変利得増幅器１の構成を説明する。図１は、可変利得増幅器１の構成を示すブロック図である。本発明の実施の形態に係る可変利得増幅器１は、例えば高周波信号を扱う各種無線通信機器に搭載可能である。

【0009】

図１に示すように、本実施の形態に係る可変利得増幅器１は、第１入力端子ＲＦＩＮ１と、スイッチ回路ＳＷ１〜５と、減衰経路７０と、第１バイパス経路２０と、整合回路３０と、高周波低雑音増幅回路（ＬＮＡ）４０と、第２バイパス経路５０と、バイアス生成回路６０と、出力端子ＯＵＴと、を備える。第１入力端子ＲＦＩＮ１には、例えば高周波信号が供給される。

【0010】

可変利得増幅器１は、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に配置される。すなわち、第１入力端子ＲＦＩＮ１、スイッチ回路ＳＷ１〜ＳＷ５、減衰経路７０、第１バイパス経路２０、整合回路３０、高周波低雑音増幅回路４０、第２バイパス経路５０、バイアス生成回路６０、及び出力端子ＯＵＴなどはＳＯＩ基板上に配置される。

【0011】

第１バイパス経路２０は、ノードｎ１と、ノードｎ３との間に接続され、スイッチ回路ＳＷ１を有する。ノードｎ１は、第１入力端子ＲＦＩＮ１に接続される。スイッチ回路ＳＷ１は、ノードｎ１と、ノードｎ３と、の間に接続される。ノードｎ３は、スイッチ回路ＳＷ３及び整合回路３０の一端が接続される。スイッチ回路ＳＷ１は、第１バイパス経路２０の高周波信号を導通状態又は非導通状態の一方に切り替える。

【0012】

図２は、スイッチ回路ＳＷ１の構成例を示す図である。スイッチ回路ＳＷ１は、例えばＮ型トランジスタＦＥＴ０と、抵抗ＲＳとを有する。スイッチ回路ＳＷ１は、抵抗ＲＳを介して制御端子に供給される制御電圧により、ＯＮ／ＯＦＦ動作する。例えば、制御信号がＨレベル（高電位）である場合に導通状態（ＯＮ）となり、Ｌレベル（低電位）である場合に非導通状態（ＯＦＦ）となる。なお、本実施形態に係るスイッチ回路ＳＷ１は、Ｈレベルである場合に導通状態（ＯＮ）となり、Ｌレベルである場合に非導通状態（ＯＦＦ）となるが、これに限定されない。例えば、制御信号がＬレベルである場合に導通状態（ＯＮ）となり、Ｈレベルである場合に非導通状態（ＯＦＦ）となるように構成してもよい。また、スイッチ回路ＳＷ１の構成は、Ｎ型トランジスタに限定されない。

【0013】

本実施の形態に係るスイッチ回路ＳＷ２〜５は、スイッチ回路ＳＷ１と同等の構成を有する。すなわち、制御信号がＨレベルである場合にＯＮとなり、Ｌレベルである場合にＯＦＦとなる。なお、本実施形態に係るスイッチ回路ＳＷ２またはスイッチ回路ＳＷ３が第１スイッチに対応し、スイッチ回路ＳＷ１が第２スイッチに対応し、スイッチ回路ＳＷ４が第３スイッチに対応する。

【0014】

減衰経路７０は、一端がノードｎ２に、他端がノードｎ３に接続され、スイッチ回路ＳＷ１、ＳＷ２及び減衰回路（ＡＴＴ）１０を有する。ノードｎ２は、第１入力端子ＲＦＩＮ１に接続される。
スイッチ回路ＳＷ２は、一端がノードｎ２に接続され。他端が減衰回路１０の入力端子ＡＴＴｉｎに接続される。
減衰回路１０は、入力端子ＡＴＴｉｎがスイッチ回路ＳＷ２を介して第１入力端子ＲＦＩＮ１に接続され、入力された高周波信号を減衰して出力する。
スイッチ回路ＳＷ３は、一端が減衰回路１０の出力端子ＡＴＴｏｕｔに接続され、他端がノードｎ３に接続される。なお、本実施形態に係るノードｎ１が第１ノードに対応し、ノードｎ２が第２ノードに対応する。

【0015】

図３は、減衰回路１０の回路構成例を示す図である。図３に示すように、入力端子ＡＴＴｉｎは抵抗Ｒ２の一端に接続され、かつ抵抗Ｒ１の一端に接続される。抵抗Ｒ２の他端はグランドに接続され、また抵抗Ｒ１の他端は抵抗Ｒ３の一端に接続されるとともに、出力端子ＡＴＴｏｕｔに接続される。Ｒ３の他端はグランドに接続される。このように、減衰回路１０は、例えばパイ型構成のインピーダンス変換回路により構成される。このインピーダンス変換回路は抵抗のみで構成されているので、周波数特性はフラットであるが、入力出力間で信号が減衰する。なお、減衰回路１０は、パイ型構成のインピーダンス変換回路に限定されず、一般的なインピーダンス変換回路を用いることも可能である。例えば、減衰回路１０は、インダクタやキャパシタなどを含んでもよい。

【0016】

整合回路３０は、入力がノードｎ３に接続され、出力が高周波低雑音増幅回路４０の入力端子ＬＮＡｉｎに接続される。
図４は、整合回路３０の一例を示す図である。整合回路３０は、例えばインダクタである。整合回路３０は、入力端子ＲＦｉｎから入力された高周波信号、たとえば１．９ＧＨｚの無線周波数の入力信号を高周波低雑音増幅回路４０に対する最適利得または雑音指数ＮＦが最適化するようにインピーダンスマッチングする。

【0017】

高周波低雑音増幅回路４０は、出力端子ＬＮＡｏｕｔがスイッチ回路ＳＷ５を介して、出力端子ＯＵＴに接続される。高周波低雑音増幅回路４０は、高周波低雑音増幅回路４０は、整合回路３０から供給された高周波信号を増幅し、出力端子ＯＵＴに出力する。
図５は、高周波低雑音増幅回路４０の回路構成例を示す図である。

【0018】

図５の高周波低雑音増幅回路４０は、Ｎ型トランジスタＦＥＴ１、Ｎ型トランジスタＦＥＴ２と、インダクタＬｄ、Ｌｓと、抵抗Ｒｄ、ＲＢ１、ＲＢ２と、キャパシタＣｉｎ、Ｃｘ、Ｃｏｕｔ、ＣＢ２とを備えている。高周波低雑音増幅回路４０の詳細は後述する。

【0019】

図１に示すように、第２バイパス経路５０は、スイッチ回路ＳＷ４を有し、一端がノードｎ２に、他端が出力端子ＯＵＴに接続される。第２バイパス経路５０は、第１バイパスモード時に高周波信号を、ノードｎ２を介して接続した第１入力端子ＲＦＮ１から出力端子ＯＵＴに導通させる。

【0020】

バイアス生成回路６０は、ゲインモードか第１バイパスモードかによって、電圧Ｖｄｄ＿ＬＮＡ（図５）、バイアス電圧ＶＢ１（図５）、バイアス電圧ＶＢ２（図５）の電圧レベルを切り替えて出力する。ゲインモードには、後述するように、高利得モードと低利得モードとが含まれる、本実施形態では、高利得モード及び低利得モードにおいて、高周波低雑音増幅回路４０は、高周波信号の増幅を行う同等の駆動をする。また、バイアス生成回路６０は、スイッチ回路ＳＷ１〜５の制御電圧も生成する。

【0021】

ここで、より詳細に、高周波低雑音増幅回路４０の構成を説明する。図５に示すように、バイアス生成回路６０は、ゲインモード時に、ＦＥＴ２がオンするようにバイアス電圧ＶＢ２を生成し、かつバイアス電圧ＶＢ１をＦＥＴ１のドレイン−ソース間電圧よりも低く設定する。また、バイアス生成回路６０は、第１バイパスモード時に、ＦＥＴ２がオフするようにバイアス電圧ＶＢ２を生成し、かつＦＥＴ１のチャネルが強反転状態になるようにバイアス電圧ＶＢ１を生成する。

【0022】

ＦＥＴ１のゲートには、キャパシタＣｘを介して入力端子ＲＦｉｎから高周波信号が入力される。キャパシタＣｘは直流カット用の容量であり、特性インピーダンスに悪影響を与えないように大きい値に設定される。

【0023】

ＦＥＴ１のゲートには、抵抗ＲＢ１を介して、バイアス生成回路６０から出力されたバイアス電圧ＶＢ１が入力される。抵抗ＲＢ１は、バイアス電圧ＶＢ１を出力するバイアス生成回路６０の出力端子側に高周波信号が回り込むことを防止するために設けられている。

【0024】

ＦＥＴ１のゲートとソースの間にはキャパシタＣｉｎが接続されている。ＦＥＴ２のドレインには、抵抗Ｒｄ、インダクタＬｄ、キャパシタＣｏｕｔの各一端が接続されている。抵抗ＲｄとインダクタＬｄの各他端には、バイアス生成回路６０から出力される電圧Ｖｄｄ＿ＬＮＡが入力される。キャパシタＣｏｕｔの他端には、可変利得増幅器１の出力端子ＬＮＡｏｕｔが接続されている。

【0025】

抵抗Ｒｄは、安定化抵抗であり、発振を抑制し、出力インピーダンスを低くする機能を有する。インダクタＬｄとキャパシタＣｏｕｔにて出力整合が取られる。抵抗Ｒｄを設けることで、インダクタＬｄの値を小さくできる。

【0026】

ＦＥＴ２のゲートには、抵抗ＲＢ２を介して、バイアス生成回路６０から出力されたバイアス電圧ＶＢ２が入力される。バイアス電圧ＶＢ２を出力するバイアス生成回路６０の出力端子と接地ノードとの間には、キャパシタ（対地容量）ＣＢ２が接続されている。抵抗ＲＢ２は高抵抗であり、抵抗ＲＢ２を設けることで、ＦＥＴ２がオンしている間に、ＦＥＴ２のゲートからの高周波信号の漏洩を防止できる。ＦＥＴ２は、ＦＥＴ１のソースをインダクタＬｓの一端と導通させるか否かを切り替えるスイッチとして機能する。

【0027】

可変利得増幅器１は、互いに利得が異なる少なくとも３つの動作モード、すなわち、高利得モード、低利得モード、第１バイパスモードを切り替えることができる。可変利得増幅器１は、第１バイパス経路２０、第２バイパス経路５０、及び減衰経路７０の導通状態を切り替えることで、３つの動作モードを切り替える。高利得モードは、第１バイパス経路２０を介して、高周波信号を整合回路３０及び高周波低雑音増幅回路４０により増幅するモードである。つまり、高利得モードは、減衰経路７０を介さずに、高周波信号を増幅する。一方で、低利得モードは、減衰経路１０を介して、高周波信号を整合回路３０及び高周波低雑音増幅回路４０により増幅するモードである。また、第１バイパスモードは、高周波信号を、第２バイパス経路５０を介して出力端子ＯＵＴに出力するモードである。第１バイパスモードは、高周波信号を、減衰回路１０、整合回路３０及び高周波低雑音増幅回路４０を介さずに、出力する。

【0028】

図６は、可変利得増幅器１の動作モードと、電圧Ｖｄｄ＿ＬＮＡと、バイアス電圧ＶＢ１と、バイアス電圧ＶＢ２と、スイッチ回路ＳＷ１〜５の制御電圧との対応関係を示す図である。上述のように、バイアス生成回路６０は、ＦＥＴ１のゲートを駆動するためのバイアス電圧ＶＢ１と、ＦＥＴ２のオンまたはオフの切り替えを行うバイアス電圧ＶＢ２と、抵抗ＲｄとインダクタＬｄの各他端に入力される電圧Ｖｄｄ＿ＬＮＡとを生成する。電圧Ｖｄｄ＿ＬＮＡは、ＦＥＴ１のドレイン電圧を設定するために用いられる電圧である。

【0029】

図６に示すように、高利得モードのときに、例えばＶｄｄ＿ＬＮＡ＝０．８Ｖ、ＶＢ１＝０．３５Ｖ、ＶＢ２＝１．６Ｖになる。高利得モードのときに、スイッチ回路ＳＷ１〜ＳＷ５の制御電圧はそれぞれ、Ｈ、Ｌ、Ｌ、Ｌ、Ｈである。一方、低利得モードのときに、スイッチ回路ＳＷ１〜ＳＷ５の制御電圧はそれぞれ、Ｌ、Ｈ、Ｈ、Ｌ、Ｈである。

【0030】

また、第１バイパスモードのときに、Ｖｄｄ＿ＬＮＡ＝０Ｖ、ＶＢ１＝１．６Ｖ、ＶＢ２＝０Ｖになる。このとき、スイッチ回路ＳＷ１〜ＳＷ５の制御電圧はそれぞれ、Ｌ、Ｌ、Ｌ、Ｈ、Ｌである。

【0031】

図７は、高利得モードのときの高周波信号の流れを示す図である。図７に示すように、スイッチ回路ＳＷ１、ＳＷ５がＯＮ、スイッチ回路ＳＷ２、ＳＷ３、ＳＷ４がＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が高周波低雑音増幅回路４０で増幅され、出力端子ＯＵＴから出力される。高利得モードのときに、減衰回路１０が信号経路に入らないことから、高利得モードでのＮＦ悪化を抑えたまま、高利得を達成できる。

【0032】

図８は、低利得モードのときの高周波信号の流れを示す図である。図８に示すように、スイッチ回路ＳＷ２、ＳＷ３、ＳＷ５がＯＮ、スイッチ回路ＳＷ１、ＳＷ４がＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が減衰回路１０によって減衰したのち、高周波低雑音増幅回路４０で増幅され、高利得モード時よりも低い出力レベルの信号が出力端子ＯＵＴから出力される。低利得モード時においても、高周波低雑音増幅回路４０への信号入力前に減衰回路１０を通ることにより信号が減衰するので、信号の歪の悪化を抑制できる。

【0033】

図９は、第１バイパスモードのときの高周波信号の流れを示す図である。図９に示すように、スイッチ回路ＳＷ４がＯＮ、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５がＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が、減衰あるいは増幅されることなくそのまま出力端子ＯＵＴから出力される。

【0034】

以上説明したように、本実施形態によれば、可変利得増幅器１は、直列に接続された、減衰回路１０を有する減衰経路７０と、整合回路３０と、低雑音増幅回路４０とを有する。可変利得増幅器１は、減衰経路７０に並列接続され、高利得モード時に減衰経路１０を迂回させる第１バイパス経路２０と、一端が入力端子ＲＦＩＮに接続され、他端が出力端子ＯＵＴに接続され、第１バイパスモード時に信号を出力端子ＯＵＴに迂回させる第２バイパス経路５０と、を有する。これにより、可変利得増幅器１は、信号の導通経路を切り替えることで、利得が異なる複数の動作モードを切り替え、出力する信号の利得を調整できる。

【0035】

可変利得増幅器１は、減衰回路１０が高利得モードの信号経路に入らないことから、高利得モードでのＮＦ悪化を抑えることができる。また低利得モード時においても、高周波低雑音増幅回路４０への信号入力前に減衰回路１０を信号が通ることにより信号が減衰するので、歪の悪化を抑制できる。可変利得増幅器１は、第１バイパスモードにおいて、信号を増幅せずに出力し、信号増幅に要する消費電力を削減し、信号のノイズ発生を抑制する。

【0036】

（第２実施形態）
第２実施形態に係る可変利得増幅器１ａは、第１入力端子ＲＦＩＮ１、出力端子ＯＵＴのリターンロスを低減する第２バイパスモードを更に有する点で第１実施形態に係る可変利得増幅器１と相違する。以下では、第１実施形態に係る可変利得増幅器１と相違点を説明する。

【0037】

図１０は、第２実施形態に係る可変利得増幅器１ａのブロック図である。図１０に示すように、可変利得増幅器１ａは、ノードｎ１とノードｎ２との間にスイッチ回路ＳＷ６を更に有する。ノードｎ２は、スイッチ回路ＳＷ６及びノードｎ１を介して、第１入力端子ＲＦＩＮ１と接続される。なお、本実施形態に係るＳＷ６が第４スイッチに対応する。

【0038】

図１１は、第２実施形態に係る第１バイパスモードのときの高周波信号の流れを示す図である。図１１に示すように、スイッチ回路ＳＷ４、ＳＷ６がＯＮ、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５がＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が、そのまま出力端子ＯＵＴから出力される。この場合、
Ｖｄｄ＿ＬＮＡ＝０Ｖ、ＶＢ１＝１．６Ｖ、ＶＢ２＝０Ｖであり、スイッチ回路ＳＷ１〜６の制御電圧はそれぞれ、Ｌ、Ｌ、Ｌ、Ｈ、Ｌ、Ｈである。

【0039】

図１２は、第２実施形態に係る第２バイパスモードのときの高周波信号の流れを示す図である。図１２に示すように、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４がＯＮ、スイッチ回路ＳＷ５、ＳＷ６がＯＦＦし、破線で示す経路を信号が通る。この場合、第１入力端子ＲＦＩＮ１から入力された信号が、減衰回路１０を通って減衰し、出力端子ＯＵＴから出力される。この経路を通る場合、反射波が減衰回路１０によって減衰することでリターンロス特性が改善される。このとき、Ｖｄｄ＿ＬＮＡ＝０Ｖ、ＶＢ１＝１．６Ｖ、ＶＢ２＝０Ｖであり、スイッチ回路ＳＷ１〜６の制御電圧はそれぞれ、Ｈ、Ｈ、Ｈ、Ｈ、Ｌ、Ｌである。

【0040】

以上説明したように、本実施形態によれば、可変利得増幅器１ａをノードｎ１とノードｎ２との間の経路に第６スイッチ回路ＳＷ６を有するように構成した。これにより、可変利得増幅器１ａは、第２バイパスモードのときに、第１入力端子ＲＦＩＮ１から入力された信号を、減衰回路１０を通って減衰させ、出力端子ＯＵＴから出力することが可能となる。このため、反射波が減衰回路１０によって減衰することでリターンロス特性が改善される。

【0041】

（第３実施形態）
第３実施形態に係る可変利得増幅器１ｂは、第２入力端子ＲＦＩＮ２を更に有する点で第２実施形態に係る可変利得増幅器１ａと相違する。以下では、第２実施形態に係る可変利得増幅器１ａと相違点を説明する。

【0042】

図１３は、第３実施形態に係る可変利得増幅器１ｂのブロック図である。図１３に示すように、ノードｎ４は、ノードｎ２と接続される。ノードｎ６は、ノードｎ３と接続される。可変利得増幅器１ｂは、ノードｎ５と接続された第２入力端子ＲＦＩＮ２を更に有する。また、可変利得増幅器１ｂは、ノードｎ４とノード５との間にスイッチ回路ＳＷ７を更に有する。また、可変利得増幅器１ｂは、ノードｎ５と、ノードｎ６と、の間にスイッチ回路ＳＷ８を更に有する。なお、本実施形態に係るＳＷ７が第５スイッチに対応し、ＳＷ８が第６スイッチに対応する。

【0043】

図１４は、第３実施形態に係る高利得モードのときの高周波信号の流れを示す図である。図１４に示すように、スイッチ回路ＳＷ１、ＳＷ５がＯＮ、その他のスイッチ回路ＳＷがＯＦＦし、破線で示す経路を信号が通る。これにより、ＲＦＩＮ１端子から入力された信号が高周波低雑音増幅回路４０で増幅され、出力端子ＯＵＴから出力される。高利得モードのときに、減衰回路１０が高利得モードの信号経路に入らないことから、高利得モードでのＮＦ悪化を抑えたまま、高利得を達成できる。なお、第２入力端子ＲＦＩＮ２から高周波信号が入力される場合には、スイッチ回路ＳＷ１の替わりにスイッチ回路ＳＷ８をＯＮにすることで同等の処理が可能である。

【0044】

図１５は、第３実施形態に係る低利得モードのときの高周波信号の流れを示す図である。図１５に示すように、スイッチ回路ＳＷ２、ＳＷ３、ＳＷ５、ＳＷ６がＯＮ、その他のスイッチ回路ＳＷがＯＦＦし、破線で示す経路を信号が通る。これにより、ＲＦＩＮ１端子から入力された信号が減衰回路１０によって減衰したのち、高周波低雑音増幅回路４０で増幅され、高利得モード時よりも低い出力レベルの信号が出力端子ＯＵＴから出力される。低利得モード時においても、高周波低雑音増幅回路４０へ信号入力前に減衰回路１０を通ることにより信号が減衰するので、歪の悪化を抑制できる。なお、第２入力端子ＲＦＩＮ２から高周波信号が入力される場合には、スイッチ回路ＳＷ６の替わりにスイッチ回路ＳＷ７をＯＮにすることで同等の処理が可能である。

【0045】

図１６は、第３実施形態に係る第１バイパスモードのときの高周波信号の流れを示す図である。図１６に示すように、スイッチ回路ＳＷ４、ＳＷ６がＯＮ、その他のスイッチ回路ＳＷがＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が、そのまま出力端子ＯＵＴから出力される。なお、第２入力端子ＲＦＩＮ２から高周波信号が入力される場合には、スイッチ回路ＳＷ６の替わりにスイッチ回路ＳＷ７をＯＮにすることで同等の処理が可能である。

【0046】

図１７は、第３実施形態に係る第２バイパスモードのときの高周波信号の流れを示す図である。図１７に示すように、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４がＯＮ、その他ＳＷがＯＦＦし、破線で示す経路を信号が通る。これにより、第１入力端子ＲＦＩＮ１から入力された信号が、そのまま出力端子ＯＵＴから出力される。この場合、第１入力端子ＲＦＩＮ１から入力された信号が、減衰回路１０を通って減衰し、出力端子ＯＵＴから出力される。この経路を通る場合、反射波が減衰回路１０によって減衰することでリターンロス特性が改善される。なお、第２入力端子ＲＦＩＮ２から高周波信号が入力される場合には、スイッチ回路ＳＷ１の替わりにスイッチ回路ＳＷ８をＯＮにすることで同等の処理が可能である。

【0047】

以上説明したように、本実施形態によれば、複数の入力端子ＲＦＩＮ１，２を有する場合においても、高利得モードでのＮＦ悪化、および低利得モードでの歪悪化を抑制できる。またバイパスモード時において、信号強度を維持したい場合、およびリターンロスを低減したい場合のそれぞれに合わせて、第１バイパスモード時と第２バイパスモード時とで信号経路を可変にすることが可能である。

【0048】

（第４実施形態）
第４実施形態に係る可変利得増幅器１ｃは、第１バイパス経路及び減衰経路の設け方が第１実施形態に係る可変利得増幅器１と相違する。以下では、第１実施形態に係る可変利得増幅器１と相違点を説明する。

【0049】

図１８は、第４実施形態に係る可変利得増幅器１ｃのブロック図である。図１８に示すように、可変利得増幅器１ｃは、スイッチ回路ＳＷ２、ＳＷ３及び減衰回路１０が設けられず、スイッチ回路ＳＷ９及び減衰回路１１をさらに有する。

【0050】

可変利得増幅器１ｃは、スイッチ回路ＳＷ９及び減衰回路１１を備える。スイッチ回路ＳＷ９は、スイッチ回路ＳＷ１と、ノードＮ３との間に設けられる。減衰回路１１は、スイッチ回路ＳＷ９と並列接続される。ノードｎ７は、スイッチ回路ＳＷ９と、スイッチ回路ＳＷ１と、の間のノードである。可変利得増幅器１ｃでは、ノードｎ７〜ノードｎ３間の減衰回路１１を通る経路が、第１経路、つまり減衰経路に対応する。可変利得増幅器１ｃでは、ノードｎ７〜ノードｎ３間のスイッチ回路ＳＷ９を通る経路が、第２経路つまり第１バイパス経路に対応する。

【0051】

可変利得増幅器１ｃの高利得モードと低利得モードとの間の切り替えは、スイッチ回路ＳＷ１が導通した状態で、スイッチ回路ＳＷ９が導通または非導通が切り替わることで実現される。可変利得増幅器１ｃは、スイッチ回路ＳＷ９の切り替わることで、ノードｎ７に入力された信号が減衰回路１１を通過するかまたはパススルーするかが切り替わる。可変利得増幅器１ｃは、可変利得増幅器１と比して、高利得モード時においてスイッチ回路ＳＷ９の挿入損失が生じるが、全体として設けるスイッチ回路ＳＷの数を減らすことができる。

【0052】

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置、方法及びプログラムは、その他の様々な形態で実施することができる。また、本明細書で説明した装置、方法及びプログラムの形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。

【符号の説明】

【0053】

１：可変利得増幅器、１０、１１：減衰回路、２０：第１バイパス経路、３０：整合回路、４０：高周波低雑音増幅回路（ＬＮＡ）、５０：第２バイパス経路、６０：バイアス生成回路、減衰経路７０、ｎ１〜ｎ７：ノード、ＯＵＴ：出力端子、ＲＦＩＮ１：第１入力端子、ＲＦＩＮ２：第２入力端子、ＳＷ１〜ＳＷ９：スイッチ回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】