特開2021-191156IP Force 特許公報全文掲載

技術分野

インバータ等の電力変換装置

要約特許出願時に添付された[要約書]

【課題】 電力変換装置において、浮遊インダクタンスの発生するノイズによってスイッチング素子が破壊されるのを回避する。
【解決手段】 高電位ノードPと出力ノードOTとの間に接続された第1のスイッチ部11と、低電位ノードNと出力ノードOTとの間に接続された第2のスイッチ部12と、中間電位ノードMと出力ノードOTとの間に接続された第3のスイッチ部13とを有する主回路10を有する。第1のスイッチ部11および第2のスイッチ部12の各々は、互いに逆並列接続されたトランジスタT1(T2)および還流ダイオードD1(D2)を含み、還流ダイオードD1(D2)は、SiCダイオードまたはショットキーバリアダイオードである。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

上述した3レベルインバータを構成する各スイッチング素子を、第1のスイッチ部および第2のスイッチ部の組と第3のスイッチ部の組とに分け、各組を2個のパッケージに収めると、小規模な3レベルインバータを構成することが可能である。しかし、このような構成にすると、第1のスイッチ部と第2のスイッチ部との共通接続ノード(すなわち、出力ノード)と、第3のスイッチ部とを結ぶ配線が長くなることにより配線の浮遊インダクタンスが大きくなる。そして、この浮遊インダクタンスの発生するサージ電圧が3レベルインバータを構成するスイッチング素子の定格電圧を越えると半導体スイッチング素子が破壊に至る可能性がある。なお、この問題については、説明の重複を避けるため、本発明の実施形態の説明において、その詳細を明らかにする。 この発明は以上に説明した課題に鑑みてなされたものであり、3レベルインバータ等の電力変換装置において、浮遊インダクタンスの発生するサージ電圧によってスイッチング素子が破壊されるのを回避することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明の一態様である電力変換装置は、高電位ノードと出力ノードとの間に接続された第1のスイッチ部と、前記高電位ノードより電位が低い低電位ノードと前記出力ノードとの間に接続された第2のスイッチ部と、前記高電位ノードの電位と前記低電位ノードの電位の中間の電位を有する中間電位ノードと前記出力ノードとの間に接続された第3のスイッチ部とを有する主回路を備え、前記第1のスイッチ部、前記第2のスイッチ部お・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
この発明において、第1および第2のスイッチ部の一方のスイッチ部がONからOFFに転じると、サージ電圧により他方のスイッチ部の環流ダイオードが短時間ONとなる。その際、還流ダイオードに逆回復が発生すると、サージ電圧が大きなものとなって、電力変換装置を構成する素子を破壊に至らしめる可能性がある。この発明では、第1のスイッチ部および第2のスイッチ部の環流ダイオードがSiCダイオードまたはショットキーバリアダイオードにより構成されている。従って、第1および第2のスイッチ部の一方のスイッチ部がONからOFFに転じる際、他方のスイッチ部の環流ダイオードに逆回復が発生し難い。従って、電力変換装置の素子の破壊を回避することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】3レベルインバータの主回路の構成例を示す回路図である。

【図2】同主回路を構成するスイッチング素子のモジュールを示す図である。

【図3】同主回路のスイッチング動作を説明する図である。

【図4】同主回路のスイッチング動作を説明する図である。

【図5】同主回路の各部の電圧波形および電流波形を示す図である。

選択図 図1出願人が指定した本件の代表的な図

10……主回路、P……高電位ノード、N……低電位ノード、M……中間電位ノード、11……第1のスイッチ部、12……第2のスイッチ部、13……第3のスイッチ部、M1,M2……モジュール、M3,M4……電源モジュール、T1〜T4……トランジスタ、D1,D2……還流ダイオード、L,Lm1〜Lm4……インダクタンス、RT1,RT3……電流経路、301,302,303,311,312……電流路、OT……出力ノード、211,212,221,222……ノード。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります