特開2021-191208IP Force 特許公報全文掲載

技術分野

半導体装置に関し、特にパワー半導体素子とこのパワー半導体素子の動作を停止して保護および通知をするアラーム機能およびパワー半導体素子の動作を停止しないで異常状態の通知をするワーニング機能とを備えた半導体装置

要約特許出願時に添付された[要約書]

【課題】出力端子を増やすことなくアラーム信号およびワーニング信号を区別して送出できるようにする。
【解決手段】制御回路30aは、アラーム検出回路として、制御電圧低下検出回路32、過電流検出回路33およびチップ温度検出回路34を有し、アラームが検出されたときには、アラーム信号生成回路35がアラーム要因ごとにパルス幅の異なる単発のアラーム信号ALMを生成し、オア回路50およびMOSFET36aを介してアラーム信号出力端子43aから出力される。制御回路30aは、また、ワーニング検出回路として、温度ワーニング検出回路39を有し、この温度ワーニング検出回路39が、パワー半導体素子20のチップ温度の上昇を検出したとき、パルス生成回路49がワーニング信号WNGを生成し、オア回路50およびMOSFET36aを介してアラーム信号出力端子43aから出力される。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、上述した従来の半導体装置では、アラームが発生したのかワーニングが発生したのかを区別して外部の装置へ通知するための出力端子を別々に設ける必要があり、制御端子の数が増えてしまうという課題があった。 本発明はこのような点に鑑みてなされたものであり、出力端子を増やすことなくアラーム信号およびワーニング信号を区別して送出できる半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明では、の課題を解決するために、1つの案では、パワー半導体素子と、パワー半導体素子を駆動するゲート制御回路、パワー半導体素子の異常を検出するアラーム検出回路、アラーム検出回路によるアラーム検出時にゲート制御回路を停止してパワー半導体素子を保護する保護回路、および、アラーム検出回路によるアラーム検出時にアラーム要因ごとにパルス幅の異なる単発のアラーム信号を生成するアラーム信号生成回路を・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
構成の半導体装置は、アラーム信号およびワーニング信号を共通のアラーム信号出力端子から出力するようにしたので、アラーム信号およびワーニング信号を外部に通知する出力端子の数の増加を抑えことができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】第1の実施の形態に係る半導体装置の構成例を示す回路ブロック図である。

【図2】アラーム信号生成回路の構成例を示す回路図である。

【図3】パルス生成回路の構成例を示す回路図である。

【図4】半導体装置の過熱保護動作を示すタイミングチャートである。

【図5】アラーム発生時の動作を示すタイミングチャートである。

【図6】温度ワーニング発生時の動作を示すタイミングチャートである。

【図7】第2の実施の形態に係る半導体装置の構成例を示す回路ブロック図である。

【図8】パル生成回路の構成例を示す回路図である。

【図9】制御電圧低下ワーニング発生時または温度ワーニング発生時の動作を示すタイミングチャートである。

【図10】第2の実施の形態の半導体装置におけるパルス生成回路の変形例を示す回路図である。

【図11】制御電圧低下ワーニングおよび温度ワーニングの同時発生時の動作を示すタイミングチャートである。

【図12】従来の半導体装置の構成例を示す回路ブロック図である。

【図13】従来の半導体装置の過熱保護動作を示すタイミングチャートである。

選択図 図1出願人が指定した本件の代表的な図

10a,10b 半導体装置   20 パワー半導体素子   21 温度センサ   22 電流センサ   30a,30b 制御回路   31 ゲート制御回路   32 制御電圧低下検出回路   32a 比較器   32b 基準電圧源   33 過電流検出回路   33a 比較器   33b 基準電圧源   34 チップ温度検出回路   34a 比較器   34b 基準電圧源   34c 電源   35 アラーム信号生成回路   36a MOSFET   37a 定電流回路   38 オア回路(保護回路)   39 温度ワーニング検出回路   39a 比較器   39b 基準電圧源   42 入力端子   43a アラーム信号出力端子   45,46 出力端子   47 制御電源端子   48 制御電源   49,49a,49b パルス生成回路   50 オア回路   51 制御電圧低下ワーニング検出回路   51a 比較器   51b 基準電圧源   AND1,AND2,AND3,AND4,AND5,AND6,AND7,AND8,AND9,AND10,AND11 アンド回路   C1 コンデンサ   CC1,CC2,CC3 定電流源   INV1,INV2,INV3,INV4,INV5,INV6,INV7,INV8,INV9 インバータ回路   MN1,MP1,MP2,MP3 MOSトランジスタ   OR1,OR2,OR3 オア回路   OSC1,OSC2,OSC3 発振器   TFF1,TFF2 Tフリップフロップ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります