ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2021-196510(P2021-196510A)
(43)【公開日】2021年12月27日
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20211129BHJP
G09F 9/33 20060101ALI20211129BHJP
H01L 33/00 20100101ALI20211129BHJP
【ＦＩ】
G09F9/30 349Z
G09F9/33
G09F9/30 338
H01L33/00 H
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
【全頁数】18
(21)【出願番号】特願2020-103083(P2020-103083)
(22)【出願日】2020年6月15日
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】浅田 圭介
(72)【発明者】
【氏名】山田 一幸
(72)【発明者】
【氏名】武政 健一
【テーマコード（参考）】
5C094
5F142
【Ｆターム（参考）】
5C094AA36
5C094AA37
5C094BA03
5C094BA26
5C094CA19
5C094DA06
5C094DA13
5C094DB04
5C094EA07
5C094FA01
5C094FB01
5F142AA58
5F142CB14
5F142CB23
5F142GA02
(57)【要約】
【課題】 構成部材に起因した破損を抑制し得る表示装置を提供すること。【解決手段】 一実施形態に係る表示装置は、基板と、基板上に配置され、かつ、互いに異なる発光色を有する、複数の発光素子をそれぞれ含む複数の画素と、各画素に設けられる複数の発光素子の間の空隙部に充填される樹脂層と、樹脂層を覆う透明導電材料により形成された共通電極と、を備え、樹脂層は、画素毎に島状に設けられている。
【選択図】 図５
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に配置され、かつ、互いに異なる発光色を有する、複数の発光素子をそれぞれ備える複数の画素と、
前記各画素に設けられる前記複数の発光素子の間の空隙部に充填される樹脂層と、
前記樹脂層を覆う透明導電材料により形成された共通電極と、
を具備し、
前記樹脂層は、前記画素毎に島状に設けられている
表示装置。
前記基板上に配置され、かつ、互いに異なる発光色を有する、複数の発光素子をそれぞれ備える複数の画素と、
前記各画素に設けられる前記複数の発光素子の間の空隙部に充填される樹脂層と、
前記樹脂層を覆う透明導電材料により形成された共通電極と、
を具備し、
前記樹脂層は、前記画素毎に島状に設けられている
表示装置。
【請求項2】
平面視における一画素あたりの樹脂層の面積は、平面視における前記一画素の面積よりも小さい、
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項3】
前記樹脂層は、隣接する二つの画素間には形成されておらず、
前記共通電極は、前記画素毎に設けられた複数の樹脂層を連続的に覆う、
請求項２に記載の表示装置。
前記共通電極は、前記画素毎に設けられた複数の樹脂層を連続的に覆う、
請求項２に記載の表示装置。
【請求項4】
前記樹脂層は、隣接する二つの画素間には形成されておらず、
前記共通電極は、前記画素毎に島状に設けられ、かつ、隣接する二つの画素間には設けられない、
請求項２に記載の表示装置。
前記共通電極は、前記画素毎に島状に設けられ、かつ、隣接する二つの画素間には設けられない、
請求項２に記載の表示装置。
【請求項5】
前記複数の発光素子は、光を放出する発光層と、前記発光層を挟んでその上下に配置された上下電極とをそれぞれ備えたマイクロＬＥＤであり、
前記共通電極は、前記各発光素子の上側電極と電気的に接続されている、
請求項３または請求項４に記載の表示装置。
前記共通電極は、前記各発光素子の上側電極と電気的に接続されている、
請求項３または請求項４に記載の表示装置。
【請求項6】
前記共通電極は、前記樹脂層に形成されるコンタクトホールを通り、前記画素毎に設けられたコンタクト電極に電気的に接続される、
請求項５に記載の表示装置。
請求項５に記載の表示装置。
【請求項7】
前記基板は、前記画素毎に設けられた前記コンタクト電極に電気的に接続される第１配線を備え、
前記第１配線は、平面視において前記樹脂層と重畳する位置に延在する、
請求項６に記載の表示装置。
前記第１配線は、平面視において前記樹脂層と重畳する位置に延在する、
請求項６に記載の表示装置。
【請求項8】
前記共通電極は、前記画素毎に設けられたコンタクト電極に電気的に接続され、
前記基板は、前記画素毎に設けられた前記コンタクト電極に電気的に接続される第１配線を備え、
前記第１配線は、平面視において前記樹脂層と重畳しない位置に延在する、
請求項６に記載の表示装置。
前記基板は、前記画素毎に設けられた前記コンタクト電極に電気的に接続される第１配線を備え、
前記第１配線は、平面視において前記樹脂層と重畳しない位置に延在する、
請求項６に記載の表示装置。
【請求項9】
絶縁基材と、
前記絶縁基材の上に設けられた第１有機絶縁層と、
前記第１有機絶縁層の上に設けられた第２有機絶縁層と、
前記第２有機絶縁層の上に設けられた樹脂層と、
前記樹脂層の上に設けられた共通電極と、
前記第２有機絶縁層と前記共通電極との間に配置され、かつ、前記樹脂層に周囲を囲まれている、複数の発光素子をそれぞれ備える複数の画素と、
を具備し、
前記共通電極は、隣接する二つの画素間においては前記第２有機絶縁層に接触する、
表示装置。
前記絶縁基材の上に設けられた第１有機絶縁層と、
前記第１有機絶縁層の上に設けられた第２有機絶縁層と、
前記第２有機絶縁層の上に設けられた樹脂層と、
前記樹脂層の上に設けられた共通電極と、
前記第２有機絶縁層と前記共通電極との間に配置され、かつ、前記樹脂層に周囲を囲まれている、複数の発光素子をそれぞれ備える複数の画素と、
を具備し、
前記共通電極は、隣接する二つの画素間においては前記第２有機絶縁層に接触する、
表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
一般に、自発光素子である発光ダイオード（LED: Light Emitting Diode）を用いたＬＥＤディスプレイが知られているが、近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小なダイオード素子を用いた表示装置（以下では、マイクロＬＥＤディスプレイと表記する）が開発されている。
【0003】
このマイクロＬＥＤディスプレイは、従来の液晶表示ディスプレイや有機ＥＬディスプレイとは異なり、表示領域にチップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
【0004】
マイクロＬＥＤは、光を放出する発光層と、当該発光層を挟んでその上下に配置された上下電極とを備えている。マイクロＬＥＤの上下電極と、マイクロＬＥＤディスプレイの基板に形成された駆動回路とは、当該上下電極の上側および下側にそれぞれ配置される電極を介して電気的に接続される。しかしながら、マイクロＬＥＤディスプレイを構成する部材によっては、マイクロＬＥＤの上下電極と、当該上下電極の上側および下側にそれぞれ配置される電極との密着界面に内部応力が集中してしまう場合がある。これによれば、マイクロＬＥＤの上下電極の上側および下側にそれぞれ配置される電極が、当該上下電極から剥離し、破損してしまう恐れがある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１９−２１２６９４号公報
【特許文献2】米国特許出願公開第２０１９／００７５６３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
本開示の目的の一つは、構成部材に起因した破損を抑制し得るマイクロＬＥＤディスプレイ（表示装置）を提供することである。
【課題を解決するための手段】
【0007】
一実施形態に係る表示装置は、基板と、前記基板上に配置され、かつ、互いに異なる発光色を有する、複数の発光素子をそれぞれ備える複数の画素と、前記各画素に設けられる前記複数の発光素子の間の空隙部に充填される樹脂層と、前記樹脂層を覆う透明導電材料により形成された共通電極と、を具備し、前記樹脂層は、前記画素毎に島状に設けられている。
【0008】
一実施形態に係る表示装置は、絶縁基材と、前記絶縁基材の上に設けられた第１有機絶縁層と、前記第１有機絶縁層の上に設けられた第２有機絶縁層と、前記第２有機絶縁層の上に設けられた樹脂層と、前記樹脂層の上に設けられた共通電極と、前記第２有機絶縁層と前記共通電極との間に配置され、かつ、前記樹脂層に周囲を囲まれている、複数の発光素子をそれぞれ備える複数の画素と、を具備し、前記共通電極は、隣接する二つの画素間においては前記第２有機絶縁層に接触する。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
いくつかの実施形態につき、図面を参照しながら説明する。 なお、開示はあくまで一例に過ぎず、当業者において、発明の趣旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【0011】
図１は、一実施形態に係る表示装置１の構成を概略的に示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘおよび第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘおよび第２方向Ｙは、互いに直交しているが、９０度以外の角度で交差していてもよい。本明細書においては、表示装置１を第３方向Ｚと平行な方向から見ることを平面視と呼ぶ。
【0012】
以下、本実施形態においては、表示装置１が自発光素子であるマイクロＬＥＤを用いたマイクロＬＥＤディスプレイである場合について主に説明する。 図１に示すように、表示装置１は、表示パネル２、第１回路基板３および第２回路基板４、などを備える。
【0013】
表示パネル２は、一例では矩形状である。図示した例では、表示パネル２の短辺ＥＸは第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。第１方向Ｘは表示装置１の短辺と平行な方向と読み替えられ、第２方向Ｙは表示装置１の長辺と平行な方向と読み替えられ、第３方向Ｚは表示装置１の厚さ方向と読み替えられてもよい。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ−Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ（表示部）と、当該表示領域ＤＡの外側の非表示領域ＮＤＡ（非表示部）とを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。
【0014】
表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。画素ＰＸは、発光素子（マイクロＬＥＤ）および当該発光素子を駆動するためのスイッチング素子（駆動トランジスタ）などを含む。
【0015】
端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置などと電気的に接続するための端子を含んでいる。
【0016】
第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板（Flexible Printed Circuit Board）である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下では、パネルドライバと表記する）５などを備えている。なお、図示した例では、パネルドライバ５は、第１回路基板３の上に配置されているが、第１回路基板３の下に配置されてもよい。あるいは、パネルドライバ５は、第１回路基板３以外に実装されてもよい。この場合、パネルドライバ５は、表示パネル２の非表示領域ＮＤＡに実装されてもよいし、第２回路基板４に実装されてもよい。第２回路基板４は、例えばリジットプリント回路基板である。第２回路基板４は、例えば第１回路基板３の下方において当該第１回路基板３と接続されている。
【0017】
パネルドライバ５は、例えば第２回路基板４を介して図示しない制御基板と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の画素ＰＸを駆動することによって表示パネル２に画像を表示する制御を実行する。
【0018】
なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していてもよい。折り曲げ領域ＢＡは、表示装置１が電子機器などの筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうちの端子領域ＭＴ側に位置している。折り曲げ領域ＢＡが折り曲げられた状態において、第１回路基板３および第２回路基板４は、表示パネル２と対向するように配置される。
【0019】
図２は、表示装置１の回路構成を示す図である。図３は、画素ＰＸに含まれる副画素ＳＰの等価回路図である。なお、図２においては、説明の便宜上、各種の配線の全てを図示せずに一部を省略して図示している。
【0020】
図２および図３に示すように、表示パネル２は、光透過性を有する絶縁基材（絶縁基板）２０と、表示領域ＤＡにて絶縁基材２０の上にマトリクス状に配列された複数の画素ＰＸと、各種配線と、走査線駆動回路ＹＤＲ１およびＹＤＲ２と、信号線駆動回路ＸＤＲと、などを備えている。
【0021】
各種配線は、複数本の第１走査線Ｓｇａと、複数本の第２走査線Ｓｇｂと、複数本の第３走査線Ｓｇｃと、複数本の第４走査線Ｓｇｄと、複数本の映像信号線ＶＬと、複数本の第１電源線ＳＬａと、複数本のリセット配線Ｓｇｒと、複数本の初期化配線Ｓｇｉと、を有している。
【0022】
本実施形態において、第１走査線Ｓｇａ、第３走査線Ｓｇｃおよび第４走査線Ｓｇｄは、走査線駆動回路ＹＤＲ１に接続され、第１方向Ｘに延出して設けられている。第２走査線Ｓｇｂは、走査線駆動回路ＹＤＲ２に接続され、第１方向Ｘに延出して設けられている。映像信号線ＶＬは、信号線駆動回路ＸＤＲに接続され、第２方向Ｙに延出して設けられている。第１電源線ＳＬａ、リセット配線Ｓｇｒおよび初期化配線Ｓｇｉは、第２方向Ｙに延出して設けられている。
【0023】
例えば、複数の第１電源線ＳＬａは、表示領域ＤＡに位置し、第１方向Ｘに間隔を置いて並べられている。表示パネル２は、第１電源線ＳＬａだけでなく、第１電源線ＳＬａと異なる電位に設定される第２電源線ＳＬｂも有している。本実施形態において、第１電源線ＳＬａは高電位Ｐｖｄｄに固定される高電位電源線であり、第２電源線ＳＬｂは低電位Ｐｖｓｓに固定される低電位電源線である。第１電源線ＳＬａは高電位電源に接続され、第２電源線ＳＬｂは低電位電源に接続されている。
【0024】
走査線駆動回路ＹＤＲ１は、第１走査線Ｓｇａ、第３走査線Ｓｇｃおよび第４走査線Ｓｇｄを駆動するように構成されている。走査線駆動回路ＹＤＲ２は、第２走査線Ｓｇｂを駆動するように構成されている。信号線駆動回路ＸＤＲは、映像信号線ＶＬを駆動するように構成されている。走査線駆動回路ＹＤＲ１およびＹＤＲ２と、信号線駆動回路ＸＤＲとは、非表示領域ＮＤＡにて絶縁基材２０の上に形成され、パネルドライバ５と共に駆動部７を構成している。
【0025】
各画素ＰＸは、複数の副画素ＳＰを有している。各副画素ＳＰは、発光素子１０と、発光素子１０に駆動電流を与える画素回路と、を含んでいる。発光素子１０は、例えば自発光素子であり、本実施形態では、マイクロＬＥＤである。本実施形態の表示装置１は、マイクロＬＥＤディスプレイである。
【0026】
各副画素ＳＰの画素回路は、電圧信号からなる映像信号Ｖｓｉｇに応じて発光素子１０の発光を制御する電圧信号方式の画素回路であり、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴ、出力スイッチＢＣＴ、駆動トランジスタＤＲＴ、保持容量Ｃｓおよび補助容量Ｃａｄを有している。保持容量Ｃｓおよび補助容量Ｃａｄは、キャパシタである。補助容量Ｃａｄは発光電流量を調整するために設けられる素子であり、不要となる場合もある。
【0027】
リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴ、出力スイッチＢＣＴおよび駆動トランジスタＤＲＴは、ＴＦＴ（薄膜トランジスタ）により構成されている。本実施形態において、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴ、出力スイッチＢＣＴおよび駆動トランジスタＤＲＴは、同一導電型、例えばＮチャネル型のＴＦＴにより構成されている。なお、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴ、出力スイッチＢＣＴおよび駆動トランジスタＤＲＴは、Ｐチャネル型のＴＦＴにより構成されてもよい。その場合、Ｎチャネル型のＴＦＴとＰチャネル型のＴＦＴとを同時に形成してもよい。リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴおよび出力スイッチＢＣＴは、スイッチとして機能すればよく、ＴＦＴで構成されていなくてもよい。
【0028】
本実施形態に係る表示装置１において、駆動トランジスタＤＲＴおよび各スイッチをそれぞれ構成したＴＦＴは全て同一工程、同一構造で形成され、半導体層に多結晶シリコンを用いたトップゲート構造の薄膜トランジスタである。なお、半導体層は、非晶質シリコン、酸化物半導体など、多結晶シリコン以外の半導体を利用してもよい。
【0029】
リセットスイッチＲＳＴ、画素スイッチＳＳＴ、初期化スイッチＩＳＴ、出力スイッチＢＣＴおよび駆動トランジスタＤＲＴは、それぞれ、第１端子、第２端子および制御端子を有している。本実施形態では、第１端子をソース電極、第２端子をドレイン電極、制御端子をゲート電極としている。
【0030】
画素ＰＸの画素回路において、駆動トランジスタＤＲＴおよび出力スイッチＢＣＴは、第１電源線ＳＬａと第２電源線ＳＬｂとの間で発光素子１０と直列に接続されている。第１電源線ＳＬａ（高電位Ｐｖｄｄ）は例えば１０Ｖの電位に設定され、第２電源線ＳＬｂ（低電位Ｐｖｓｓ）は例えば１．５Ｖの電位に設定されている。
【0031】
出力スイッチＢＣＴにおいて、ドレイン電極は第１電源線ＳＬａに接続され、ソース電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極は第２走査線Ｓｇｂに接続されている。これにより、出力スイッチＢＣＴは、第２走査線Ｓｇｂに与えられる制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御される。出力スイッチＢＣＴは、制御信号ＢＧに応答して、発光素子１０の発光時間を制御する。
【0032】
駆動トランジスタＤＲＴにおいて、ドレイン電極は出力スイッチＢＣＴのソース電極に接続され、ソース電極は発光素子１０の一方の電極（ここでは陽極）に接続されている。発光素子１０の他方の電極（ここでは陰極）は、第２電源線ＳＬｂに接続されている。駆動トランジスタＤＲＴは、映像信号Ｖｓｉｇに応じた電流量の駆動電流を発光素子１０に出力する。
【0033】
画素スイッチＳＳＴにおいて、ソース電極は映像信号線ＶＬに接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第３走査線Ｓｇｃに接続されている。画素スイッチＳＳＴは、第３走査線Ｓｇｃから供給される制御信号ＳＧによりオン、オフ制御される。画素スイッチＳＳＴは、制御信号ＳＧに応答して、画素回路と映像信号線ＶＬとの接続、非接続を制御し、映像信号線ＶＬから映像信号Ｖｓｉｇを画素回路に取り込む。
【0034】
初期化スイッチＩＳＴにおいて、ソース電極は初期化配線Ｓｇｉに接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は第１走査線Ｓｇａに接続されている。初期化スイッチＩＳＴは、第１走査線Ｓｇａから供給される制御信号ＩＧによりオン、オフ制御される。初期化スイッチＩＳＴは、制御信号ＩＧに応答して、画素回路と初期化配線Ｓｇｉとの接続、非接続を制御する。画素回路と初期化配線Ｓｇｉとを初期化スイッチＩＳＴにて接続することにより、初期化配線Ｓｇｉから初期電位（初期化電圧）Ｖｉｎｉを画素回路に取り込むことができる。
【0035】
リセットスイッチＲＳＴは、駆動トランジスタＤＲＴのソース電極とリセット配線Ｓｇｒとの間に接続されている。リセットスイッチＲＳＴのゲート電極はリセット制御用ゲート配線として機能する第４走査線Ｓｇｄに接続されている。上記のように、リセット配線Ｓｇｒは、リセット電源に接続され、定電位であるリセット電位Ｖｒｓｔに固定される。リセットスイッチＲＳＴは、第４走査線Ｓｇｄを通して与えられる制御信号ＲＧによりオン、オフ制御される。リセットスイッチＲＳＴがオン状態に切り替えられることにより、駆動トランジスタＤＲＴのソース電極の電位をリセット電位Ｖｒｓｔにリセットすることができる。
【0036】
保持容量Ｃｓは、駆動トランジスタＤＲＴのゲート電極とソース電極との間に接続されている。補助容量Ｃａｄは、駆動トランジスタＤＲＴのソース電極と定電位の配線としての第１電源線ＳＬａとの間に接続されている。
【0037】
一方で、図２に示すパネルドライバ５は、走査線駆動回路ＹＤＲ１およびＹＤＲ２と、信号線駆動回路ＸＤＲとを制御する。パネルドライバ５は、外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号と、水平走査タイミングを制御する水平走査制御信号とを、同期信号に基づいて発生させる。
【0038】
パネルドライバ５は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１およびＹＤＲ２と、信号線駆動回路ＸＤＲとに供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号および初期化信号を信号線駆動回路ＸＤＲに供給する。
【0039】
信号線駆動回路ＸＤＲは、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し階調に応じた映像信号Ｖｓｉｇを複数の映像信号線ＶＬに供給する。パネルドライバ５は、第１電源線ＳＬａを高電位Ｐｖｄｄに固定し、リセット配線Ｓｇｒをリセット電位Ｖｒｓｔに固定し、初期化配線Ｓｇｉを初期化電位Ｖｉｎｉに固定する。なお、第１電源線ＳＬａの電位、リセット配線Ｓｇｒの電位および初期化配線Ｓｇｉの電位は、信号線駆動回路ＸＤＲを介して設定されてもよい。
【0040】
走査線駆動回路ＹＤＲ１およびＹＤＲ２には、パネルドライバ５よりスタートパルス信号ＳＴＶ、クロック信号ＣＫＶなどが与えられる。 走査線駆動回路ＹＤＲ１およびＹＤＲ２は、図示しないシフトレジスタ、出力バッファなどを含み、スタートパルス信号ＳＴＶを順次次段のシフトレジスタに転送し、出力バッファを介して各行の副画素ＳＰに４種類の制御信号、すなわち、制御信号ＩＧ，ＢＧ，ＳＧ，ＲＧを供給する。これにより、第１走査線Ｓｇａ、第２走査線Ｓｇｂ、第３走査線Ｓｇｃおよび第４走査線Ｓｇｄは、それぞれ制御信号ＩＧ，ＢＧ，ＳＧ，ＲＧにより駆動される。
【0041】
なお、図３において説明した副画素ＳＰの回路構成は一例であり、少なくとも駆動トランジスタＤＲＴおよび発光素子１０を含むものであれば、副画素ＳＰの回路構成は他の構成であっても構わない。例えば図３において説明した副画素ＳＰの回路構成のうちの一部の素子が省略されてもよいし、他の素子が追加されてもよい。
【0042】
次に、図４を参照して、複数の画素ＰＸと、複数の配線ＷＬａ、複数の樹脂層３１とについて説明する。 図４に示すように、第２電源線ＳＬｂは非表示領域ＮＤＡに位置している。第２電源線ＳＬｂは、Π字状に形成されている。第２電源線ＳＬｂは、非表示領域ＮＤＡのうち、上辺、左辺および右辺には設けられているが、信号線駆動回路ＸＤＲが位置する下辺には設けられていない。但し、第２電源線ＳＬｂは、非表示領域ＮＤＡの下辺にも設けられ、表示領域ＤＡを４辺で囲うように形成されるものであってもよい。
【0043】
複数の配線ＷＬａは、それぞれ、表示領域ＤＡおよび非表示領域ＮＤＡに位置している。複数の配線ＷＬａは、非表示領域ＮＤＡにて第２電源線ＳＬｂに電気的に接続されている。複数の配線ＷＬａは、それぞれ、第１方向Ｘに延在し、第２方向Ｙに間隔を置いて並べられ、第１方向Ｘに並んだ複数の画素ＰＸのコンタクト電極ＣＯＮに電気的に接続されている。本実施形態において、配線ＷＬａは第１配線として機能している。
【0044】
なお、複数の配線ＷＬａは、それぞれ、第２方向Ｙに延在し、第１方向Ｘに間隔を置いて並べられ、第２方向Ｙに並んだ複数の画素ＰＸのコンタクト電極ＣＯＮに電気的に接続されてもよい。
【0045】
表示領域ＤＡにマトリクス状に配列された複数の画素ＰＸは、複数の発光素子１０をそれぞれ備えている。複数の発光素子１０は互いに異なる発光色を有しており、例えば、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光色を有している。
【0046】
樹脂層３１の詳細については図５の説明と共に後述するが、複数の画素ＰＸは、図４に示すように、一画素単位で島状に設けられた樹脂層３１をそれぞれ備えている。樹脂層３１は、各画素ＰＸに設けられた複数の発光素子１０の周囲を囲むように配置されている。平面視における一画素あたりの樹脂層３１の面積は、平面視における一画素（画素ＰＸ）の面積よりも小さい。図４に示すように、一つの画素ＰＸと、当該一つの画素ＰＸと第１方向Ｘに隣接する画素ＰＸとの間には、樹脂層３１が設けられていない領域が存在し、当該一つの画素ＰＸの樹脂層３１と、当該一つの画素ＰＸと第１方向Ｘに隣接する画素ＰＸの樹脂層３１とは離間している（接続されていない）。また、一つの画素ＰＸと、当該一つの画素ＰＸと第２方向Ｙに隣接する画素ＰＸとの間にも、樹脂層３１が設けられていない領域が存在し、当該一つの画素ＰＸの樹脂層３１と、当該一つの画素ＰＸと第２方向Ｙに隣接する画素ＰＸの樹脂層３１とは離間している（接続されていない）。
【0047】
なお、図４では、複数の配線ＷＬａが、それぞれ、平面視において各画素ＰＸの樹脂層３１と重畳する位置に延在している場合を例示したが、これに限定されず、複数の配線ＷＬａは、それぞれ、平面視において各画素ＰＸの樹脂層３１と重畳しない位置に延在していてもよい。但し、配線抵抗を考慮すると、複数の発光素子１０と配線ＷＬａとは近くに配置されている方が望ましい。
【0049】
図５に示すように、表示パネル２は、絶縁基材２０と、絶縁基材２０の上に設けられた絶縁層２１〜２６と、複数の画素ＰＸと、を備えている。複数の画素ＰＸは、絶縁基材２０の上に設けられ、表示領域ＤＡに位置し、複数の発光素子１０を備えている。
【0050】
絶縁基材２０としては、主に、石英、無アルカリガラスなどのガラス基板、またはポリイミドなどの樹脂基板を用いることができる。絶縁基材２０の材質は、ＴＦＴを製造する際の処理温度に耐える材質であればよい。絶縁基材２０が可撓性を有する樹脂基板である場合、表示装置１をシートディスプレイとして構成することができる。樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いてもよい。なお、絶縁基材２０にポリイミドなどを用いる場合、絶縁基材２０を有機絶縁層または樹脂層と称した方が適当な場合があり得る。
【0051】
絶縁層２１は、絶縁基材２０の上に設けられている。絶縁層２１の上に、各種ＴＦＴが形成されている。表示領域ＤＡにおいて、絶縁層２１の上に、駆動トランジスタＤＲＴなどが形成されている。駆動トランジスタＤＲＴなどのＴＦＴは、半導体層ＳＣと、ゲート電極ＧＥと、第１電極Ｅ１と、第２電極Ｅ２と、を備えている。
【0052】
半導体層ＳＣは、絶縁層２１の上に配置されている。絶縁層２２は、絶縁層２１および半導体層ＳＣの上に設けられている。ゲート電極ＧＥは、絶縁層２２の上に配置され、半導体層ＳＣのチャネル領域と対向している。絶縁層２３は、絶縁層２２およびゲート電極ＧＥの上に設けられている。第１電極Ｅ１および第２電極Ｅ２は、絶縁層２３の上に配置されている。第１電極Ｅ１および第２電極Ｅ２は、それぞれ絶縁層２２および絶縁層２３に形成されたコンタクトホールを通り、対応する半導体層ＳＣに電気的に接続されている。本実施形態において、絶縁層２３の上に第１電源線ＳＬａがさらに設けられている。 また、ゲート電極ＧＥはこの例に限らず、例えば絶縁層２２と絶縁基材２０との間に設けられるものであってもよい。
【0053】
絶縁層２４は、絶縁層２３、第１電極Ｅ１、第２電極Ｅ２、および第１電源線ＳＬａの上に設けられている。絶縁層２４は、複数の駆動トランジスタＤＲＴなどの複数のＴＦＴを覆っている。絶縁層２４には複数のコンタクトホールｈ１およびｈ２が形成されている。コンタクトホールｈ１は、第１電極Ｅ１の上面を露出させている。コンタクトホールｈ２は、第１電源線ＳＬａの上面を露出させている。
【0054】
絶縁層２４の上に、導電層ＣＬ１が設けられている。導電層ＣＬ１は、コンタクトホールｈ２を通って第１電源線ＳＬａに接し、第１電源線ＳＬａに電気的に接続されている。
【0055】
絶縁層２５は、絶縁層２４および導電層ＣＬ１の上に設けられている。絶縁層２５はコンタクトホールｈ１で囲まれたコンタクトホールｈ３を有し、コンタクトホールｈ３はコンタクトホールｈ１と共に第１電極Ｅ１の上面を露出させている。導電層ＣＬ２は、絶縁層２５の上に配置されている。導電層ＣＬ２は、絶縁層２５に形成されたコンタクトホールｈ３を通り第１電極Ｅ１に接し、第１電極Ｅ１に電気的に接続されている。
【0056】
絶縁層２６は、絶縁層２５および導電層ＣＬ２の上に設けられている。絶縁層２６にはコンタクトホールｈ４が形成され、コンタクトホールｈ４は導電層ＣＬ２の上面を露出させている。
【0057】
画素電極ＰＥは、絶縁層２６の上に配置されている。画素電極ＰＥは、絶縁層２６に形成されたコンタクトホールｈ４を通り導電層ＣＬ２に接し、導電層ＣＬ２に電気的に接続されている。画素電極ＰＥは、導電層ＣＬ２を介して駆動トランジスタＤＲＴの第１電極Ｅ１に電気的に接続されている。画素電極ＰＥには、駆動トランジスタＤＲＴから電流値が制御された信号が与えられる。
【0058】
本実施形態において、表示パネル２は、コンタクト電極ＣＯＮ、接続層ＬＡ１および接続層ＬＡ２を有している。コンタクト電極ＣＯＮは、絶縁層２６の上に設けられ、画素電極ＰＥに絶縁距離を置いて位置している。接続層ＬＡ１は、画素電極ＰＥの上に配置されている。平面視において、接続層ＬＡ１は、コンタクトホールｈ４と重畳していない。接続層ＬＡ２は、コンタクト電極ＣＯＮの上に配置されている。
【0059】
ここで、絶縁層２１〜２６は、無機絶縁材料または有機絶縁材料で形成されている。本実施形態において、絶縁層２１，２２，２３，２５は、無機絶縁材料として、例えばシリコン酸化物（ＳｉＯ２）、またはシリコン窒化物（ＳｉＮ）で形成されている。
【0060】
絶縁層２４および２６は、有機絶縁材料として、感光性アクリル樹脂などの樹脂材料で形成されている。絶縁層２４および２６は、それぞれ発光素子１０と対向する側に平坦面を有し、平坦化層として機能している。本実施形態において、絶縁基材２０の上方に設けられた絶縁層２４は第１有機絶縁層として機能し、絶縁層２４の上方に設けられた絶縁層２６は第２有機絶縁層として機能している。
【0061】
半導体層ＳＣは、ポリシリコンとして低温ポリシリコンで形成されている。但し、半導体層ＳＣは、アモルファスシリコン、酸化物半導体など、ポリシリコン以外の半導体で形成されていてもよい。ゲート電極ＧＥは、導電材料として金属で形成されている。例えば、ゲート電極ＧＥは、ＭｏＷ（モリブデン・タングステン）で形成されている。
【0062】
第１電極Ｅ１、第２電極Ｅ２および第１電源線ＳＬａは、同層に位置し、同一の導電材料として金属で形成されている。例えば、第１電極Ｅ１、第２電極Ｅ２および第１電源線ＳＬａは、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｔｉ、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる上層と、を有している。
【0063】
駆動トランジスタＤＲＴなどのスイッチは、絶縁基材２０の上方に設けられ、絶縁層２４で覆われている。ここではトップゲート型のＴＦＴを例として説明しているが、ＴＦＴはボトムゲート型のＴＦＴであってもよい。 導電層ＣＬ１は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料で形成されている。
【0064】
導電層ＣＬ２、画素電極ＰＥおよびコンタクト電極ＣＯＮは、導電材料として金属で形成されている。例えば、導電層ＣＬ２、画素電極ＰＥおよびコンタクト電極ＣＯＮは、二層積層構造を有し、Ｔｉ、Ｔｉを含む合金などＴｉを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金などＡｌを主成分とする金属材料からなる上層と、を有している。導電層ＣＬ２、画素電極ＰＥおよびコンタクト電極ＣＯＮにおいて、ＡｌまたはＡｌ合金で形成された上層は最上層である。例えば、コンタクト電極ＣＯＮの最上層は、共通電極ＣＥと対向する側に位置している。接続層ＬＡ１は画素電極ＰＥの最上層に接し、接続層ＬＡ２はコンタクト電極ＣＯＮの最上層に接している。画素電極ＰＥおよびコンタクト電極ＣＯＮは、同層に位置し、同一の導電材料として金属で形成されている方が望ましい。
【0065】
なお、導電層ＣＬ２、画素電極ＰＥおよびコンタクト電極ＣＯＮは、それぞれ、単一の導電層、三層積層構造または二層積層構造を有していればよい。 三層積層構造において、導電層ＣＬ２、画素電極ＰＥおよびコンタクト電極ＣＯＮは、Ｔｉ系／Ａｌ系／Ｔｉ系に限らず、Ｍｏ系／Ａｌ系／Ｍｏ系であってもよい。Ｍｏ系／Ａｌ系／Ｍｏ系において、例えば、画素電極ＰＥは、Ｍｏ（モリブデン）、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金などＡｌを主成分とする金属材料からなる中間層と、Ｍｏ、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる上層と、を有している。
【0066】
二層積層構造において、例えば、画素電極ＰＥは、Ｍｏ、Ｍｏを含む合金などＭｏを主成分とする金属材料からなる下層と、Ａｌ、Ａｌを含む合金などＡｌを主成分とする金属材料からなる上層と、を有してもよい。なお、導電層ＣＬ２および画素電極ＰＥは、透明導電材料で形成されてもよい。 接続層ＬＡ１，ＬＡ２は、半田で形成されている。
【0067】
表示領域ＤＡにおいて、画素電極ＰＥの上方に発光素子１０が実装されている。詳しくは、発光素子１０は、接続層ＬＡ１の上に実装されている。発光素子１０は、第１極性電極としての陽極ＡＮと、第２極性電極としての陰極ＣＡと、光を放出する発光層ＬＩと、を有している。陽極ＡＮおよび陰極ＣＡは纏めて上下電極と称されてもよい。また、陽極ＡＮが下側電極と称され、陰極ＣＡが上側電極と称されてもよい。
【0068】
各発光素子１０において、陽極ＡＮは、複数の画素電極ＰＥのうち対応する一の画素電極ＰＥと対向する側の面に位置し、画素電極ＰＥに電気的に接続されている。本実施形態において、陽極ＡＮは、接続層ＬＡ１の上に位置し、接続層ＬＡ１に接している。各発光素子１０において、陰極ＣＡは、陽極ＡＮが位置する面とは反対側の面に位置している。各発光素子１０において、発光層ＬＩは、陽極ＡＮと陰極ＣＡとの間に位置している。
【0069】
絶縁層２６、画素電極ＰＥ、コンタクト電極ＣＯＮ、接続層ＬＡ１、接続層ＬＡ２および発光素子１０の上に、樹脂層３１が設けられている。樹脂層３１は、複数の発光素子１０の間の空隙部に充填されている。樹脂層３１は、外部から水分などが侵入してしまうことを抑制するためのものであり、封止膜と称されてもよい。樹脂層３１は、絶縁層２６と対向する側とは反対側に平坦面を有している。このため、樹脂層３１は、平坦化層としても機能する。樹脂層３１は、発光素子１０のうち陰極ＣＡの表面を露出させている。
【0070】
なお、樹脂層３１は、発光素子１０の陰極ＣＡまで達しないような厚みを有してもよい。共通電極ＣＥが形成される表面には発光素子１０の実装に伴う凹凸の一部が残存しているが、共通電極ＣＥを形成する材料が段切れすることなく連続的に覆うことができればよい。
【0071】
共通電極ＣＥは、少なくとも表示領域ＤＡに位置し、樹脂層３１および複数の発光素子１０の上に配置され、樹脂層３１および複数の発光素子１０を覆っている。共通電極ＣＥは、複数の発光素子１０の陰極ＣＡに接触し、複数の発光素子１０の陰極ＣＡと電気的に接続されている。共通電極ＣＥは、複数の画素ＰＸで共用されており、一画素単位で島状に設けられた複数の樹脂層３１を連続的に覆っている。 共通電極ＣＥは、発光素子１０からの出射光を取り出すために、透明電極として形成する必要があり、透明な導電材料として例えばＩＴＯを用いて形成されている。
【0072】
共通電極ＣＥは、複数の樹脂層３１にそれぞれ形成された複数のコンタクトホールｈ５を通り複数の画素ＰＸのコンタクト電極ＣＯＮと電気的に接続されている。本実施形態において、共通電極ＣＥは、複数のコンタクトホールｈ５を通り、複数の画素ＰＸの接続層ＬＡ２に接している。共通電極ＣＥはコンタクト電極ＣＯＮではなく接続層ＬＡ２に接しているため、共通電極ＣＥと接続層ＬＡ２との間にオーミック接触を作ることができる。
【0073】
図５に示すように、共通電極ＣＥは、画素ＰＸ１と、画素ＰＸ１に隣接する画素ＰＸ２との間において、絶縁層２６に接触する。つまり、上記したように、画素ＰＸ１と画素ＰＸ２との間には、樹脂層３１が設けられていない。画素ＰＸ１に配置された複数の発光素子１０の間の空隙部に充填された樹脂層３１ａと、画素ＰＸ２に配置された複数の発光素子１０の間の空隙部に充填された樹脂層３１ｂとは、共通電極ＣＥによって分割され、封止されている。
【0074】
なお、図５では、一つの共通電極ＣＥが表示領域ＤＡの全面に亘って設けられている構成を例示したが、この構成に限定されず、共通電極ＣＥは、例えば図６に示すように、一画素単位で設けられてもよい。つまり、共通電極ＣＥが複数の画素ＰＸで共用されていなくても構わない。この場合、画素ＰＸ１と画素ＰＸ２との間には、樹脂層３１と共通電極ＣＥとが設けられないことになる。但し、この場合であっても、画素ＰＸ１に配置された複数の発光素子１０の間の空隙部に充填された樹脂層３１ａと、画素ＰＸ２に配置された複数の発光素子１０の間の空隙部に充填された樹脂層３１ｂとは、一画素単位で設けられた共通電極ＣＥａおよびＣＥｂによって分割され、封止されている。なお、画素ＰＸ１の樹脂層３１ａと、画素ＰＸ２の樹脂層３１ｂとが分割されてさえいれば、樹脂層３１ａおよび３１ｂの側面には共通電極ＣＥａおよびＣＥｂが設けられていなくても構わない。
【0075】
上記のように、表示パネル２は、絶縁基材２０から共通電極ＣＥまでの構造を有している。なお、共通電極ＣＥの上には、カバーガラスなどのカバー部材、偏光板などの光学層、タッチパネル基板などがさらに設けられてもよい。
【0076】
図７は、表示パネル２の一画素（画素ＰＸ）を示す平面図であり、上記画素ＰＸに配置された複数の発光素子１０にそれぞれ対応する複数の画素電極ＰＥと、複数の接続層ＬＡ１と、コンタクト電極ＣＯＮと、接続層ＬＡ２と、配線ＷＬａとを示している。
【0077】
図７に示すように、画素ＰＸは、副画素ＳＰａ，ＳＰｂ，ＳＰｃを備えている。副画素ＳＰａ，ＳＰｂ，ＳＰｃは、第１方向Ｘに間隔を置いて並んでいる。副画素ＳＰａは、画素電極ＰＥａ、接続層ＬＡ１ａおよび発光素子１０ａを有している。発光素子１０ａは、例えば赤色の発光素子である。また、副画素ＳＰｂは、画素電極ＰＥｂ、接続層ＬＡ１ｂおよび発光素子１０ｂを有している。発光素子１０ｂは、例えば緑色の発光素子である。さらに、副画素ＳＰｃは、画素電極ＰＥｃ、接続層ＬＡ１ｃおよび発光素子１０ｃを有している。発光素子１０ｃは、例えば青色の発光素子である。
【0078】
複数の画素電極ＰＥａ，ＰＥｂ，ＰＥｃと、コンタクト電極ＣＯＮと、配線ＷＬａとは、絶縁層２６と樹脂層３１との間に設けられ、言い換えると同一の層に設けられ、かつ、同一の金属で形成されている。本実施形態においては、配線ＷＬａは、第１方向Ｘに並ぶ複数のコンタクト電極ＣＯＮと一体に形成されている。
【0079】
複数の画素電極ＰＥａ，ＰＥｂ，ＰＥｃは、絶縁層２６に形成される複数のコンタクトホールｈ４を通り、絶縁層２６より下方に位置する導電層ＣＬ２と電気的に接続されている。接続層ＬＡ２には、樹脂層３１に形成されるコンタクトホールｈ５を通り、樹脂層３１より上方に位置する共通電極ＣＥが接している。 第１方向Ｘに隣接する二つの副画素ＳＰ間の間隔は、例えば、樹脂層３１が設けられていない領域の第１方向Ｘの長さよりも短い。
【0080】
ここで、比較例を用いて、本実施形態に係る表示装置１（表示パネル２）の効果について説明する。なお、比較例は、本実施形態に係る表示装置１（表示パネル２）が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する効果を本願発明の範囲から除外するものではない。
【0081】
図８は比較例に係る表示装置１Ａ（表示パネル２Ａ）の平面図であり、図９は比較例に係る表示装置１Ａ（表示パネル２Ａ）の断面図である。一方で、図１０は本実施形態に係る表示装置１（表示パネル２）の断面図である。なお、図１０は、図５を簡略化した図であり、比較例との相違点を説明するにあたって不要な要素を省略している。比較例に係る表示装置１Ａ（表示パネル２Ａ）は、図８および図９に示すように、表示領域ＤＡの全面に亘って樹脂層３１が設けられている点で、本実施形態と相違している。
【0082】
一般に、樹脂層３１を形成する有機絶縁材料は、線膨張係数が大きく、熱収縮し易いという性質を有している。このため、樹脂層３１と共通電極ＣＥとの密着界面には、熱収縮に起因した内部応力が印加される。樹脂層３１と共通電極ＣＥとの密着界面に内部応力が印加されると、共通電極ＣＥが樹脂層３１から剥離してしまう恐れがある。共通電極ＣＥが樹脂層３１から剥離してしまうと、共通電極ＣＥは発光素子１０の陰極ＣＡからも剥離してしまう恐れがある。共通電極ＣＥが発光素子１０の陰極ＣＡから剥離してしまうと、共通電極ＣＥと発光素子１０とが電気的に接続されないため、発光素子１０に駆動電流を供給することができないという問題がある。一方で、複数の発光素子１０の間の空隙部に樹脂層３１が設けられないと、外部から水分などが侵入してしまうことを抑制することができなくなるという問題がある。
【0083】
これに対し、本実施形態に係る表示パネル２の構成によれば、図１０に示すように、樹脂層３１が画素ＰＸ毎に島状に設けられ、隣接する二つの画素ＰＸ間には樹脂層３１が設けられていないため、上記した内部応力を一画素単位で分散させることが可能である。このため、共通電極ＣＥが樹脂層３１から剥離してしまうことを抑制することが可能であり、ひいては、共通電極ＣＥが発光素子１０の陰極ＣＡから剥離してしまうことを抑制することが可能である（層間クラックを抑制することが可能である）。これによれば、共通電極ＣＥと発光素子１０の陰極ＣＡとの接続信頼性を向上させることが可能であり、構成部材に起因した破損を抑制し得る表示装置１を得ることができる。
【0084】
また、本実施形態に係る構成においては、共通電極ＣＥは、一画素毎にコンタクト電極ＣＯＮに電気的に接続されている。コンタクト電極ＣＯＮは、金属で形成された配線ＷＬａに電気的に接続されている。このため、共通電極ＣＥが非表示領域ＮＤＡにて第２電源線ＳＬｂにコンタクトしている場合に比べて、発光素子１０と第２電源線ＳＬｂとの間の配線抵抗を低減することが可能である。これによれば、高輝度化が可能な表示装置１を得ることができる。または、低消費電力化が可能な表示装置１を得ることができる。あるいは、高輝度化および低消費電力化が可能な表示装置１を得ることができる。
【0085】
なお、本実施形態においては、樹脂層３１が一画素単位で島状に設けられている構成について説明したが、この構成に限定されず、例えば、樹脂層３１は数画素単位で島状に設けられても構わない。この場合であっても、上記した内部応力を数画素単位で分散させることが可能であるため、比較例に係る構成に比べて、共通電極ＣＥが樹脂層３１から剥離してしまうことを抑制することが可能であり、ひいては、共通電極ＣＥが発光素子１０の陰極ＣＡから剥離してしまうことを抑制することが可能である。
【0086】
なお、本実施形態においては、樹脂層３１が隣接する２つの画素ＰＸ間には設けられていない島状であると説明した。しかしながら、樹脂層３１は隣接する２つの画素ＰＸ間に薄く残るように形成されていてもよい。この場合、例えば画素ＰＸに島状に形成された樹脂層３１と、異なる画素ＰＸに島状に形成された樹脂層３１とを薄く形成された樹脂層３１で接続させる構造となる。例えば図４に示した例においては配線ＷＬaの一部は隣接する２つの画素ＰＸ間において樹脂層３１から露出されていることになるが、配線ＷＬaを外部環境から保護するためにも、配線ＷＬaが樹脂層３１から露出されないように薄く形成された樹脂層３１によって覆われる構造もあり得る。ここで、薄く形成された樹脂層３１とは、例えば画素ＰＸにおける島状の樹脂層３１の膜厚よりも薄いことを意味し、好ましくは島状の樹脂層３１の膜厚の半分以下の膜厚であるものと考えればよい。このため、隣り合う２つの画素ＰＸ間に薄い樹脂層３１が形成されている場合であっても、画素ＰＸに形成される樹脂層３１は島状に形成されたものであると言える。
【0087】
さらに、本実施形態に係る構造は、図１０に示した樹脂層３１の内部応力の分散以外にも、図１１に示すようなフレキシブル表示装置において特段の効果を発揮する。図１１において絶縁基材２０は可撓性を有するフレキシブル樹脂基板２０であり、表示装置１は湾曲可能なフレキシブル表示装置１である。図１１に示すように各画素ＰＸに島状に形成された樹脂層３１は、薄く形成された樹脂層３１により繋がっている。これは上記したように配線ＷＬaの保護のために残したものであってもよいし、ストレスのかかりやすい曲面部を重点的に保護するものであってもよい。当然フレキシブル性を向上させるためには、樹脂層３１が隣接する２つの画素ＰＸ間には形成されていない構造を採用してもよい。図１１の構造によれば、図８及び図９の樹脂層３１が前面に形成される構造に比べ、フレキシブル表示装置１の可撓性（フレキシブル性を）を一層向上させることができる。
【0088】
以上説明した一実施形態によれば、構成部材に起因した破損を抑制し得るマイクロＬＥＤディスプレイ（表示装置）を提供することが可能である。
【0089】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0090】
１…表示装置、２…表示パネル、１０…発光素子、ＡＮ…陽極、ＬＩ…発光層、ＣＡ…陰極、２４，２６…絶縁層、３１…樹脂層、ＰＥ…画素電極、ＣＥ…共通電極、ＣＯＮ…コンタクト電極。