【図1A】ベース基板の上に複数の計算ダイ及びメモリダイを含む電子パッケージの平面図である。

【図1B】図１Ａの電子パッケージの断面図である。

【図2】一実施形態による、第１のダイ及び第１のダイの下のダイスタックのアレイを含む電子パッケージの斜視図である。

【図3A】一実施形態による、第１のダイと、パッケージ基板に取り付けられたダイスタックのアレイとを含む電子パッケージの断面図である。

【図3B】一実施形態による、第１のダイと、ベース基板に取り付けられたダイスタックのアレイとを含む電子パッケージの断面図である。

【図3C】一実施形態による、ベース基板の上の第１のダイと、ベース基板の下のダイスタックのアレイとを含む電子パッケージの断面図である。

【図3D】一実施形態による、ダイスタックのアレイの上に第１のダイを含み、第１のダイの上にベース基板を含む電子パッケージの断面図である。

【図3E】一実施形態による、ダイスタックのアレイ上の第１のダイを含む電子パッケージの断面図であり、第１のダイがパッケージ基板に直接接続されている。

【図3F】一実施形態による、ダイスタックのアレイの上に第１のダイを含む電子パッケージの断面図であり、第１のダイがベース基板に直接接続されている。

【図3G】一実施形態による、ダイスタックのアレイの上に複数の第１のダイを含み、第１のダイからベース基板への直接電気接続を含む電子パッケージの断面図である。

【図3H】一実施形態による、ダイスタックのアレイの上に複数の第１のダイを含み、第１のダイからパッケージ基板への直接電気接続を含む電子パッケージの断面図である。

【図3I】一実施形態による、ダイスタックのアレイの上に複数の第１のダイを含み、ベース基板から第１のダイへの、ダイスタックを通過する電力供給経路を含む電子パッケージの断面図である。

【図4A】一実施形態による、グリッド内の電力供給パッド及び各計算エンジンクラスタ内のＩ／Ｏパッドを含む第１のダイの平面図である。

【図4B】一実施形態による、図４Ａの第１のダイと併せて使用され得るメモリダイの平面図である。

【図5A】一実施形態による、各計算エンジンクラスタ内に電力供給パッド及びＩ／Ｏパッドを含む第１のダイの平面図である。

【図5B】一実施形態による、図５Ａの第１のダイと併せて使用され得るメモリダイの平面図である。

【図6】一実施形態による、ダイスタックのアレイの上に第１のダイを含む電子パッケージを含む電子システムの断面図である。

【図7】一実施形態に従って構築されたコンピューティング装置の概略図である。