特開 2021-6960 メモリコントローラ、及び、不揮発性記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2021-6960(P2021-6960A)

(43)【公開日】2021年1月21日

(54)【発明の名称】メモリコントローラ、及び、不揮発性記憶装置

(51)【国際特許分類】

   G06F 12/02 20060101AFI20201218BHJP

   G06F 12/00 20060101ALI20201218BHJP

【ＦＩ】

   G06F12/02 510A

   G06F12/00 597U

【審査請求】有

【請求項の数】3

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2019-120905(P2019-120905)

(22)【出願日】2019年6月28日

(71)【出願人】

【識別番号】398034168

【氏名又は名称】株式会社アクセル

(74)【代理人】

【識別番号】100085660

【弁理士】

【氏名又は名称】鈴木 均

(74)【代理人】

【識別番号】100149892

【弁理士】

【氏名又は名称】小川 弥生

(74)【代理人】

【識別番号】100185672

【弁理士】

【氏名又は名称】池田 雅人

(72)【発明者】

【氏名】小畑 敦志

(72)【発明者】

【氏名】岸本 貴臣

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA12

5B160AB26

(57)【要約】

【課題】コンテンツデータの容量に対して不揮発性メモリが大容量となった場合であっても、データの書き込みに要する時間を増大させることなく、不揮発性メモリの誤り検出に必要なデータを出力する。
【解決手段】メモリコントローラ４６は、記憶部４２内の一部をデータの読み書きを実行する使用領域に設定し、残部をデータの読み書きを実行しない不使用領域に設定する使用領域設定部６２と、ＲＯＭチェッカ７０Ａから、記憶部に記憶されたデータのリード要求を取得した場合に、リード要求に係る論理アドレスが使用領域内の論理アドレスであるか否かを判定する領域判定部６４と、リード要求に係る論理アドレスが不使用領域内の論理アドレスであった場合に、リード要求に対する応答として、予め定められたダミーデータを出力する不使用領域データ出力部６６と、を備える。
【選択図】図４

【特許請求の範囲】

【請求項1】

不揮発性メモリへのデータの書き込み及び読み出しを制御するメモリコントローラであって、
前記不揮発性メモリ内の第一の領域をデータの読み書きを実行する使用領域に設定し、該第一の領域とは異なる第二の領域をデータの読み書きを実行しない不使用領域に設定する使用領域設定部と、
外部装置から、前記不揮発性メモリに記憶されたデータのリード要求を取得した場合に、該リード要求に係るアドレスが前記使用領域内のアドレスであるか否かを判定する領域判定部と、
前記リード要求に係るアドレスが前記不使用領域内のアドレスであった場合に、前記リード要求に対する応答として、予め定められたダミーデータを出力するデータ出力部と、
を備えることを特徴とするメモリコントローラ。

【請求項2】

前記データ出力部は、前記外部装置に対して１又は０を出力することを特徴とする請求項１に記載のメモリコントローラ。

【請求項3】

請求項１又は２に記載のメモリコントローラと、前記不揮発性メモリと、を備えることを特徴とする不揮発性記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、不揮発性メモリに対するデータの書き込みと読み出しを制御するメモリコントローラ、及び、これを備えた不揮発性記憶装置に関し、特に、不揮発性メモリに対するコンテンツデータの書き込み時間を増大させることなく、不揮発性メモリの全領域を対象としたデータの誤り検出に対応可能なメモリコントローラ、及び、これを備えた不揮発性記憶装置に関する。

【背景技術】

【0002】

パチンコ・パチスロ等の遊技機において、演出のために利用される各種のコンテンツ（動画、静止画、及び音声等）のデータは、半導体デバイスからなる不揮発性メモリ（例えばＮＡＮＤ型のフラッシュメモリ）に格納される。
近年、半導体デバイスの微細化が進むに連れて不揮発性メモリの容量が増大している。従来、遊技機の演出に用いられるコンテンツデータの容量は６４Ｇｂｉｔ程度である。コンテンツデータを格納するメモリとして大容量（例えば５１２Ｇｂｉｔ）の不揮発性メモリを利用した場合、不揮発性メモリ内にはコンテンツデータの格納に使用されない領域が多く発生する。

【0003】

コンテンツデータを格納した不揮発性メモリは、遊技の健全性を担保するために実施される検定の対象となる。検定においては、不揮発性メモリの全領域を対象としたチェックサム値（誤り検出の一例）を利用して、不揮発性メモリに格納されたコンテンツデータの正常性が検査される。このため、検定をパスするために、コンテンツデータが格納された領域以外の領域にも何らかのデータを書き込んでおく必要がある。
従って、検定対象となる記憶装置として大容量の不揮発性メモリを利用すると、コンテンツデータの容量に関わらず、開発時における不揮発性メモリへのデータの書き込みに要する時間は、使用する不揮発性メモリの容量に応じて増大するという問題があった。
上記問題を解決するためには、コンテンツデータの容量に応じた比較的小容量の不揮発性メモリを使用すればよいが、近年では比較的小容量の不揮発性メモリを入手することは困難になりつつある。

【0004】

特許文献１には、フラッシュメモリの大容量化に伴ってブロック（フラッシュメモリのデータ消去単位）のサイズが増大しても、データの書き込み速度が低下しないようにする技術が開示されている。即ち、特許文献１においては、フラッシュメモリを備えた不揮発性記憶装置に接続するアクセス装置が、ブロックの全データをブロックよりもサイズの小さいクラスタ単位でデータを書き込む場合に、予めストリーム書き込み準備コマンドを発行することで、該ブロックのアドレスに関する情報を不揮発性記憶装置に通知する。これにより、不揮発性記憶装置はデータ整理のための無用なデータコピーを行うことなく、消去済みのブロックの先頭からデータを一定の速度で書き込むことを可能としている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２０１０／１４６７６７号

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかし、特許文献１に記載の技術では、不揮発性メモリの全領域を対象とした誤り検出が実行される場合に、不揮発性メモリの容量に応じてデータの書き込み時間が増大するという問題を解決できない。
本発明は上述の事情に鑑みてなされたものであり、コンテンツデータの容量に対して不揮発性メモリが大容量となった場合であっても、データの書き込みに要する時間を増大させることなく、不揮発性メモリの誤り検出に必要なデータを出力可能なメモリコントローラ、及びこれを備えた不揮発性記憶装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記の課題を解決するために、本発明は、不揮発性メモリへのデータの書き込み及び読み出しを制御するメモリコントローラであって、前記不揮発性メモリ内の第一の領域をデータの読み書きを実行する使用領域に設定し、該第一の領域とは異なる第二の領域をデータの読み書きを実行しない不使用領域に設定する使用領域設定部と、外部装置から、前記不揮発性メモリに記憶されたデータのリード要求を取得した場合に、該リード要求に係るアドレスが前記使用領域内のアドレスであるか否かを判定する領域判定部と、前記リード要求に係るアドレスが前記不使用領域内のアドレスであった場合に、前記リード要求に対する応答として、予め定められたダミーデータを出力するデータ出力部と、
を備えることを特徴とする。

【発明の効果】

【0008】

本発明によれば、データの書き込みに要する時間を増大させることなく、不揮発性メモリの誤り検出に必要なデータを出力可能となる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。

【図2】記憶部の概略構成を示す図である。

【図3】記憶部のシステム領域に格納される論理アドレス−物理アドレス変換テーブルを示す図である。

【図4】補助記憶装置とＲＯＭチェッカ、ＲＯＭライタの機能構成を示すブロック図である。

【図5】初期設定手順の一例を示すフローチャートである。

【図6】コンテンツデータの書き込み手順を示したフローチャートである。

【図7】コンテンツデータの読み込み手順を示したシーケンスチャートである。

【発明を実施するための形態】

【0010】

以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
以下、本発明の実施形態を詳細に説明する。

【0011】

〔第一の実施形態〕
＜情報処理装置＞
本発明の実施形態に係る情報処理装置の構成について説明する。図１は、本発明の実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。
情報処理装置１は、データ処理プロセッサ１０、補助記憶装置（不揮発性記憶装置）４０、を備えている。
図１に示す上位ＣＰＵ２は、遊技機等を構成する情報処理装置１に対して上位に配置されたＣＰＵである。

【0012】

＜＜データ処理プロセッサ＞＞
データ処理プロセッサ１０は、画像、音声、発光等のデータを処理するプロセッサであり、ＣＰＵ１２、ＲＡＭ１３、画像処理部１４、表示出力部１６、サウンド処理部１８、サウンド出力部２０、発光処理部２２、発光出力部２４、データバス２６、レジスタバス２８を備えている。
ＣＰＵ１２は、データ処理プロセッサ１０の全体を制御する。
ＲＡＭ１３は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ワークメモリとして利用可能である。
画像処理部１４は、表示すべき画像を処理するものであり、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、画像として描画することで画像データを生成する。
表示出力部１６は、画像処理部１４が生成した画像データをディスプレイ３０等の表示部に出力する。ディスプレイ３０は、ＬＣＤ等の表示デバイスである。

【0013】

サウンド処理部１８は、出力すべき音声信号を処理するものであり、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、サウンドデータを生成する。
サウンド出力部２０は、生成されたサウンドデータに基づき、スピーカ３２等に音声信号を出力する。
発光処理部２２は、演出に基づき、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、ＬＥＤ３４等の発光体を駆動するためのデータを生成する。
発光出力部２４は、発光処理部が生成したデータに基づき、ＬＥＤ等の発光体を駆動する。
ＬＥＤ（light emitting diode）３４は、順方向に電圧を加えた際に発光する半導体素子であり、発光体の一例である。
Ｉ／Ｆ制御部３５は、補助記憶装置４０とのインターフェースを制御する。

【0014】

＜＜補助記憶装置＞＞
補助記憶装置４０は、記憶部（フラッシュメモリ）４２、一時記憶部（ＤＲＡＭ）４４、メモリコントローラ４６、バス４８を備えている。
補助記憶装置４０は、いわゆるＮＡＮＤフラッシュメモリを含むＳＳＤ（Solid State Drive）である。ただし、通常のＳＳＤでは一時記憶部４４が書込み用のキャッシュメモリとして用いられるが、本発明において用いるＳＳＤはＳＳＤのファームウェアを変更し、一時記憶部４４を読み出し用のキャッシュメモリとして利用している。なお、通常のＳＳＤで用いられている書込み用ＤＲＡＭを読み出し用に変更せず、読み出し用として別途ＤＲＡＭを用意しても良い。
記憶部４２は、例えば、ＮＡＮＤフラッシュメモリアレイからなる不揮発性のメモリである。
一時記憶部４４は、例えば、ＤＤＲ ＤＲＡＭからなる揮発性のメモリであって、読み出しデータをキャッシュする。

【0015】

メモリコントローラ４６は、全体制御部５０、シーケンス制御部５２、ＥＣＣ（Error Check and Correct）制御部５４、ホストＩ／Ｆ制御部５６、メモリＩ／Ｆ制御部５８、領域制御部６０を備え、補助記憶装置４０を制御する。
全体制御部５０は、ＲＡＭ、ＲＯＭ等を内蔵し（図示省略）、メモリコントローラ４６全体を制御する。また、全体制御部５０は、記憶部４２にデータを書き込むデータ書込手段（データ書込部）、記憶部４２からデータを読み込むデータ読込手段（データ読出部）として機能する。
シーケンス制御部５２は、メモリコントローラ４６から記憶部４２に与えられる内部コマンド信号に基づき、記憶部４２の動作を制御する。
ＥＣＣ制御部５４は、読み出しデータに付加されたエラーコレクションコードに基づき、読み出したデータに含まれる誤りを検出し、且つ誤りを検出した場合に当該データの誤りを訂正する。
ホストＩ／Ｆ制御部５６は、ホスト（データ処理プロセッサ１０等）との間のインターフェースを制御する。
メモリＩ／Ｆ制御部５８は、記憶部４２であるＮＡＮＤアレイや一時記憶部４４であるＤＲＡＭ等とのインターフェースを制御する。

【0016】

領域制御部６０は、使用領域設定部６２、領域判定部６４、不使用領域データ出力部６６、設定情報管理部６８とを備えている。領域制御部６０の詳細構成については後述する。
メモリコントローラ４６の各構成は、メモリコントローラ４６のマイクロプロセッサにより実現する。
また、データバス２６とバス４８との接続は、シリアル高速通信バスや、ＰＣＩｅ（ＰＣＩエクスプレス）等を利用することができる。

【0017】

＜＜＜記憶部の詳細構成＞＞＞
図２は、記憶部の概略構成を示す図である。
記憶部４２は、ユーザデータ領域４２２と、システム領域４２１と、を備える。
ユーザデータ領域４２２は、ユーザデータ、即ち、遊技機のコンテンツデータが格納される領域である。ユーザデータ領域４２２は、複数のページ４２３，４２３…から構成されている。各ページ４２３の大きさは例えば４ｋｉＢ（キビバイト）等、所定の大きさに設定される。なお、１ＫｉＢは１０２４バイトである。
各ページ４２３，４２３…には、それぞれ固有のアドレスである物理アドレスが割り当てられており、各ページ４２３，４２３…は物理アドレスによって特定される。ユーザデータ領域４２２は、所定容量の複数のページ４２３，４２３…に分割して管理されている。
システム領域４２１には、プロセスが使用する論理アドレスと、物理アドレスとを対応付けた論理アドレス−物理アドレス変換テーブル（以下、単に「論物テーブル」と言う。図３参照）が格納される。システム領域４２１には、全ての物理アドレスに係る論物テーブルを格納可能な容量が確保される。

【0018】

図３は、記憶部のシステム領域に格納される論理アドレス−物理アドレス変換テーブルを示す図である。
論物テーブルには、論理アドレスに対して物理アドレスとビット属性とが対応付けて記憶されている。論理アドレスは、外部装置のＣＰＵ（例えば図１に示す上位ＣＰＵ２、ＣＰＵ１２等）がリード要求又はライト要求の対象となるデータの格納場所を指定する際に使用する仮想的なアドレスである。物理アドレスは、データが実際に格納される各ページの場所を直接的に示す固定されたアドレスである。ビット属性は、各物理アドレスが示すページに格納されているデータが有効か無効かを示す情報である。ビット属性が「無効」とは当該物理アドレスに格納されているデータが、いわゆる論理削除されていることを示す。ビット属性が「無効」の場合は、当該物理アドレスに格納されているデータは削除されているとみなして取り扱われる。論理アドレスによって間接的に示されるページ４２３に何らかのデータが書き込まれたときに、ビット属性は「有効」に変更される。

【0019】

なお、メモリセル（記憶素子）に書き換え回数の制限があるフラッシュメモリを使用した補助記憶装置４０においては、データの消失を防止して補助記憶装置４０の信頼性を高めるために、データの書き換えを可能な限り各メモリセルに均等に分散させるウェアレベリングが実施される。また、破損したメモリセルはデータの書き込みに使用されないため、当該メモリセルを含むページの物理アドレスは論物テーブルから除外される。従って、論物テーブルにおいて連続する論理アドレスに対して、物理アドレスが連続するように順次対応づけられているとは限らない。

【0020】

＜＜＜領域制御部の詳細構成＞＞＞
領域制御部６０を構成する各部の詳細について説明する。
使用領域設定部６２は、記憶部４２のユーザデータ領域４２２中に使用領域を設定する。使用領域は、外部装置のＣＰＵ等によるデータの書き込み対象、及び読み込み対象になる領域である。記憶部４２のユーザデータ領域４２２のうち、使用領域以外の領域は不使用領域となる。不使用領域は、外部装置のＣＰＵ等によるデータの書き込み対象、及び読み込み対象にはならない領域である。使用領域設定部６２が記憶部４２のユーザデータ領域４２２に使用領域を設定することにより、ユーザデータ領域４２２の残部は不使用領域に設定される。
使用領域設定部６２は、連続する論理アドレスによって表現される１つのまとまった領域を使用領域として設定する（図３参照）。
使用領域設定部６２は、少なくとも使用領域と不使用領域との境界を示す論理アドレスを保持する。ユーザデータ領域４２２の全体が使用領域となる場合、使用領域設定部６２は、ユーザデータ領域４２２の論理アドレスの最大値を少なくとも保持する。
使用領域の論理アドレスの下限値（下限論理アドレス）が、論物テーブル中の最小の論理アドレスである場合、使用領域設定部６２は少なくとも使用領域の論理アドレスの上限値（上限論理アドレス）を保持する。図３の例では、論理アドレスＬ０００からＬ０３１までの３２Ｇｂｉｔ分が使用領域に設定されている。この場合、使用領域設定部６２は使用領域の上限論理アドレスである論理アドレスＬ０３１を少なくとも保持する。なお、使用領域設定部６２は、使用領域の論理アドレスの下限値と上限値の双方を保持してもよい。また、使用領域の論理アドレスの下限値は、論物テーブル中の最小の論理アドレスでなくても構わない。

【0021】

一度使用された補助記憶装置４０を再利用することも可能である。図３では、全体容量１２８Ｇｂｉｔのうち、４８Ｇｂｉｔ分の領域が過去に使用されたことのある補助記憶装置４０を再利用する例を示している。既に使用された４８Ｇｂｉｔ分の論理アドレスには物理アドレスが割り当てられているが、残りの８０Ｇｂｉｔ分の論理アドレスには物理アドレスが割り当てられていない。
使用領域設定部６２が不使用領域に設定した領域のデータは書き込み対象にも読み込み対象にもならないから、該部位に含まれる論理アドレスのビット属性は有効のままでもよいし、無効に変更されてもよい。また、不使用領域に対応する各ページに既存のデータが格納されていても構わない。

【0022】

領域判定部６４は、外部装置のＣＰＵが発行するリード要求又はライト要求の対象となっている論理アドレスが、使用領域内の論理アドレスであるか否かを判定する。即ち、領域判定部６４は、外部装置から出力された要求に係る論理アドレスの値が、使用領域を示す論理アドレスの下限値と上限値との間にあるか否かを判定する。
領域判定部６４は、リード要求に係る論理アドレスが使用領域の論理アドレスであった場合に、全体制御部５０に対して当該論理アドレスに係るデータを記憶部４２の該当するページから読み出して外部装置に出力するように要求する。領域判定部６４は、リード要求に係る論理アドレスが不使用領域の論理アドレスであった場合に、不使用領域データ出力部６６に対してダミーデータを出力するように要求する。
領域判定部６４は、ライト要求に係る論理アドレスが使用領域の論理アドレスであった場合に、全体制御部５０に対してライト要求に係るデータを当該論理アドレスによって示されるページに書き込むように要求する。領域判定部６４が、ライト要求に係る論理アドレスが不使用領域の論理アドレスであると判定した場合、ライト要求に係るデータは記憶部４２に書き込まれない。この場合、領域判定部６４は、当該要求に対して応答しない（ライト要求を無視する）、エラーが発生した旨の応答を返す、正常処理済みの応答を返す、の何れかの処理を実行することができる。

【0023】

不使用領域データ出力部６６は、リード要求に係る論理アドレスが不使用領域の論理アドレスであった場合に、リード要求に対する応答として予め定められたダミーデータを出力する。不使用領域データ出力部６６は、ダミーデータを保持する。
ここでダミーデータは、不使用領域データ出力部６６が規定するデフォルトの値とすることができる。デフォルトの値には、例えば１又は０を用いることができる。或いは、ダミーデータは、ユーザデータ領域４２２中に使用領域を設定する際にユーザが指定した任意の値でもよい。
なお、補助記憶装置４０の全領域におけるデータの誤り検出にチェックサム値を用いる場合には、計算を容易にして処理を高速化するために、不使用領域データ出力部６６が出力するデータは１又は０に設定されることが望ましい。記憶部４２の各メモリセルが２ビット以上の値を記憶可能な場合であっても、ユーザが指定可能なダミーデータは、１又は０に制限されるようにしてもよい。
設定情報管理部６８は、外部装置からの要求に応じて、使用領域の上限論理アドレス、下限論理アドレス、及び、ダミーデータ等、領域制御部６０に関わる各種の設定値を外部装置に出力する。

【0024】

＜＜ＲＯＭチェッカ／ＲＯＭライタ＞＞
図４は、補助記憶装置とＲＯＭチェッカ、ＲＯＭライタの機能構成を示すブロック図である。ＲＯＭチェッカとＲＯＭライタは、補助記憶装置に接続される外部装置の一例である。
ＲＯＭチェッカ７０Ａは、補助記憶装置４０に格納されたコンテンツデータの正常性を検査する手段である。ＲＯＭチェッカ７０Ａは、チェックサム値、或いは他の誤り検出方式を利用してコンテンツデータの正常性を検査する。
ＲＯＭチェッカ７０Ａは、ＣＰＵ７２、ＲＯＭ７４、ＲＡＭ７６、入力回路７８、表示回路８０、及びＩ／Ｆ制御部８２を備え、これらがバス８４を介して接続された構成を有する。
ＣＰＵ７２は、ＲＯＭチェッカ７０Ａの全体を制御する。ＲＯＭ７４は、制御プログラム等を格納する不揮発性のメモリである。ＲＡＭ７６は、ＣＰＵ７２のワークメモリとして機能する揮発性の記憶手段である。Ｉ／Ｆ制御部８２は、補助記憶装置４０等の外部装置とのインターフェースを制御する。
入力回路７８は、キーやスイッチ等を備えた入力装置８６から入力された値や指示等を受け付けてＣＰＵ７２に出力する。表示回路８０はＣＰＵ７２からの命令に基づいて、各種の情報を表示装置８８に表示する。

【0025】

ＲＯＭライタ７０Ｂは、補助記憶装置４０の記憶部４２に遊技用のコンテンツデータを書き込ませる手段である。ＲＯＭライタ７０Ｂは、補助記憶装置４０の記憶部４２に格納する遊技用のコンテンツデータ等が記憶されたＨＤＤ（Hard Disk Drive）９０等の記憶媒体が接続される点で、ＲＯＭチェッカ７０Ａと異なるが、基本的な構成はＲＯＭチェッカ７０Ａと同様である。ＲＯＭライタ７０Ｂは、ＨＤＤ９０からコンテンツデータを読み出すと共に、読み出したコンテンツデータと書き込み先を示す論理アドレスとを含むライト要求を補助記憶装置４０に出力する。

【0026】

＜初期設定手順＞
図５は、初期設定手順の一例を示すフローチャートである。
遊技機メーカが補助記憶装置４０の記憶部４２に遊技用のコンテンツデータを書き込む場合には、補助記憶装置４０にＲＯＭライタ７０Ｂが接続される。ＲＯＭライタ７０Ｂは補助記憶装置４０に対して、各種の要求とコンテンツデータを出力する。補助記憶装置４０はＲＯＭライタ７０Ｂからの要求に基づき動作する。記憶部４２へのコンテンツデータの書き込みに先立って、使用領域とダミーデータを領域制御部６０に設定する初期設定が実行される。

【0027】

ステップＳ１において、使用領域設定部６２は、ＲＯＭライタ７０Ｂからの使用領域設定要求に基づき使用領域を設定する。使用領域設定部６２は、ＲＯＭライタ７０Ｂから下限論理アドレスと上限論理アドレスが入力された場合に、下限論理アドレスから上限論理アドレスまでを使用領域に設定する。使用領域設定部６２は、ＲＯＭライタ７０Ｂから上限論理アドレスのみが入力された場合に、論物テーブル中の最小の論理アドレスを使用領域の下限論理アドレスとみなして、下限論理アドレスから上限論理アドレスまでを使用領域に設定する。使用領域設定部６２は、ＲＯＭライタ７０Ｂから下限論理アドレスと上限論理アドレスの何れも入力されなかった場合に、ユーザデータ領域４２２の全体を使用領域に設定する。使用領域設定部６２は、少なくとも使用領域と不使用領域との境界を示す論理アドレスを保持する。使用領域が設定された後、ステップＳ３が実行される。

【0028】

ステップＳ３において、全体制御部５０は、論物テーブル中、使用領域範囲内にある全ての論理アドレスに係るビット属性を「無効」に変更する。この処理により、使用領域範囲内の論理アドレスに対応する物理アドレス（ページ）に記憶されているユーザデータが論理削除される。なお、使用領域に設定された論理アドレスのうち、物理アドレスが割り当てられていない論理アドレスが存在する場合、当該論理アドレスに係るビット属性の変更処理は省略される。

【0029】

ステップＳ５において、不使用領域データ出力部６６は、ＲＯＭライタ７０Ｂからのダミーデータ設定要求に基づきダミーデータを設定する。不使用領域データ出力部６６は、ＲＯＭライタ７０Ｂからダミーデータ用の値を入力された場合に、入力された値をダミーデータ用の値として設定し、これを保持する。不使用領域データ出力部６６は、ＲＯＭライタ７０Ｂからダミーデータ用の値を入力されなかった場合に、ダミーデータ用に用意されたデフォルト値（例えば１）をダミーデータ用の値として設定し、これを保持する。
なお、上記各ステップは入れ替えて実施可能である。例えば、ステップＳ１よりも先にステップＳ３が実行される場合、全体制御部５０は、論物テーブル中の全ての論理アドレスに係るビット属性を「無効」に変更する。

【0030】

＜コンテンツデータの書き込み手順＞
図６は、コンテンツデータの書き込み手順を示したフローチャートである。
ステップＳ１１において、領域判定部６４は、ＲＯＭライタ７０Ｂからのライト要求に係る論理アドレスが使用領域の論理アドレスであるか否かを判定する。ライト要求に係る論理アドレスが使用領域の論理アドレスであった場合は、ステップＳ１３が実行される。ライト要求に係る論理アドレスが不使用領域の論理アドレスであった場合、ライト要求に係るデータは記憶部４２に書き込まれない。
ステップＳ１３において、全体制御部５０は、ライト要求と共にＲＯＭライタ７０Ｂから出力されたコンテンツデータを、ライト要求に係る論理アドレスが示すページ４２３に書き込む。
ステップＳ１５において、全体制御部５０は、ライト要求に係る論理アドレスのビット属性を「有効」に変更する。

【0031】

＜コンテンツデータの読み込み手順＞
図７は、コンテンツデータの読み込み手順を示したシーケンスチャートである。なお、本例には、補助記憶装置４０に対して外部装置としてＲＯＭチェッカ７０Ａを接続した例を示しているが、外部装置はＲＯＭチェッカ７０Ａ以外の装置でもよい。
ステップＳ２１において、ＲＯＭチェッカ７０ＡのＣＰＵ７２は、論理アドレスを指定したリード要求を補助記憶装置４０に出力する。

【0032】

ステップＳ２３において、領域判定部６４は、リード要求に含まれる論理アドレスが、使用領域のものであるか不使用領域のものであるかを判定する。即ち、領域判定部６４は、取得した論理アドレスが、下限論理アドレス以上、且つ上限論理アドレス以下であるか否かを確認する。取得した論理アドレスが使用領域内のものである場合はステップＳ２５以下の処理が実行され、取得した論理アドレスが使用領域外のものである場合はステップＳ２９以下の処理が実行される。

【0033】

ステップＳ２５において、領域判定部６４は、全体制御部５０に対して、リード要求に基づくデータの読み出しを要求する。
ステップＳ２７において、全体制御部５０は、リード要求に係る論理アドレスに対応する物理アドレスに格納されたデータを読み出す。なお、読み出されたデータは順次一時記憶部４２にキャッシュされ、所定のタイミングでＲＯＭチェッカ７０Ａに出力される。

【0034】

ステップＳ２９において、領域判定部６４は、不使用領域データ出力部６６にダミーデータの出力を要求する。
ステップＳ３１において、不使用領域データ出力部６６は、予め定められた所定のダミーデータをＲＯＭチェッカ７０Ａに出力する。

【0035】

このように、本実施形態においては、リード要求に係る論理アドレスが不使用領域のものであった場合に、記憶部４２へのアクセスが発生しない。また、不使用領域データ出力部６６は不使用領域のデータとしてダミーデータを出力するため、記憶部４２の全領域を対象とした誤り検出にチェックサム値を利用する場合であっても、誤り検出は問題なく実行される。

【0036】

＜コンテンツデータの書き込み時における従来例との比較＞
以下、コンテンツデータの書き込み時における記憶部４２へのアクセス量について、従来例と本実施形態とを比較する。なお、以下においては、５１２Ｇｂｉｔの記憶容量を有するユーザデータ領域４２２に１２８Ｇｂｉｔのコンテンツデータを書き込む場合、且つ、予め５１２Ｇｂｉｔ分の論理アドレスの全てに物理アドレスが割り当てられている（論物テーブルが作成されている）ものとして説明する。また、本実施形態ではユーザデータ領域４２２のうちの１２８Ｇｂｉｔ分を使用領域に設定しているものとする。

【0037】

＜＜ケース１＞＞
表１は、ケース１の手順におけるアクセス量の比較例を示している。

【0038】

【表1】

【0039】

ケース１では、コンテンツデータを書き込む場合に、
（工程１）全ての論理アドレスのビット属性を無効化する。
（工程２）全ユーザデータ領域にデータ１（又は０）を書き込む。
（工程３）ユーザデータ領域にコンテンツデータを書き込む。
（工程４）リードベリファイを行う。
の順番で記憶部４２に対するアクセスが発生する。

【0040】

なお、実施形態における工程１は図５のステップＳ３に対応する。実施形態の工程１においてビット属性の無効化の対象となる「全ての論理アドレス」は、使用領域に設定された全ての論理アドレスである。各論理アドレスのビット属性は、従来手順では工程２において有効化され、実施形態の手順では工程３において有効化される。

【0041】

記憶部４２の全領域を対象とした誤り検出にチェックサム値を利用する場合、従来例ではコンテンツデータが格納された領域以外の領域にも何らかのデータを書き込む必要があった。以上の理由から、従来例では工程１、２、４で夫々５１２Ｇｂｉｔ分のアクセスが発生し、工程３で１２８Ｇｂｉｔ分のアクセスが発生するため、アクセス量の合計は１６６４Ｇｂｉｔ分となる。
一方、本発明の実施形態では、使用領域に対してのみアクセスが発生する。工程２はコンテンツデータが格納された領域以外の領域にも何らかのデータを書き込むことを目的とした工程であるから、本例では省略される。不使用領域へのデータの書き込みが行われないため、工程４では不使用領域に対するリードベリファイは実行されない。以上より、本例では、工程１、３、４で夫々１２８Ｇｂｉｔ分のアクセスが発生し、合計３８４Ｇｂｉｔ分のアクセスが発生する。これは、上記従来例の約２３％であり、本発明の実施形態ではアクセス量が大幅に削減されている。

【0042】

＜＜ケース２＞＞
表２は、ケース２の手順におけるアクセス量の比較例を示している。

【0043】

【表2】

【0044】

ケース２では、コンテンツデータを書き込む場合に、
（工程１）全ての論理アドレスのビット属性を無効化する。
（工程２）ユーザデータ領域にコンテンツデータを書き込む。
（工程３）残りのユーザデータ領域にデータ１（又は０）を書き込む。
（工程４）リードベリファイを行う。
の順番で記憶部４２に対するアクセスが発生する。

【0045】

なお、実施形態における工程１は図５のステップＳ３に対応する。実施形態の工程１においてビット属性の無効化の対象となる「全ての論理アドレス」は、使用領域に設定された全ての論理アドレスである。各論理アドレスのビット属性は、従来手順では工程２及び工程３において有効化され、実施形態の手順では工程２において有効化される。

【0046】

ケース２では、先にコンテンツデータを書き込んだ後に、残領域にデータ１（又は０）を書き込むため、従来例におけるアクセス量の合計は１５３６Ｇｂｉｔ分となる。
一方、本発明の実施形態では、使用領域に対してのみアクセスが発生するため、ケース１と同様に工程３は省略される。本例では、工程１、２、４で夫々１２８Ｇｂｉｔ分のアクセスが発生し、合計３８４Ｇｂｉｔ分のアクセスが発生する。これは、ケース２に係る従来例の２５％であり、本発明の実施形態ではアクセス量が大幅に削減されている。

【0047】

＜効果＞
以上のように本実施形態によれば、コンテンツデータを格納する使用領域以外の領域にはデータを書き込む必要がなく、不使用領域に設定された論理アドレスに係るページに対してアクセスが発生しないため、補助記憶装置４０に対するデータの書き込み時間を大幅に短縮できる。
また、不使用領域に対するリード要求に対しては、予め設定されたダミーデータを出力するので、記憶部４２の全領域を対象とした誤り検出にチェックサム値を利用する場合であっても、誤り検出は問題なく実行される。
また、本実施形態においては、コンテンツデータの格納に必要な容量分のページのみをデータの書き換え対象とすることができる。ＮＡＮＤ型のフラッシュメモリは書き換え回数に制限があるが、本実施形態においては各ページの書き換え回数を低減することができるため、ＮＡＮＤ型のフラッシュメモリを利用した補助記憶装置４０の再利用回数を増大させることができる。

【0048】

〔本発明の実施態様例と作用、効果のまとめ〕
＜第一の実施態様＞
本態様に係るメモリコントローラ４６は、不揮発性メモリ（記憶部４２）へのデータの書き込み及び読み出しを制御する。メモリコントローラは、不揮発性メモリ内の第一の領域をデータの読み書きを実行する使用領域に設定し、第一の領域とは異なる第二の領域をデータの読み書きを実行しない不使用領域に設定する使用領域設定部６２と、外部装置（ＲＯＭチェッカ７０Ａ等）から、不揮発性メモリに記憶されたデータのリード要求を取得した場合に、リード要求に係る論理アドレスが使用領域内の論理アドレスであるか否かを判定する領域判定部６４と、リード要求に係る論理アドレスが不使用領域内の論理アドレスであった場合に、リード要求に対する応答として、予め定められたダミーデータを出力するデータ出力部（不使用領域データ出力部６６）と、を備えることを特徴とする。

【0049】

本態様において、遊技機の演出に使用される各種のコンテンツデータは、使用領域に格納される。不使用領域はデータの読み書き対象とはならないので、外部装置から不使用領域を対象としたデータのリード要求及びライト要求が発行された場合であっても、不使用領域に対するアクセスは発生しない。
従来、不揮発性メモリの全領域を対象とした誤り検出にチェックサム値を利用する場合には、コンテンツデータを格納した領域以外の領域をチェックサム用のデータで埋める必要があった。
本態様においては、不使用領域に対するリード要求への応答として、予め設定されたダミーデータを出力するため、不使用領域にデータが書き込まれていなくても、不揮発性メモリの全領域を対象とするチェックサム値を利用した誤り検出を実行可能となる。また、不使用領域にデータを書き込む必要がないので、コンテンツデータの容量に対して不揮発性メモリが大容量となった場合であっても、不揮発性メモリに対するコンテンツデータの書き込み時間は増大しない。

【0050】

本態様によれば、誤り検出用のデータを書き込む必要がないため、コンテンツデータの容量に対して不揮発性メモリが大容量となった場合であっても、データの書き込みに要する時間が増大しない。また、不使用領域に対するリード要求への応答用にダミーデータを設定するため、不揮発性メモリの誤り検出に必要なデータを出力可能となる。
本態様によれば、チェックサム値を利用した誤り検出が行われる場合であっても不使用領域にデータを書き込む必要がなく、メモリセルの寿命を長くすることが可能となる。また、遊技機の検定機関で用いられる機器、例えば、ＲＯＭチェッカ、ＲＯＭライタのソフトウェアを変更することなく、コンテンツデータを格納した不揮発性メモリの検査を行うことができる。
なお、メモリコントローラは、不揮発性メモリからデータを読み出して外部装置に出力するデータ読出部（全体制御部５０）を備えている。リード要求に係る論理アドレスが使用領域内の論理アドレスであった場合に、データ読出部が、該論理アドレスが示す不揮発性メモリ内の領域からデータを読み出してリード要求に対する応答として出力する。

【0051】

＜第二の実施態様＞
本態様に係るメモリコントローラ４６において、データ出力部（不使用領域データ出力部６６）は、外部装置（ＲＯＭチェッカ７０Ａ等）に対して１又は０を出力することを特徴とする。
ＮＡＮＤ型のフラッシュメモリ（記憶部４２の一例）の中には、各メモリセルが２ビット以上の値を記憶可能なものが存在する。このような場合であっても、記憶部の全領域に対する誤り検出にチェックサム値を用いる場合には、データ出力部は計算を容易にする値を出力することが望ましい。
本実施形態によれば、データ出力部が１又は０を出力するので、誤り検出時の計算が容易となり、誤り検出処理が高速化される。

【0052】

＜第三の実施態様＞
本態様に係る不揮発性記憶装置（補助記憶装置４０）は、メモリコントローラ４６と、不揮発性メモリ（記憶部４２）と、を備えることを特徴とする。
本態様に係る不揮発性記憶装置は、第一、及び第二の実施態様に示した効果を享受する。

【符号の説明】

【0053】

１…情報処理装置、１０…データ処理プロセッサ、４０…補助記憶装置（不揮発性記憶装置）、４２…記憶部（不揮発性メモリ）、４２１…システム領域、４２２…ユーザデータ領域、４２３…ページ、４６…メモリコントローラ、５０…全体制御部（データ読出部、データ書込部）、６０…領域制御部、６２…使用領域設定部、６４…領域判定部、６６…不使用領域データ出力部、６８…設定情報管理部、７０Ａ…ＲＯＭチェッカ、７０Ｂ…ＲＯＭライタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】