特許 5648812 電界効果型トランジスタおよび集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5648812

(24)【登録日】2014年11月21日

(45)【発行日】2015年1月7日

(54)【発明の名称】電界効果型トランジスタおよび集積回路

(51)【国際特許分類】

   H01L 29/786 20060101AFI20141211BHJP

   H01L 29/66 20060101ALI20141211BHJP

   H01L 29/06 20060101ALI20141211BHJP

   H01L 21/8234 20060101ALI20141211BHJP

   H01L 27/06 20060101ALI20141211BHJP

   H01L 21/822 20060101ALI20141211BHJP

   H01L 27/04 20060101ALI20141211BHJP

   H01L 27/08 20060101ALI20141211BHJP

【ＦＩ】

   H01L29/78 622

   H01L29/66 S

   H01L29/06 601N

   H01L27/06 102A

   H01L29/06 601D

   H01L27/06 311B

   H01L27/04 H

   H01L27/08 331E

   H01L29/78 618B

   H01L29/78 617T

【請求項の数】15

【全頁数】19

(21)【出願番号】特願2011-532953(P2011-532953)

(86)(22)【出願日】2010年9月6日

(86)【国際出願番号】JP2010065234

(87)【国際公開番号】WO2011037003

(87)【国際公開日】20110331

【審査請求日】2013年9月4日

(31)【優先権主張番号】特願2009-218358(P2009-218358)

(32)【優先日】2009年9月24日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】504157024

【氏名又は名称】国立大学法人東北大学

(73)【特許権者】

【識別番号】899000068

【氏名又は名称】学校法人早稲田大学

(74)【代理人】

【識別番号】100095359

【弁理士】

【氏名又は名称】須田 篤

(74)【代理人】

【識別番号】100143834

【弁理士】

【氏名又は名称】楠 修二

(72)【発明者】

【氏名】福原 幹夫

(72)【発明者】

【氏名】佐々木 敏夫

(72)【発明者】

【氏名】吉田 肇

(72)【発明者】

【氏名】井上 明久

(72)【発明者】

【氏名】川原田 洋

(72)【発明者】

【氏名】関口 哲志

(72)【発明者】

【氏名】齋藤 美紀子

(72)【発明者】

【氏名】水野 潤

【審査官】 山口 大志

(56)【参考文献】

【文献】 特開２００９−０９９８６８（ＪＰ，Ａ）

【文献】 特開２００２−２３１７２１（ＪＰ，Ａ）

【文献】 特開２００９−０５５００４（ＪＰ，Ａ）

【文献】 特開２００８−２１４７０４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２１／８２３４

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２７／０６

Ｈ０１Ｌ ２７／０８

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／６６

(57)【特許請求の範囲】

【請求項1】

非晶質合金または金属ガラスから成る薄膜と、
前記薄膜の一方の表面に設けられた電気絶縁性の被膜と、
前記薄膜の両端にそれぞれ設けられたソース電極とドレイン電極と、
前記被膜の表面に設けられたゲート電極とを有し、
前記薄膜は、２次元平面もしくは３次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有し、前記金属多面体構造または前記金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、電子が前記空隙を介してトンネリングするよう構成されていることを、
特徴とする電界効果型トランジスタ。

【請求項2】

前記被膜は、ＩＩＩＢ族元素またはＩＶＢ族元素の酸化物または窒化物から成ることを、特徴とする請求項１記載の電界効果型トランジスタ。

【請求項3】

前記被膜は、アルミナ、シリカ、窒化珪素または窒化ホウ素から成ることを、特徴とする請求項１記載の電界効果型トランジスタ。

【請求項4】

前記薄膜は両面を平滑化した後、他方の表面で絶縁基体に付着されており、
前記ソース電極、前記ドレイン電極および前記ゲート電極は、同時に成膜して設けられていることを、
特徴とする請求項１、２または３記載の電界効果型トランジスタ。

【請求項5】

前記被膜は、スパッタで成膜して設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート電極は、スパッタまたは蒸着にて成膜して設けられていることを、
特徴とする請求項１、２、３または４記載の電界効果型トランジスタ。

【請求項6】

前記被膜は、金属マスクを介してスパッタで成膜して設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート電極は、金属マスクを介してスパッタまたは蒸着にて成膜して設けられていることを、
特徴とする請求項１、２、３または４記載の電界効果型トランジスタ。

【請求項7】

前記被膜は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタで成膜して設けられ、
前記ソース電極、前記ドレイン電極および前記ゲート電極は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタまたは蒸着にて成膜して設けられていることを、
特徴とする請求項１、２、３または４記載の電界効果型トランジスタ。

【請求項8】

ゲート電圧が＋１０ｍＶから−１０ｍＶの範囲で動作するよう構成されていることを、特徴とする請求項１乃至７のいずれか一項に記載の電界効果型トランジスタ。

【請求項9】

前記ゲート電極は、信号の電流制御用の第１ゲート電極および信号変調用の第２ゲート電極から成ることを、特徴とする請求項１乃至８のいずれか一項に記載の電界効果型トランジスタ。

【請求項10】

前記ゲート電極に設けられた静電破壊防止用保護回路を有することを、特徴とする請求項１乃至９のいずれか一項に記載の電界効果型トランジスタ。

【請求項11】

表面に複数の分離溝が形成された絶縁基体と、
前記絶縁基体の表面に、各分離溝により分離して設けられた複数の請求項１乃至１０のいずれか一項に記載の電界効果型トランジスタと、
前記絶縁基体の表面および各電界効果型トランジスタの表面を覆うよう設けられた、ＶＳＳ（接地）層またはＶＤＤ（電源）層を兼ねた電界シールド層と、
前記電界シールド層の表面に、他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスを結線可能に設けられた配線層とを、
有することを特徴とする集積回路。

【請求項12】

表面に複数の穴が形成された絶縁基体と、
各穴の内部にそれぞれ設けられた複数の請求項１乃至１０のいずれか一項に記載の電界効果型トランジスタと、
前記絶縁基体の表面および各電界効果型トランジスタの表面を覆い、他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスを結線可能に設けられた配線層とを、
有することを特徴とする集積回路。

【請求項13】

請求項１１または１２記載の集積回路を複数積層して形成され、各配線層にチップコンデンサ、チップ抵抗、チップ単電子トランジスタを結線して成ることを、特徴とする積層集積回路。

【請求項14】

請求項１乃至１０のいずれか一項に記載の電界効果型トランジスタを複数積層して形成され、各電界効果型トランジスタが貫通配線で接続されていることを、特徴とする電界効果型トランジスタの積層回路。

【請求項15】

請求項１乃至１０のいずれか一項に記載の電界効果型トランジスタを含む機能回路と、
前記機能回路に接続された低電圧安定化回路と、
前記電界効果型トランジスタの電源を兼ねるレベルシフタ回路または低電圧インターフェース回路とを、
有することを特徴とする電界効果型トランジスタを利用したシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、非晶質合金または金属ガラスから成る薄膜を用いた電界効果型トランジスタおよび集積回路に関する。

【背景技術】

【0002】

シリコンを基盤とした半導体デバイスおよびそれを利用したコンピュータは、ムーアの法則に乗って急速なる発展を遂げてきた。しかし、従来のトランジスタは、１〜１０万個の電子からなる「電流」によって作動するため、その微細化によるデバイスの動作上の問題点と、集積度の向上に伴う発熱およびノイズの問題点とから、ムーアの法則には技術的限界が近づいている。これを克服する一つの方法として、従来の集積回路に使われているトランジスタとは異なり、単一の電子もしくは原子で作動する新しい動作原理に基づくデバイス・システムおよびその集積化が必要である。

【0003】

単電子もしくは原子で作動するデバイス・システムの集積回路ができれば、従来の集積回路と較べて消費電力を１０万分の１程度まで減少でき、動作限界が緩和され、発熱による集積回路不能の問題も回避できる。

【0004】

単電子作動のデバイス・システムは、クーロンブロッケイド現象と呼ばれる単電子固有の新しい作動原理に基づいて機能する。この現象は、金属または半導体の物質サイズがナノサイズにまで小さくなると現れる量子効果の現象である。ナノメートルスケールサイズの金属または半導体（別名「導体島」または「クーロン島」）では、ナノメータの間隙（別名「トンネルギャップ」）で電極を繋いだ場合、電子の移動は阻止（ブロック）され、電極にある一定以上の電圧を印加したときのみ、電子がトンネリング現象によって電極からこれらの島に移動する（例えば、非特許文献１参照）。

【0005】

単電子トンネリングは、構造自体が本質的に小さく、高密度集積化に適しているが、クーロン島の大きさをナノメートルサイズまで小さくして集積させ、室温で作動させるには、島の間の空隙を１．６ａＦ以下のキャパシタンスを持ったナノスケールまたはサブナノスケール径の空隙とする必要がある。現在、単電子トンネリングとしての室温動作での研究報告がなされている（例えば、非特許文献２参照）。

【0006】

単電子トンネリングを利用したデバイスでは、トンネル現象で電子が移動するため、配線が不必要になる。

【0007】

なお、本発明者等は、予備研究として、低温及び常温において、非晶質合金における直流／交流増幅作用（例えば、非特許文献３、４参照）およびクーロン振動（例えば、非特許文献５、６参照）を発表している。また、本発明者等は、金属アモルファスを含む合金に、電気分解やイオン注入法、ガス浸透法のような種々の方法により水素をチャージさせるという方法により、量子ドットトンネリングする集積微細構造である合金が形成されることを見出している（例えば、特許文献１参照）。さらに、本発明者等は、その合金の金属クラスターの大きさ、および金属クラスター間のトンネル径の大きさを求めている（例えば、非特許文献７、８参照）。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２００９−９９８６８号公報

【非特許文献】

【0009】

【非特許文献1】T.A.Fultonand G.J.Dolan, “Observation of Single-Electron Charging Effects in SmallTunnel Junctions”, Phys.Rev.Lett., 1987年, 90, p.109-112

【非特許文献2】H.W.ChPostma,T.Teepen, Z.Yao, M.Crifoni and C.Dekker, “Carbon Nanotube Single-Electron Transisters atRoom Temperature”, Science, 2001年7月6日, 293, p.76

【非特許文献3】M.Fukuhara,A.Kawashima, S.Yamaura and A.Inoue, “Coulomb oscillation of a proton in a Ni-Nb-Zr-Hglassy alloy with multiple junctions”, Appl.Phys.Lett., 2007年, 90, p.203111

【非特許文献4】M.Fukuharaand A.Inoue, “Room-temperature Coulomb oscillation of a proton dot inNi-Nb-Zr-H glassy alloy with nanofrad capacitance”, J.Appl.Phys., 2009年, 105, p.063715

【非特許文献5】M.Fukuhara,S.Yamaura and A.Inoue, “A proton dot tunneling in a Ni-Nb-Zr-H glassy alloy withmultiple junctions”, Journal of Physics: Conference Series, 2009年, 144 ,p.012086

【非特許文献6】M.Fukuhara,S.Yamaura and A.Inoue, “Coulomb oscillation of a proton in a Ti-Ni-Cu-H glassyalloy with multiple junctions”, Phys. Stat. Soli., 2009年, B.246, p.153-157

【非特許文献7】M.Fukuhara,N.Fujima, H.Oji, A.Inoue and S.Emura, “Structures of the icosahedral clusters inNi-Nb-Zr-H glassy alloys determined by first-principles molecular dynamicscalculation and XAFS measurements”, J. Alloy Comp., 2010年, 497, p.182-187

【非特許文献8】M.Fukuhara,M.Seto and A.Inoue, “ac impedance analysis of a Ni-Nb-Zr-H glassy alloy withfemtofarad capacitance tunnels”, Appl. Phys. Lett., 2010年, 96, p.043103

【発明の概要】

【発明が解決しようとする課題】

【0010】

従来の単電子トンネリングを利用した単電子作動のデバイス・システムでは、非特許文献２に記載のように、室温動作での研究報告がなされているが、デバイスの集積化（セル化）には至っていないという課題があった。すなわち、多くの単電子トランジスタを微細な細線を用いて結ぶことは、従来の技術では不可能であった。単電子デバイスが正常に動作するには、電子間の力が電子のもつ熱運動に打ち勝つ必要があり、室温で動作する単電子デバイスでは、数ｎｍと極微細な構造が必要となり、現在の技術では３０ｎｍが限界であることから、その製造方法が問題になっていた。

【0011】

本発明は、このような課題に着目してなされたもので、非特許文献３、４および特許文献１に記載の研究をさらに発展させて、室温動作し、高密度集積化が可能な、単電子で作動する電界効果型トランジスタおよび集積回路を提供することを目的としている。

【課題を解決するための手段】

【0012】

上記目的を達成するために、本発明者らは、新たな発想のもとに鋭意研究を行い、金属アモルファスを含む非晶質合金または金属ガラスに、電気分解やイオン注入法、ガス浸透法のような種々の方法により水素をチャージさせるという方法によって、ナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、本発明を完成することに至った。さらに、それらの方法で、液体窒素、液体水素冷媒により急速冷却蒸着させることにより、本発明を補足可能であることも見出した。

【0013】

すなわち、本発明に係る電界効果型トランジスタは、非晶質合金または金属ガラスから成る薄膜と、前記薄膜の一方の表面に設けられた電気絶縁性の被膜と、前記薄膜の両端にそれぞれ設けられたソース電極とドレイン電極と、前記被膜の表面に設けられたゲート電極とを有し、前記薄膜は、２次元平面もしくは３次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有し、前記金属多面体構造または前記金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、プロトンまたは電子が前記空隙を介してトンネリングするよう構成されていることを、特徴とする。

【0014】

本発明に係る電界効果型トランジスタでは、ゲート電極からの静電誘導により、ナノスケールまたはサブナノスケールサイズの金属多面体構造または金属クラスターの伝導島間に、ナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を介して、電子がトンネリングすることを利用しており、極低温から２００℃までの温度において動作が可能である。従来のリソグラフィ技術では、伝導島の幅は３０ｎｍが限界であるが、本発明の一例では、金属クラスターの大きさは０．５５ｎｍ程度、クラスター間の空隙は平均０．１３ｎｍ程度であるため、常温クーロン振動が背景熱雑音に打ち勝って、トンネリングが容易に起こる。

【0015】

本発明に係る電界効果型トランジスタでは、薄膜の複数の伝導島が、２次元平面もしくは３次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された、ほぼ均一サイズの集積微細構造（量子ドット集積構造）を成しており、トンネリングで電子が移動するため、配線が不要である。このため、配線の問題が起きず、高密度集積化が可能である。配線がなくトンネル電流の漏洩もないことから、電子輸送の機能化を最大限に利用できるため、情報処理を行う超高速集積・極低電力システムを構成することができる。なお、本発明に係る電界効果型トランジスタは、電子がトンネリングする場合には、単電子トランジスタとなる。

【0016】

薄膜を構成する非晶質合金または金属ガラスは、配線のない理想的なネットワーク組織をしているため、単電子の近接相互作用によって作動する量子ドットセルオートマトンになっている。このセルオートマトンを平行に並べることにより、各セル間では隣接するセルからの静電力は働くが、電子のトンネリングは起こらず、また配線同士のクロストークも回避できるため、従来の半導体集積回路の欠点を完全に克服することができる。

【0017】

本発明に係る電界効果型トランジスタは、直流／交流変換、整流作用、スイッチング作用、メモリー作用、電流増幅作用、電磁アシストクーロン振動、光アシストクーロン振動を起こすことができる。また、磁場下、光または電磁波照射下で、量子ドット現象が生じ、変調信号を出現させることができる。ほぼ均一サイズの縦横に並んだ伝導島（量子ドット）間に生じる近接効果を利用して、信号処理、画像処理、さらには量子ドットアレイの活性層を持たせてレーザー発振させることもできる。この量子ドットレーザーでは、電気を光に変える「エレクトロルミネッセンス」や、ある波長の可視光を照射すると別の波長の光を放出する「フォトルミネッセンス」と呼ばれる現象を起こさせることもできる。

【0018】

本発明に係る電界効果型トランジスタでは、薄膜を構成する非晶質合金または金属ガラスは、金属アモルファスを含み、四面体、八面体、十二面体、二十面体等の金属多面体構造または金属クラスターもしくはその派生構造の組み合わせから、部分的もしくは全面的に構成されていることが好ましい。このような非晶質合金または金属ガラスに水素原子が吸収される時、最初はクラスター間に侵入して空隙またはサブナノサイズのトンネルを形成し、さらに水素量が増えると、金属多面体内または金属クラスター内に侵入し固溶される。その固溶限は水素原子との親和性がある元素によって異なるものの、水素原子が最大固溶限界まで固溶した組織は、ナノオーダーの均一な組織ネットワーク構造が系全体に作成されている理想的なナノマテリアルとなる。

【0019】

また、薄膜を構成する非晶質合金または金属ガラスは、水素との親和性が良い金属元素および水素と親和性のない金属元素の両方を使用することが好ましい。量子ドット現象の発生温度は、水素との親和性の高い金属元素の量によって制御できるため、各種の用途に応じて構成元素の種類と組成とを変化させることが好ましい。さらに、量子ドット現象の感度は、水素との親和性の高い金属元素と水素原子との比によって変動するため、用途に応じて金属元素や水素原子の量を変化させることが好ましい。例えば、四面体構造または四面体金属クラスターの場合、金属元素対水素原子の比は４：１、八面体の場合、８：１が好ましい。

【0020】

本発明に係る電界効果型トランジスタで、前記非晶質合金または前記金属ガラスは、例えば、遷移元素のニッケル（Ｎｉ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、銅（Ｃｕ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、マグネシウム（Ｍｇ）、鉄（Ｆｅ）、バナジウム（Ｖ）などの、２種以上の健康上無害な金属元素を含むことが好ましい。従来のトランジスタで使用されている半導体材料のうち、ガリウムヒ素（ＧａＡｓ）は、高価なＧａと、毒性を有するＡｓが使用されており、経済性・健康安全性の点から使用量の拡大が懸念されている。これに対し、安価で健康上無害な金属元素を含むことにより、経済的かつ安全である。

【0021】

本発明に係る電界効果型トランジスタで、前記被膜は、ＩＩＩＢ族元素またはＩＶＢ族元素の酸化物または窒化物から成ることが好ましい。特に、前記被膜は、アルミナ、シリカ、窒化珪素または窒化ホウ素から成ることが好ましい。この場合、これらの物質が高絶縁性であるため、ゲート電極からの静電誘導を効果的に起こさせることができる。

【0022】

本発明に係る電界効果型トランジスタは、ゲート駆動電圧が、静電増幅効果により、従来のＳｉの場合の１〜１０Ｖ単位に対して、その千分の１以下の０．５〜１５ｍＶと３桁低くなり、省エネである。また、ドレイン電流が金属伝導状態から絶縁状態まで３〜６桁変調するため、スイッチング作用することができ、高速演算に好適である。ゲート駆動電圧が直流のとき、電流の流す方向によって極性が決まるターンスタイル型となるため、電子の流れを任意に正確に制御することができる。

【0023】

本発明に係る電界効果型トランジスタで、前記薄膜は両面を平滑化した後、他方の表面で絶縁基体に付着されており、前記ソース電極、前記ドレイン電極および前記ゲート電極は、同時に成膜して設けられていることが好ましい。この場合、薄膜の表面を平滑化することにより、薄膜の膜質を均一にすることができる。これにより、ゲート電極の静電気破壊を抑制することができ、信頼性を高めることができる。また、ソース電極、ドレイン電極およびゲート電極を同時に成膜することにより、製造工程数を削減することができる。これにより、高価な製造装置の使用頻度が減少するため、低コスト化を図ることができる。

【0024】

本発明に係る電界効果型トランジスタで、前記被膜は、スパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、スパッタまたは蒸着にて成膜して設けられていることが好ましい。また、前記被膜は、金属マスクを介してスパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、金属マスクを介してスパッタまたは蒸着にて成膜して設けられていてもよい。前記被膜は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタで成膜して設けられ、前記ソース電極、前記ドレイン電極および前記ゲート電極は、フォトマスクを介してフォトレジストを感光し、前記フォトレジストを除去後、スパッタまたは蒸着にて成膜して設けられていてもよい。これらの場合、被膜、ソース電極、ドレイン電極およびゲート電極を容易に加工することができる。フォトマスクおよびフォトレジストを使用する場合には、より微細な加工が可能である。

【0025】

本発明に係る電界効果型トランジスタは、ゲート電圧が＋１０ｍＶから−１０ｍＶの範囲で動作するよう構成されていることが好ましい。この場合、ゲート電圧が＋１０ｍＶから−１０ｍＶの範囲でも、ドレイン抵抗が約４桁変化するため、スイッチのオン・オフ状態を実現することができる。

【0026】

本発明に係る電界効果型トランジスタで、前記ゲート電極は、信号の電流制御用の第１ゲート電極および信号変調用の第２ゲート電極から成っていてもよい。また、本発明に係る電界効果型トランジスタは、前記薄膜の他方の表面に設けられ、前記被膜と同じ材質から成る電気絶縁性の第２被膜と、前記第２被膜の表面に設けられた信号変調用またはバイアス印加用のバック・ゲート電極とを、有していてもよい。

【0027】

本発明に係る電界効果型トランジスタは、前記ゲート電極に設けられた静電破壊防止用保護回路を有していてもよい。この場合、静電破壊防止用保護回路により、静電破壊を抑制することができる。

【0028】

本発明に係る集積回路は、表面に複数の分離溝が形成された絶縁基体と、前記絶縁基体の表面に、各分離溝により分離して設けられた複数の本発明に係る電界効果型トランジスタと、前記絶縁基体の表面および各電界効果型トランジスタの表面を覆うよう設けられた、ＶＳＳ（接地）層またはＶＤＤ（電源）層を兼ねた電界シールド層と、前記電界シールド層の表面に、他の電界効果型トランジスタ、コンデンサ、抵抗、インダクタンスといった素子を結線可能に設けられた配線層とを、有することを特徴とする。

【0029】

また、本発明に係る集積回路は、表面に複数の穴が形成された絶縁基体と、各穴の内部にそれぞれ設けられた複数の本発明に係る電界効果型トランジスタと、前記絶縁基体の表面および各電界効果型トランジスタの表面を覆い、他の電界効果型トランジスタ、コンデンサ、抵抗、インダクタンスといった素子を結線可能に設けられた配線層とを、有していてもよい。

【0030】

本発明に係る集積回路では、非晶質合金または金属ガラスから成る薄膜が低抵抗であるため、これをそのまま電源配線、信号配線に適用することができる。このため、接続配線およびコンタクト数を削減することができ、従来の半導体集積回路の欠点を完全に克服した、低電圧低電力の集積回路とすることができる。また、長距離配線に用いても効果的である。

【0031】

本発明に係る積層集積回路は、本発明に係る集積回路を複数積層して形成され、各配線層にチップコンデンサ、チップ抵抗、チップ単電子トランジスタといった素子を結線して成ることを、特徴とする。また、本発明に係る電界効果型トランジスタの積層回路は、本発明に係る電界効果型トランジスタを複数積層して形成され、各電界効果型トランジスタが貫通配線で接続されていることを、特徴とする。本発明に係る積層集積回路および電界効果型トランジスタの積層回路は、３次元の構成となるため、小型化が可能である。また、寄生配線の影響を低減することもできる。

【0032】

本発明に係る電界効果型トランジスタを利用したシステムは、本発明に係る電界効果型トランジスタを含む機能回路と、前記機能回路に接続された低電圧安定化回路と、前記電界効果型トランジスタの電源を兼ねるレベルシフタ回路または低電圧インターフェース回路とを、有することを特徴とする。

【発明の効果】

【0033】

本発明によれば、室温動作し、高密度集積化が可能な、単電子で作動する電界効果型トランジスタを提供することができる。

【図面の簡単な説明】

【0034】

【図1】本発明の実施の形態の電界効果型トランジスタを示す構成図である。

【図2】図１に示す電界効果型トランジスタの（ａ）平面図、（ｂ）Ｃ−Ｄ線断面図、（ｃ）Ａ−Ｂ線断面図である。

【図3】図１に示す電界効果型トランジスタの作成工程を示す断面図である。

【図4】図１に示す電界効果型トランジスタの、直流のゲート電圧（Gate Voltage）に対するドレイン抵抗（Drain Resistance）およびドレイン抵抗率（DrainResistivity）の変化を示すグラフである。

【図5】図１に示す電界効果型トランジスタの、ドレイン電圧が−１０ｍＶのときの、ゲート電圧（Gate Voltage）に対するドレイン電流（Drain Current）の変化を示すグラフである。

【図6】図１に示す電界効果型トランジスタによるターンスタイル型トランジスタの特性を示すドレイン電流Ｉｄｓのドレイン電圧Ｖｄｓ特性を示すグラフである。

【図7】図１に示す電界効果型トランジスタの、ドレイン電極に交流バイアス電圧を負荷したときの、ゲート電圧（Gate Voltage）に対するドレイン電流（Drain Current）の変化を示すグラフである。

【図8】図１に示す電界効果型トランジスタの、ゲート電極に直流および１００ｋＨｚの交流電圧をかけ、ゲート電圧を１Ｖ／ｓで掃引したときの、ゲート電圧（Gate Voltage）に対するドレイン電流（Drain Current）の変化を示すグラフである。

【図9】図１に示す電界効果型トランジスタの、周波数１０、２０、６０ｋHzの交流電圧をゲート電極に印加したときの、ゲート電圧（Gate Voltage）に対する静電容量（Capacitance）の変化を示すグラフである。

【図10】図１に示す電界効果型トランジスタのラジオ受信器への使用例を示す回路図である。

【図11】本発明の実施の形態の電界効果型トランジスタの各種構成例を示す断面図である。

【図12】本発明の実施の形態の電界効果型トランジスタの、ゲート保護回路付の構成例を示す平面図である。

【図13】本発明の実施の形態の電界効果型トランジスタにより構築した集積回路の、集積化工程を示す断面図である。

【図14】本発明の実施の形態の電界効果型トランジスタにより構築した他の集積回路の、集積化工程を示す断面図である。

【図15】本発明の実施の形態の電界効果型トランジスタにより構築した積層基板化した集積回路を示す断面図である。

【図16】本発明の実施の形態の電界効果型トランジスタによる（ａ）従来型インターフェース利用のシステム例を示す構成図、（ｂ）低電圧インターフェース利用のシステム例を示す構成図である。

【発明を実施するための形態】

【0035】

以下、図面に基づき本発明の実施の形態について説明する。
図１乃至図１６は、本発明の実施の形態の電界効果型トランジスタを示している。
図１および図２に示すように、電界効果型トランジスタ１０は、薄膜１１と被膜１２とソース電極１３とドレイン電極１４とゲート電極１５とを有している。なお、有効なゲート領域は、チャネル幅Ｗおよびチャネル長Ｌで定義する。

【0036】

薄膜１１は、非晶質合金または金属ガラスから成る。薄膜１１は、２次元平面もしくは３次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された複数の伝導島を有する金属多面体構造または金属クラスターを有している。薄膜１１は、金属多面体構造または金属クラスター間に固溶した水素がナノスケールまたはサブナノスケール径のキャパシタンスを持った空隙を形成し、電子がその空隙を介してトンネリングするよう構成されている。

【0037】

被膜１２は、電気絶縁性を有するシリコン酸化膜ＳｉＯ_２または酸化アルミニウム膜Ａｌ_２Ｏ_３の酸化膜から成り、薄膜１１の一方の表面に設けられている。具体的な一例では、被膜１２は、厚さが７０ｎｍである。

【0038】

ソース電極１３およびドレイン電極１４は、金Ａｕから成り、薄膜１１の両端に、下地としてクロムＣｒを敷いた上にスパッタで成膜してそれぞれ設けられている。ゲート電極１５は、金Ａｕから成り、被膜１２の上に、下地としてクロムＣｒを敷いた上にスパッタで成膜して設けられている。なお、ソース電極１３、ドレイン電極１４、ゲート電極１５は、半導体で一般的なアルミニウムや銅から成っていてもよい。具体的な一例では、Ｃｒ膜厚が約１０ｎｍ、Ａｕ膜厚が約３４０ｎｍである。

【0039】

非晶質合金または金属ガラスから成る薄膜１１は、以下のようにして製造される。まず、Ａｒ雰囲気下で、任意の組成にアーク溶解した合金インゴットから、冷却速度〜１０^７ｍ／ｓの単ロール液体急冷法にて、厚さ３０μｍのリボン状試料を作成し、ダイシングソー等で、幅１ｍｍ、長さ７ｍｍに切断する。単ロール法で作製した直後の非晶質合金のリボンは、表面の凹凸が多数存在しているため、図３（ａ）に示すように、ダイシングソーで切断した後、高精度のやすり（ダイヤモンドペースト、ＣＭＰなど）で表面の凹凸を解消して平滑化する。また、電気絶縁性の被膜１２を成膜する際、鋭角な角やステップカバレッジ（段差）の問題で薄膜１１が部分的に薄くなり、電界集中によるゲート絶縁破壊を起こさないようにするため、エッジを丸め処理する。

【0040】

水素のチャージは、電気分解法またはガス雰囲気法で行った。電気分解法は、常温下で、０．５Ｍ Ｈ_２ＳＯ_４に、１．４ｇ／ｌのチオ尿素を添加した溶液中で、電流密度３０Ａ／ｍ^２の条件で行った。ガス雰囲気法は、２００〜３００℃、一気圧の水素雰囲気中、１時間の条件で行った。なお、上記単ロール液体急冷法以外でも、水素注入法を用いない液体窒素、液体水素冷媒により急速冷却蒸着させることにより、本発明を補足可能である。

【0041】

表１に、作成した非晶質合金または金属ガラスから成る薄膜１１の一例を示す。なお、水素の定量は、不活性ガス搬送熱伝導度法によった。水素のチャージにより金属多面体構造または金属クラスター間に、自己組織化的に水素が固溶し、〜２．５ａｔ．％の自由体積（原子空孔）を有する集積微細構造(セル)が作成される。なお、本発明が適用される材料は、請求項において包含される全ての金属元素が対象であり、表１に記載された材料に限定されるものではない。

【0042】

【表1】

【0043】

図３（ｂ）に示すように、薄膜１１は、耐熱温度を考慮して、耐熱性の瞬間接着剤１６などで絶縁基体１７に接着される。接着剤１６は、接着後のプロセス耐熱性や使用環境（耐寒、耐熱）を考慮して選択すればよく、例えば高耐熱性エポキシ接着剤等でもよい。その際は、非晶質合金および絶縁基体１７に可能な限り熱膨張率が近い接着剤を選択すればよい。また、実用に際しては、パッケージに封止したりすることで、長期に信頼性を確保することができる。

【0044】

なお、絶縁基体１７は、導電性基板に穴を掘り、その面を酸化して絶縁膜を形成し、非晶質合金をスパッタなどで埋め込んでもよい。この場合は、さらに放熱効果も期待できるため、環境温度＝非晶質合金の温度となり、設計が容易になる。

【0045】

次に、図３（ｃ）に示すように、酸化膜用金属マスク１８でその薄膜１１の一面に、被膜１２をスパッタで電気絶縁性皮膜として成膜（ゲート酸化膜）する。さらに、図３（ｄ）に示すように、端子用金属マスク１９で電気絶縁性皮膜上に、ソース電極１３、ドレイン電極１４、ゲート電極１５を、Ｃｒ、Ａｕの順にスパッタで成膜する。なお、バイアススパッタ法で、ある程度凹凸を緩和できる膜ができるが、鋭角な角があることから、平滑化の工程を施すほうがよい。

【0046】

なお、非晶質合金または金属ガラスは、ある種の電解メッキした合金の膜や低温蒸着で作製されてもよい。また、ソース電極１３、ドレイン電極１４、ゲート電極１５は、メッキで作製されてもよい。薄膜１１は、分離してディスクリート化して活用してもよく、また予め絶縁基体１７に穴（溝）を掘り、一面に非晶質合金膜を成膜形成した後、表面をＣＭＰ等で削り、ソース電極１３、ドレイン電極１４、ゲート電極１５を作成し、容量、抵抗、インダクタンス等の各素子間を接続させてもよい。また、プリント基板などに貼り付ける表面チップ・デバイスと同様に構成し、貼りつけてもよい。

【0047】

次に、作用について説明する。
電界効果型トランジスタ１０では、ゲート電極１５からの静電誘導により、ナノスケールまたはサブナノスケールサイズの金属多面体構造または金属クラスターの空隙を介して、電子がトンネリングすることを利用しており、極低温から２００℃までの温度において動作が可能である。電界効果型トランジスタ１０では、金属クラスターの大きさは０．５５ｎｍ程度、クラスター間の空隙は平均０．１３ｎｍ程度であるため、常温クーロン振動が背景熱雑音に打ち勝って、トンネリングが容易に起こる。

【0048】

電界効果型トランジスタ１０では、薄膜１１の複数の伝導島が、２次元平面もしくは３次元空間に、ナノスケールまたはサブナノスケールの隙間またはトンネルが並んで形成された、ほぼ均一サイズの集積微細構造（量子ドット集積構造）を成しており、トンネリングで電子が移動するため、配線が不要である。このため、配線の問題が起きず、高密度集積化が可能である。配線がなくトンネル電流の漏洩もないことから、電子輸送の機能化を最大限に利用できるため、情報処理を行う超高速集積・極低電力システムを構成することができる。

【0049】

薄膜１１を構成する非晶質合金または金属ガラスは、配線のない理想的なネットワーク組織をしているため、単電子の近接相互作用によって作動する量子ドットセルオートマトンになっている。このセルオートマトンを平行に並べることにより、各セル間では隣接するセルからの静電力は働くが、電子のトンネリングは起こらず、また配線同士のクロストークも回避できるため、従来の半導体集積回路の欠点を完全に克服することができる。

【0050】

電界効果型トランジスタ１０は、直流／交流変換、整流作用、スイッチング作用、メモリー作用、電流増幅作用、電磁アシストクーロン振動、光アシストクーロン振動を起こすことができる。また、ほぼ均一サイズの縦横に並んだ伝導島（量子ドット）間に生じる近接効果を利用して、信号処理、画像処理、さらには量子ドットアレイの活性層を持たせてレーザー発振させることもできる。この量子ドットレーザーでは、電気を光に変える「エレクトロルミネッセンス」や、ある波長の可視光を照射すると別の波長の光を放出する「フォトルミネッセンス」と呼ばれる現象を起こさせることもできる。

【0051】

電界効果型トランジスタ１０は、金属からできているため、光線、赤外線、アルファ線、紫外線などの外乱を抑制することができ、安定動作し、信頼性を向上することができる。電界効果型トランジスタ１０は、安価で健康上無害な金属元素を含んでいるため、経済的かつ安全である。また、被膜１２が高絶縁性の酸化膜から成るため、ゲート電極１５からの静電誘導を効果的に起こさせることができる。電界効果型トランジスタ１０は、従来のシリコン集積回路と同一チップ上に混成回路を形成したり、層状多層サンドウィチ構造を形成したりすることにより、次世代への橋渡しとしての過渡的な使用も可能である。

【実施例1】

【0052】

薄膜１１として、表１中の番号１の試料（Ｎｉ_０．３６Ｎｂ_０．２４Ｚｒ_０．４０）_８９．５Ｈ_１０．５を用いて、電界効果型トランジスタ１０を作成した。電界効果型トランジスタ１０のドレイン抵抗値（Drain Resistance）Ｒｄのゲート電圧（Gate
Voltage）Ｖｇｓ依存性を、図４に示す。図４に示すように、ゲート駆動電圧は、約±１０ｍＶである。また、ソース−ドレイン間の電圧（Ｖｓｄ）が１０μＶのとき、わずか２０ｍＶのゲート電圧の変化により、電気抵抗が金属伝導状態から絶縁状態まで約４桁変化し、スイッチのオン・オフ状態を実現できている。これは、電界効果型トランジスタ１０のスイッチング効果である。今まで半導体でしか成しえなかったスイッチング現象が、非晶質合金を使用して確認された例である。

【0053】

ドレイン電圧Ｖｄ＝−１０ｍＶでの、ドレイン電流とゲート電圧との関係（Ｉｓｄ−Ｖｇ特性）を、図５に示す。図５に示すように、ゲート電圧（Ｖｇ）に対して、ドレイン電流（Ｉｓｄ）が周期的な振動を起こしている。これは、クーロン振動現象であり、直流／交流変換である。このクーロン振動は、ゲート電圧の関数として、０．１〜１０ｍＶの周期で起こっている。また、このクーロン振動は、カーボンナノチューブ素子でのクーロン振動の電圧に対して、約１／１０００の電圧で生じている。

【0054】

ゲート電圧（Ｖｇｓ）を５ｍＶから１０ｍＶまで変化させたときの、ドレイン電流Ｉｄｓのドレイン電圧Ｖｄｓ依存性を、図６に示す。図６に示すように、電流を流す方向によって極性が決まるターンスタイル型のトランジスタの特性を示している。このときの駆動ゲート電圧はｍＶのオーダーであり、従来の半導体より３桁低く、約１／１０００の微弱電圧で制御することができる。また、ゲート電位の変化５〜１０ｍＶで、ドレイン電流Ｉｄｓは２倍変化している。

【実施例2】

【0055】

薄膜１１として、表１中の番号１の試料（Ｎｉ_０．３６Ｎｂ_０．２４Ｚｒ_０．４０）_８９．５Ｈ_１０．５を用いて、電界効果型トランジスタ１０を作成した。電界効果型トランジスタ１０のドレイン電極１４に交流バイアス電圧を負荷したときの、ゲート電圧−２０ｍＶ〜＋１０ｍＶ間の変動によるドレイン電流の変調結果を、図７に示す。図７に示すように、図４と同様に、ドレイン電圧（Ｖｄ）が−４０μＶのとき、わずか３０ｍＶのゲート電圧の変化により、３〜４桁の電流変移が生じており、金属伝導状態から絶縁状態へのスイッチング効果が確認された。

【0056】

ドレイン電圧（Ｖｄ）を０．０２ｍＶとし、ゲート電極１５に直流および１００ｋＨｚの交流電圧をかけ、Ｖｇ＝１Ｖ／ｓで掃引したときの、ドレイン電流とゲート電圧との関係（Ｉｄ−Ｖｇ特性）を、図８に示す。図８に示すように、メモリー効果特有のステップが認められる。また、電荷注入速度は、４．６×１０^−３（ｍＶ）^２／ｓであり、従来のＳｉ半導体素子より約１０００倍速い。

【0057】

ＤＣゲートバイアス電圧を、−２ｍＶ〜＋２ｍＶまで、掃引速度２２．２ｍＶ／ｓで掃引し、２ｍＶの１０、２０、６０ｋＨｚ交流電圧をそれぞれゲート電極１５にかけたときの、キャパシタンス（静電容量）とゲート電圧との関係（Ｃ−Ｖｇ特性）を、図９に示す。図９に示すように、キャパシタンスは、ゲート電極１５の変調周波数のみで決まり、バイアス電圧に逆らってドレイン電流を流すことができる電子ポンプ素子の特徴を示していることが確認された。また、図９に示す場合、ゲート電極１５にかける交流電圧は、１０ｋＨｚが最適周波数である。

【実施例3】

【0058】

薄膜１１として、表１中の番号１の試料（Ｎｉ_０．３６Ｎｂ_０．２４Ｚｒ_０．４０）_８９．５Ｈ_１０．５を用いて、三極の電界効果型トランジスタ１０を作成し、図１０に示すように、真空管の替わりにラジオ受信器にセットした。図１０に示すラジオ受信器は、イヤホーン経由であるが、ＡＦ波を受信することができた。

【実施例4】

【0059】

図１１に、各種の電界効果型トランジスタ１０の構成例を示す。図１１に示すように、２重ゲート型は、電界効果型トランジスタ１０に、第１ゲート端子Ｇ１、第２ゲート端子Ｇ２を同一面に構築し、それぞれを信号の電流制御用と変調用として使うことができる。また、バック・ゲート付加型はは、第１ゲート端子Ｇに対面する絶縁基体１７の側に薄膜１１を介して第３のゲート(バック・ゲート)端子ＢＧを構築し、それぞれを信号の電流制御用と変調用として使うことができる。さらに、その第１ゲート端子Ｇを第１ゲート端子Ｇ１、第２ゲート端子Ｇ２として２重化構成とすることで、それぞれを信号の電流制御用もしくは変調用とし、薄膜１１を介した第３のゲート端子ＢＧをバイアス印加用として使うことができる。

【実施例5】

【0060】

図１２に、ゲート保護回路付の電界効果型トランジスタ１０の構成を示す。電界効果型トランジスタ１０のゲート電極１５に双方向タイプの静電気破壊保護用ダイオード２０を付加することで、静電破壊を抑制できる。同様に、電界効果型トランジスタ１０を集積した回路においては、その集積回路の外部入力端子に保護回路を設けることで静電破壊を抑制できる。

【実施例6】

【0061】

図１３に、電界効果型トランジスタ１０の集積化工程を示す。まず、絶縁基体１７に分離溝２１を設け、複数の電界効果型トランジスタ１０に分離し、ソース電極１３、ドレイン電極１４、ゲート電極１５を形成後に、その上部に非晶質合金層を覆うＶＳＳ層もしくはＶＤＤ層を兼ねた電界シールド層２２を設け、かつ電界効果型トランジスタ１０もしくはコンデンサ、抵抗、インダクタンスなどの他の素子を結線する配線層２３を設けた構成とする。これによって、非晶質合金への電界の影響を軽減し、ノイズ耐性を良くし、信頼性を向上できる低電圧低電力の集積回路を構築することができる。

【0062】

なお、スパッタなどで非晶質合金を成膜、もしくは単ロール法で作成した金属ガラス・リボンを付着させた場合も、同様な効果を得ることができる。また、分離溝２１の作成（溝掘り等）方法としては、例えば、ダイシングソーなどによる機械的方法、薬品エッチングなどの溝を掘り埋め戻しする化学的方法などが考えられる。
低電圧で動作させるため、非晶質合金との間には電界が減衰するシールド層を設けることが好ましい。

【0063】

図１４に、電界効果型トランジスタ１０の他の集積化工程を示す。まず、絶縁基体１７に、複数の分離された溝（穴）２４を設け、スパッタなどで非晶質合金を成膜し、ソース電極１３、ドレイン電極１４、ゲート電極１５を形成後に、その上部に他の電界効果型トランジスタもしくはコンデンサ、抵抗、インダクタンスなどの他の素子を結線する配線層２５を設けた構成とする。また、ＶＤＤ、ＶＳＳを電極としない、パストランジスタなども配置する。さらに、非晶質合金の低抵抗性を利用して電源配線とする。これにより、低電圧低電力の集積回路を構築することができる。なお、非晶質合金の代わりに、ディスクリートデバイスを取り付けてもよい。

【0064】

図１５に、積層基板化した集積回路の構造例を示す。
層状多層サンドウィチ構造の各配線層にチップコンデンサ、チップ抵抗、非晶質合金も同様の形としたチップ単電子トランジスタを設け、各素子を結線し集積化した構成とする。また、各層が貫通配線２６で接続されている。３次元デバイスとすることで、小型化可能であり、寄生配線の影響も低減可能である。

【実施例7】

【0065】

図１６に、電界効果型トランジスタ１０によるシステム構成例を示す。図１６（ａ）に、既存の入出力変換回路からなる従来型インターフェース利用のシステム例を示す。電界効果型トランジスタ（単電子トランジスタ）１０を含む機能回路２７用に低電圧安定化回路（例えば、０．１ｍＶ出力）２８を有し、さらに情報の連絡用として、従来型トランジスタの電源と電界効果型トランジスタ１０の電源とから成るレベルシフタ回路２９を有している。このレベルシフタ回路２９は、レベル変換のため、電界効果型トランジスタ１０と従来型トランジスタとの混成回路を含む集積回路である。従来システムとの混載では、特にレベルシフタ回路２９では、図１３に示すシールド層を設けることで、従来電圧からのノイズカップリングなどの影響を緩和できるので、信頼度が向上する。

【0066】

図１６（ｂ）に、低電圧インターフェース利用のシステム例を示す。電界効果型トランジスタ１０を含む機能回路２７用に低電圧安定化回路（例えば、０．１ｍＶ出力）２８を有し、さらに情報の連絡用として、電界効果型トランジスタ１０の電源からなる低電圧インターフェース回路（低電圧ＩＮ／ＯＵＴ装置）３０を有することで、レベルシフタ回路２９の電力損失とスピード劣化を改善することができる。

【符号の説明】

【0067】

１０ 電界効果型トランジスタ
１１ 薄膜
１２ 被膜
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極
１６ 接着剤
１７ 絶縁基体

【図1】

【図2】

【図3】

【図5】

【図6】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図4】

【図7】

【図8】

【図9】