特許 5649441 金属膜を埋め込む工程を有する電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5649441

(24)【登録日】2014年11月21日

(45)【発行日】2015年1月7日

(54)【発明の名称】金属膜を埋め込む工程を有する電子部品の製造方法

(51)【国際特許分類】

   H01L 21/28 20060101AFI20141211BHJP

   C23C 14/14 20060101ALI20141211BHJP

   H01L 21/285 20060101ALI20141211BHJP

【ＦＩ】

   H01L21/28 301R

   C23C14/14 G

   H01L21/285 S

【請求項の数】9

【全頁数】23

(21)【出願番号】特願2010-294009(P2010-294009)

(22)【出願日】2010年12月28日

(65)【公開番号】特開2011-153374(P2011-153374A)

(43)【公開日】2011年8月11日

【審査請求日】2013年12月24日

(31)【優先権主張番号】特願2009-299080(P2009-299080)

(32)【優先日】2009年12月29日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000227294

【氏名又は名称】キヤノンアネルバ株式会社

(74)【代理人】

【識別番号】100143395

【弁理士】

【氏名又は名称】岩田 今日文

(74)【代理人】

【識別番号】100158218

【弁理士】

【氏名又は名称】瀬戸 さより

(72)【発明者】

【氏名】若柳 俊一

(72)【発明者】

【氏名】齋藤 孝之

(72)【発明者】

【氏名】清野 拓哉

(72)【発明者】

【氏名】松尾 明

(72)【発明者】

【氏名】山崎 公司

(72)【発明者】

【氏名】森本 栄太郎

(72)【発明者】

【氏名】渋谷 陽介

(72)【発明者】

【氏名】佐藤 雄

(72)【発明者】

【氏名】北野 尚武

【審査官】 若土 雅之

(56)【参考文献】

【文献】 特開平０５−２６７４７５（ＪＰ，Ａ）

【文献】 特開２００２−３６３７４０（ＪＰ，Ａ）

【文献】 特開２００４−１６２１３８（ＪＰ，Ａ）

【文献】 特開平０８−１１１４１３（ＪＰ，Ａ）

【文献】 特表２００４−５０６０９０（ＪＰ，Ａ）

【文献】 特開平０２−０３４９１８（ＪＰ，Ａ）

【文献】 特開平０９−０４１１３３（ＪＰ，Ａ）

【文献】 特開２００７−０２７３９２（ＪＰ，Ａ）

【文献】 特開平０９−１２０９９１（ＪＰ，Ａ）

【文献】 特表平０６−５０９６８２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／２８−２１／２８８

Ｈ０１Ｌ ２１／４４−２１／４４５

Ｈ０１Ｌ ２９／４０−２９／４７

Ｃ２３Ｃ １４／００−１４／５８

(57)【特許請求の範囲】

【請求項1】

被処理体に形成されたトレンチ内に高誘電率絶縁膜を形成する第１の工程と、
前記高誘電率絶縁膜上に、動作電圧を制御するための金属窒化膜を形成する第２の工程と、を有するゲートラスト方式の電子部品の製造方法であって、
前記動作電圧を制御するための金属窒化膜上に、複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により、窒化チタンを含むバリア膜を室温で成膜する第３の工程と、前記窒化チタンを含むバリア膜上に直接低融点金属膜を、前記低融点金属膜が流動可能な温度条件下で充填する第４の工程と、を有することを特徴とするゲートラスト方式の電子部品の製造方法。

【請求項2】

前記第４の工程では、前記磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により低融点金属層を成膜することを特徴とする請求項１に記載のゲートラスト方式の電子部品の製造方法。

【請求項3】

前記第３の工程は、１Ｐａ以上２００Ｐａ以下で行うことを特徴とする請求項１に記載のゲートラスト方式の電子部品の製造方法。

【請求項4】

前記第３の工程は、１０Ｐａ以上１００Ｐａ以下で行うことを特徴とする請求項１に記載のゲートラスト方式の電子部品の製造方法。

【請求項5】

前記第３の工程は、被処理体に形成された電極層上に前記バリア膜を直接形成することを特徴とする請求項１に記載のゲートラスト方式の電子部品の製造方法。

【請求項6】

前記第３の工程から第４の工程までを、被処理体を大気に暴露することなく実行することを特徴とする請求項１に記載のゲートラスト方式の電子部品の製造方法。

【請求項7】

前記第３の工程は、（２２０）配向を有する窒化チタンを含むバリア膜を成膜する工程であることを特徴とする請求項１記載のゲートラスト方式の電子部品の製造方法。

【請求項8】

前記トレンチは、開口径２２ｎｍ以下のトレンチであることを特徴とする請求項１乃至７のいずれか１項に記載のゲートラスト方式の電子部品の製造方法。

【請求項9】

前記窒化チタンを含むバリア膜の表面粗さ（Ｒａ）が、０．４７９ｎｍ以下であることを特徴とする請求項１から８のいずれか１項に記載のゲートラスト方式の電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、金属膜埋め込み工程を有する電子部品の製造方法に関するものである。

【背景技術】

【0002】

これまでの半導体集積回路では、ウェハ表面にゲート絶縁膜やゲート電極を形成後、エッチングにより加工する方法であるゲートファースト方式が用いられてきた。近年、素子微細化と共にMＯＳＦＥＴのゲート絶縁膜は、薄膜化が進んでおり、ゲート絶縁膜にＳｉＯ２膜を用いた場合、近年の要求値である膜厚２ｎｍ以下ではトンネル電流が発生し、ゲートリーク電流が増大する。そこで、近年では、ゲート絶縁膜材料をＳｉＯ２膜よりも比誘電率が高い高誘電体材料に置き換える検討が行われている。この方法により、実際の絶縁膜厚を厚くしてもＳｉＯ２換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）は薄くできる。昨今のゲート長２２ｎｍ以下のＭＯＳＦＥＴで求められるＥＯＴ膜厚は、更なる低減の要求があり、この要求を満たすためには、高誘電体材料を用いて実際の絶縁膜厚を厚くし、ゲートリーク電流を低減することが必要である。しかし、ゲートファースト方式では、ゲート形成後にソース／ドレイン形成工程が行われるため、ゲート絶縁膜やゲート電極が加熱され、絶縁膜と金属膜の加熱による拡散が発生し、Mobilityの劣化や動作電圧（Vt）のズレが発生することが問題となってきている。そこで、これらの問題を解決するため、先にソース／ドレイン形成を行い、最後にゲート絶縁膜とゲート電極を形成するゲートラスト方式が盛んに研究開発されてきている。この方式においては、最後にゲート部を形成するため、ゲート部への加熱温度が低くでき、ゲートファースト方式で課題となっているMobilityの劣化や動作電圧（Vt）のズレを抑制することができると考えられている。ゲートラスト方式の課題は、２２nm以下に開口され、深さ２２ｎｍ以上の形状（以下、トレンチと記載）に各種金属薄膜を成膜し、トレンチ側壁や底部に成膜される材料を所望の膜厚に制御することである。また、各種金属薄膜を積層するため、金属薄膜間での相互拡散を抑制することも必要となる。

【0003】

ゲートラスト方式において、各種金属薄膜材料を形成する方法として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層吸着堆積法、スパッタ法が挙げられる。ＣＶＤ法は、形成過程においてインキュベーションタイムが存在するため、膜厚の制御性、面内均一性、再現性が課題となる。原子層吸着堆積法は、膜厚の制御性に優れているが、厚い膜を形成する場合には、成長時間が長くなり、高価な原料ガスを用いるためコスト的な問題が発生する。これらの原料ガスの化学反応を用いた方法では、トレンチ部の底面だけでなく、側壁にも均等に膜が形成できるが、一方では成膜膜厚を厚くするとトレンチ開口部を狭くしてしまう。これらを解決する手段の一つとして、膜厚の制御性、面内均一性、再現性に優れたスパッタリング法により、各種金属薄膜材料を形成する方法が提案されている。

【0004】

例えば、特許文献1では、１Ｔｏｒｒ以上の高圧でスパッタする方法により、ＣＶＤと同様にトレンチ部の側壁へも成膜できる装置が示されている。この方法では、高圧でスパッタすることにより、スパッタイオンのウェハ表面に対する指向性が抑制されるため、トレンチ部側壁へも形成することができる。特許文献２では、スパッタ法を用いてＴｉ、ＴｉＮ積層バリア下地を形成した後、Ａｌ膜のマイグレーションを促進するためにＳｅｅｄ−Ａｌ層を形成し、Ａｌを高温でマイグレーションさせて埋め込む技術及び装置が示されている。この方法では、Ｔｉ、ＴｉＮ積層バリア下地により、Ａｌ拡散を抑制しつつ、トレンチにＡｌを埋め込みすることができることが示されている。

【0005】

上述の通り、近年の極微細パターンへの成膜においては、各種金属薄膜を積層するため、トレンチ開口径の減少が発生する。従って、各種金属薄膜を積層しても開口径の減少を極力抑制できる金属薄膜形成技術が必要となる。また、Ａｌ埋め込みにおいては、Ａｌの拡散により、ゲート電極部に使用される金属膜の特性を劣化させることが解っており、Ａｌの拡散を抑制する極薄膜バリア層形成技術も必要である。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特表２００４−５０６０９０号

【特許文献2】特許第３１９３８７５号

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、上述の技術にはそれぞれ以下のような課題が存在する。

【0008】

特許文献１に記載の１Ｔｏｒｒ以上の高圧でスパッタする方法では、トレンチ側壁への成膜を行うことはできるが、トレンチ開口部が２２ｎｍ以下と小さくなると、トレンチ開口部を狭くしてしまうという課題がある。また、特許文献２に記載のＡｌ埋め込み方法では、Ａｌ拡散を抑制するために、Ｔｉ、ＴｉＮ積層バリア膜を厚く成膜しなければならないという課題がある。また、Ａｌのマイグレーションを促進するため、Ｔｉ、ＴｉＮ積層バリア膜の上に更にＳｅｅｄ−Ａｌ層を形成するため、トレンチ開口部を狭くしてしまうという課題がある。

【0009】

本発明は、上記従来の課題に対してなされたものであり、上述した課題を改善し、トレンチ開口部の減少を抑制し、Ａｌ拡散を抑制できるバリア膜を用いることにより、トレンチ部へのＡｌ埋め込み工程を有する電子部品の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明者らは、上記課題を解決すべく鋭意検討した結果、本発明の成膜装置を用いることにより、トレンチ部に極薄ＴｉＮ単層バリア膜を形成し、更にＳｅｅｄ−Ａｌ層が無くてもＴｉＮ単層膜上にＡｌ埋め込みができることを見出し、本発明を完成するに至った。

【0011】

即ち、本発明の金属膜を埋め込む工程を有する電子部品の製造方法は、被処理体に形成されたトレンチ内に高誘電率絶縁膜を形成する第１の工程と、前記高誘電率絶縁膜上に、動作電圧を制御するための金属窒化膜を形成する第２の工程と、を有するゲートラスト方式の電子部品の製造方法であって、前記動作電圧を制御するための金属窒化膜上に、複数のマグネットが多角形格子の格子点の位置にかつ隣接するマグネットが異極性となるように配置された磁石ユニットによりターゲット表面に磁場を形成させながら、スパッタリング法により、窒化チタンを含むバリア膜を室温で成膜する第３の工程と、前記窒化チタンを含むバリア膜上に直接低融点金属膜を、前記低融点金属膜が流動可能な温度条件下で充填する第４の工程と、を有すことを特徴とする。このような構成であると、開口径２２nm以下の微細なトレンチでも開口径を減少させることなくＡｌを埋め込むことができる。

【発明の効果】

【0012】

本発明によれば、極薄のＴｉＮ単層バリア膜を有し、ＴｉＮ膜の上にＡｌを埋め込むことにより、開口径２２nm以下の微細なトレンチでも開口径を減少させることなくＡｌを埋め込むことができる。従って、本発明の金属膜を埋め込む工程を有する電子部品の製造方法を、配線工程の製造方法に適用した場合であっても、開口径２２nm以下の微細なトレンチの開口径を減少させることなく、Ａｌを埋め込むことが可能である。

【図面の簡単な説明】

【0013】

【図1】本発明の処理装置の概略図である。

【図2】本発明の処理装置内に設置されるマグネットの配置図である。

【図3】低圧力スパッタと高圧力スパッタの粒子輸送過程とトレンチに成膜されたスパッタ膜の形状の説明図である。

【図4】従来のＣＶＤ法による形成技術を用いた場合のゲートラスト方式におけるトレンチサイズ依存性を示した概略図である。

【図5】本発明のＰＣＭスパッタ法による形成技術を用いた場合のゲートラスト方式におけるトレンチサイズ依存性を示した概略図である。

【図6】本発明で使用した半導体製造装置の構成を示す図である。

【図7】従来及び本発明の工程フローを示す図である。

【図8】Ａｌ埋め込み特性の単層下地材料依存性を示した図である。

【図9】Ａｌ埋め込み特性の大気暴露の影響を示した図である。

【図10】Ａｌ埋め込み特性の処理装置依存性を示した図である。

【図11】ＴｉＮ単層バリア膜のＡＦＭ測定結果の処理装置依存性を示した図である。

【図12】ＴｉＮ単層バリア膜のＸＲＤ測定結果の処理装置依存性を示した図である。

【図13】ＴｉＮ単層バリア膜の比抵抗の処理装置依存性を示した図である。

【図14】ＴｉＮ単層バリア膜のトレンチ底部と側壁部の堆積量の圧力依存性を示した図である。

【図15】本発明の処理装置のＡｌ埋め込み特性を示す概略図である。

【図16】本発明の実施例２の半導体装置の製造方法の工程を示す図である。

【図17】Ｐ型ＭＯＳＦＥＴの実効仕事関数を調べた結果を示す図である。

【発明を実施するための形態】

【0014】

以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明者らは、上記課題を解決すべく鋭意検討した結果、極薄のＴｉＮ単層バリア膜を有し、ＴｉＮ膜の上にＡｌを埋め込むことにより、トレンチ開口部の減少を抑制し、Ａｌ拡散を抑制できるバリア膜を用いることにより、トレンチ部へのＡｌ埋め込み工程を有する電子部品の製造方法を見出した。

【0015】

図１に、本発明における窒化チタン膜の第１の工程及びＡｌ膜の第２の工程に用いられる装置の概略を示す。本発明の実施形態に係る半導体製造装置１００は、図１に示すように、上部電極４０１と下部電極３０１とを有するチャンバ２０１を備えている。チャンバ２０１は真空処理容器として機能するものであり、排気口２０５には、チャンバ２０１内を排気する真空用排気ポンプ４１０が接続されるとともに、自動圧力制御機構（ＡＰＣ）４３１が設けられている。また、チャンバ２０１内には、上部電極１と下部電極３０１が設けられている。上部電極には、整合器１０１を介して上部電極用高周波電源１０２とＤＣ電源１０３が接続されている。また、下部電極３０１には、整合器３０４を介して下部電極用高周波電源３０５が接続されている。

【0016】

チャンバ２０１は略円柱状となっており、略円盤状の上部壁（天井壁）２０２と、略円
筒形の側壁２０３と、略円盤状の底壁２０４とから構成されている。チャンバ２０１内の
側壁２０３付近には、圧力を測定するための圧力計４３０（例えば、ダイヤフラムゲージ）
が設けられている。圧力計４３０は、自動圧力制御機構４３１と電気的に接続されており、チャンバ２０１内の圧力を自動制御できるように構成されている。

【0017】

上部電極４０１は、上部壁２０２と、磁石機構５と、ターゲット電極（第１の電極）４０２と、絶縁体４０４と、シールド４０３とから構成されている。磁石機構４０５は上部壁２０２の下方に設けられており、磁石機構４０５の下方にはターゲット電極４０２が設けられている。また、絶縁体４０４は、ターゲット電極４０２とチャンバ２０１の側壁とを絶縁するとともに、ターゲット電極４０２をチャンバ２０１内に保持するためのものである。さらに、絶縁体４０４の下方には、シールド４０３が設けられている。なお、ターゲット電極４０２は、整合器１０１を介して、上部電極用高周波電源１０２とＤＣ電源１０３に接続されている。ターゲット電極４０２の主要部品は、Ａｌ、ＳＵＳ、Ｃｕなどの非磁性金属から構成されている。ターゲット電極４０２の減圧側には、基板３０６上に成膜するのに必要な材料ターゲット材（不図示）を設置することができる。また、上部電極４０１やターゲット電極４０２の中には配管が形成されており、この配管に冷却水を流すことによって、上部電極４０１やターゲット電極４０２を冷却することができる。

【0018】

磁石機構４０５は、マグネット支持板４０７と、マグネット支持板４０７に支持された複数のマグネットピース４０６と、複数のマグネットピース４０６の最外周側に設けられた磁場調整用磁性体４０８とから構成されている。なお、磁石機構５は、不図示の回転機構により、材料ターゲットの中心軸を回転軸として回転可能となっている。複数のマグネットピース４０６は、ターゲット電極４０２の上方であって、ターゲット電極４０２の表面と平行となるようにして、相互に隣接して配置されている。隣接するマグネットピース４０６には、プラズマを閉じ込めるために、閉じたポイントカスプ磁場４１１が形成されている。磁場調整用磁性体４０８は、外周側に位置するマグネットピース４０６が、ターゲット電極４０２側において部分的に重なるようにして延設されている。このような構成とすることにより、ターゲット電極４０２とシールド４０３の隙間において、磁場強度を抑制（制御）することできる。

【0019】

下部電極３０１は、ステージホルダ３０２と、冷却・加熱機構４１２と、底壁２０４と、
第２の電極用絶縁体３０３とから構成されている。ステージホルダ３０２は、基板３０６
を載置するための装置であり、その内部には冷却・加熱機構４１２が設けられている。第２の電極用絶縁体３０３は、ステージホルダ３０２とチャンバ２０１の底壁２０４とを電気的に絶縁して支持するための装置である。また、ステージホルダ３０２には、整合器３０４を介して下部電極用高周波電源３０５が接続されている。なお、図示していないが、ステージホルダ３０２には、単極型電極を有する静電吸着装置が設けられており、この単極型電極は、ＤＣ電源（不図示）と接続されている。さらに、図示していないが、ステージホルダ３０２には、基板３０６の裏面に対して、基板３０６を温度制御するためのガス（例えば、Ａｒなどの不活性ガス）を供給するため、複数のガス噴出口と、基板の温度を測定するための基板温度計測器が設けられている。

【0020】

チャンバ２０１内には、アルゴン等のプロセスガスをチャンバ２０１内に供給するため
の複数のガス導入口４０９が設けられている。
図２を参照して、磁石機構４０５の形状について詳細に説明する。図２は、磁石機構４０５をターゲット電極４０２側から見た平面図である。
図２に示すように、円盤状のマグネット支持体４０７には、環状の磁場調整用磁性体４０８と、磁場調整用磁性体４０８の内周領域に配置されたマグネットピース４０６とが、支持されて設けられている。ここで、図３において、記号４０３ａはシールド４０３の内径を示しており、多数の小さな円は各々のマグネットピース４０６の外形を示している。また、各マグネットピース４０６は、同じ形状及び同じ磁束密度を有している。さらに、Ｎ及びＳの文字はターゲット電極４０２側から見たマグネットピース４０６の磁極を示している。

【0021】

マグネットピース４０６は、互いに略同一の間隔（５乃至１００ｍｍの範囲）を空けて、碁盤の目状（Ｘ軸方向、Ｙ軸方向）に配置され、隣接する各マグネットピース４０６は、反対の極性を有している。一方、Ｘ軸方向及びＹ軸方向に沿って配置された任意の４つのマグネットピース４０６からなる四角形において、対角線方向に沿って隣接するマグネットピース４０６の極性はそれぞれ同一である。すなわち、隣接する任意の４つのマグネットピース４０６により、ポイントカスプ磁場４１１（Ｐｏｉｎｔ−Ｃｕｓｐ Ｍａｇｎｅｔｉｃ Ｆｉｅｌｄ；以下ＰＣＭ）が形成される。

【0022】

マグネットピース４０６の高さは、通常は２ｍｍよりも大きくなっており、その断面形状は四角または円形である。マグネットピース４０６の直径や高さ、材質は、プロセスアプリケーションによって、適宜設定することができる。半導体製造装置１００の上部電極１に高周波電力を供給したとき、プラズマは容量結合型のメカニズムによって生成される。このプラズマは、閉じたポイントカスプ磁場４１１によって作用を受ける。
磁場調整用磁性体４０８は、外周側に位置するマグネットピース４０６が、ターゲット電極４０２側において、部分的に重なるように延設されている。これにより、ターゲット電極４０２とシールド４０３との隙間において、磁場強度を抑制（制御）することできる。磁場調整用磁性体４０８は、ターゲット電極４０２とシールド４０３の隙間の磁場強度を制御できる材料であればよく、例えば、ＳＵＳ４３０等の透磁率が高い材料が好ましい。磁石機構４０５において、マグネットピース４０６と磁場調整用磁性体４０８とが重なる面積を調整することにより、磁場調整することが可能である。すなわち、マグネットピース４０６と磁場調整用磁性体４０８とが重なる面積を調整すると、ターゲット電極４０２の最外周まで、ターゲット電極４０２をスパッタするのに必要な磁場を供給し、ターゲット電極４０２とシールド４０３との隙間には、磁場強度を調整することができる。

【0023】

図３は、低圧力スパッタと高圧力スパッタの粒子輸送過程とトレンチ４５３に成膜されたスパッタ膜の形状の説明図である。図３（ａ）（ｂ）に示すように、低圧力スパッタでは、基板到着までの間にスパッタの粒子の衝突による散乱が起こらないため、図３（ａ）の基板端部と図３（ｂ）の基板中心部にスパッタ膜形状に偏りが生じてしまう。しかし、本発明の図１の装置を用いて高圧力でスパッタした場合、図３（ｃ）（ｄ）に示すように、基板３０６にスパッタ粒子４５０が到達するまでの間にスパッタ粒子の衝突による散乱によって容器内に広がり、基板上３０６でのシース加速４５１によって、スパッタ粒子が入射するため、基板全面のトレンチ４５３において、対称性の良い被覆形状を有するスパッタ膜４５２を堆積することができ、さらに側壁への成膜を抑制することができる。ここで、４５４は下地基板である。図４に、開口径３２ｎｍ及び１５ｎｍの微細なトレンチの開口径にＣＶＤ法を用いて各種材料を積層するゲートラスト形成技術の説明図を示す。微細なトレンチ構造６０１には、予め形成された下地絶縁膜６０２がある。下地絶縁膜６０２上に、高誘電率絶縁膜６０３を形成する。さらに、動作電圧を制御するための金属窒化膜Ａ６０４、金属窒化膜Ｂ６０５、金属窒化膜Ｃ６０６、金属膜６０７、埋め込みのためのバリア膜６０８、Ｓｅｅｄ−Ａｌ膜６０９を形成する。これらの各種材料をＣＶＤ法で形成した場合は、トレンチ部の底面だけでなく、側壁にも均等に膜が形成できるが、一方では成膜膜厚を厚くするとトレンチ開口部を狭くしてしまうことが解る。このため、１５ｎｍの微細なトレンチにおいては、各層の膜厚を薄くしないと開口部を塞いでしまう。そのため、バリア性を必要とするバリア下地層を厚くする必要がある場合においては、充分な膜厚を成膜できない。一方、本発明の図１に示すＰＣＭスパッタ装置１００を用いて各種材料を積層するゲートラスト形成技術の説明図を図５に示す。微細なトレンチ構造６０１には、予め形成された下地絶縁膜６０２がある。下地絶縁膜６０２上に、高誘電率絶縁膜６０３を形成する。さらに、動作電圧を制御するための金属窒化膜Ａ７０１、金属窒化膜Ｂ７０２、金属窒化膜Ｃ７０３、金属膜７０４、埋め込みのためのバリア膜７０５を形成する。本発明の装置では、側壁へのスパッタ膜の形成を抑制することができるため、図４に示したＣＶＤ法に比べて、トレンチ開口部を狭くすることなく各種材料を形成することができる。そのため、３２ｎｍトレンチと同じ膜厚でも１５ｎｍの微細パターンへ成膜ができる。従って、トレンチのサイズが微細化しても最適化された各種材料の膜厚を変更することなく形成することができる。さらに、本発明の装置を用いたバリア膜は、単層膜であるため、積層構造の層数を減少することができる。

【0024】

図６は、本発明の実施例である金属膜を埋め込む工程を有する電子部品の製造方法に用いた半導体製造装置５００である。半導体製造装置５００は、第１の工程及び第２の工程を処理する窒化チタン膜を形成するチャンバ５０１とＡｌ埋め込みを行うチャンバ５０２と、その他の多種金属材料を成膜できるように取り付けられた金属膜を形成するチャンバ５０３、５０４、５０５を備え、５０１から５０５の各装置に基板を大気に晒すことなく搬送可能な真空搬送装置を備えたトランスファチャンバ５０６を備え、基板を大気から真空中に搬送するためのロードロックチャンバ５０７を備えている。尚、チャンバ５０１、５０２、５０３、５０４、５０５は図１に示す本発明のＰＣＭスパッタ装置である。本半導体製造装置５００を用いることにより、基板を大気に晒すことなく連続的に処理を行うことができるため、界面への水分や炭素、酸素等の不純物の吸着を抑制することができる。そのため、各装置で形成された膜の特性を変えることなく、次の工程に基板を搬送することができる。なお、半導体製造装置５００は、ＣＰＵなどの演算処理装置を備えたコントローラ（不図示）を備え、予め定められたプログラムに従って各処理装置５０１〜５０７に指示信号を出力することで、被処理基板に対し所定の処理を実行する。なお、各処理装置５０１〜５０７は、ＰＬＣ（プログラマブルロジックコントローラ）などの制御装置（不図示）を夫々備えており、コントローラから出力された指示信号に従って、マスフローコントローラ、排気ポンプなどの装置を制御する。

【0025】

図７に、従来及び本発明の工程フローを示す。従来のＡｌ埋め込み工程は、Ａｌの拡散を抑制するため、積層したバリア膜形成工程８１０を用いており、さらにＡｌのマイグレーションを促進するためのＳｅｅｄ−Ａｌ層形成工程８１１を行い、その後、高温のＡｌ埋め込み工程８１２を行う。しかし、本発明の装置を用いたＡｌ埋め込み工程は、第１の工程の単層バリア膜形成工程８１５、その上に直接的にＳｅｅｄ−Ａｌを用いずＡｌ埋め込み形成工程８１６を行っても完全な埋め込み性能を得ることができる。第１の工程８１５におけるＴｉＮ単層バリア膜の堆積は、ターゲットは、Ｔｉの金属ターゲットを用い、基板温度３０℃、ＴｉのターゲットＲＦパワーを１５００Ｗ、ＤＣ電圧を４３０Ｖに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を７０ｓｃｃｍとして、反応性ガスである窒素の供給量を３０ｓｃｃｍとして、チャンバ内圧力を自動調整機により１０Ｐａとして成膜を行った。また、成膜形状を制御するため、基板電極にＲＦパワー５０Ｗに設定し成膜を行った。さらに、材料の比較検討のため、Ｔｉ単層バリア膜の堆積は、基板温度３０℃、ＴｉのターゲットRFパワーを１５００Ｗ、ＤＣ電圧を４３０Ｖに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を１００ｓｃｃｍとして、チャンバ内圧力を自動調整機により１０Ｐａとして成膜を行った。また、成膜形状を制御するため、基板電極にＲＦパワー５０Ｗに設定し成膜を行った。次に、第２の工程８１６におけるＡｌの堆積は、基板温度４００℃、ＡｌのターゲットＲＦパワーを３０００Ｗ、ＤＣ電圧を１００Vに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を１００ｓｃｃｍとして、チャンバ内圧力を自動調整機により１０Ｐａとして成膜を行った。また、トレンチ底部への成膜膜厚量を増やすため、基板電極にＲＦパワー２００Ｗに設定し成膜を行った。ここで、高周波電源の周波数は、１０−１００ＭＨｚの間であることが好ましい。さらに望ましくは、上記圧力において、ポイントカスプ磁場を用いた高密度プラズマを形成するために、４０−６０ＭＨｚの間であることが、望ましい。

【0026】

図８は、本発明の図１、図６に記載のＰＣＭスパッタ処理装置を用いてＡｌ埋め込み特性を確認した結果である。Ａｌ埋め込み特性は、ＳＥＭ（Ｓｅｃｏｎｄａｒｙ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ；電子顕微鏡）による分析により評価した。図８(a)は、第１の工程であるＴｉ単層バリア膜の堆積を１０ｎｍ成膜した後、第２の工程であるＡｌ埋め込みを行った結果である。図８(ｂ)は、第１の工程であるＴｉＮ単層バリア膜の堆積を１０ｎｍ成膜した後、第２の工程であるＡｌ埋め込みを行った結果である。図８（a）では、トレンチ部へのＡｌの埋め込みができておらず、空洞（以下Ｖｏｉｄ）が多く見られている。図８（ｂ）では、トレンチ部へ完全にＡｌの埋め込みができており、Ｖｏｉｄの発生は見られなかった。これは、Ｔｉ単層バリア膜では、Ａｌ埋め込みにおいてＴｉとＡｌの反応が起こり、合金化が促進され、Ａｌのマイグレーションを抑制していることが考えられる。従って、本発明のＴｉＮ単層バリア膜を用いることにより、合金化が抑制され、Ａｌのマイグレーションを促進することができることを示している。

【0027】

図９（a）は、第１の工程であるＴｉＮ単層バリア膜の堆積を１０ｎｍ成膜した後、大気に晒した後、第２の工程であるＡｌ埋め込みを行った結果である。図９（ｂ）は、第１の工程であるＴｉＮ単層バリア膜の堆積を１０ｎｍ成膜した後、大気に晒した後、再度第１の工程であるＴｉＮ単層バリア膜の堆積を１０ｎｍ成膜した後、大気に晒すことなく第２の工程であるＡｌ埋め込みを行った結果である。図９（ｃ）は、第１の工程であるＴｉＮ単層バリア膜の堆積を１０ｎｍ成膜した後、大気に晒すことなく第２の工程であるＡｌ埋め込みを行った結果である。図９（a）では、トレンチ部へのＡｌの埋め込みができておらず、Ｖｏｉｄが見られている。図９（ｂ）では、図９（a）と比べて埋め込みができているトレンチ部が見られているが、Ｖｏｉｄが発生している。図９（ｃ）では、トレンチ部へ完全にＡｌの埋め込みができており、Ｖｏｉｄの発生は見られなかった。これは、ＴｉＮ膜を大気に晒すことにより、大気暴露に伴い、大気中の水分やカーボン汚染が起こり、高温でＡｌを成膜する際のＡｌのマイグレーションが妨げられたことが考えられる。従って、第１の工程と第２の工程を、別々の真空容器を用いて行う場合は、大気に暴露することなく搬送され、実行されることが好ましい。

【0028】

次に、第１の工程と第２の工程を一般的に用いられているマグネトロンスパッタ装置（以下STD装置）を用いて比較検討を行った結果を図１０に示す。図１０（a）は、第１の工程をSTD装置にて基板温度を室温として圧力１０ＰａでＴｉＮ成膜を１０nm行い、第２の工程を基板温度４００℃としてSTD装置にてＡｌ埋め込みを行った結果である。トレンチ部へのＡｌの埋め込みができておらず、Ｖｏｉｄが見られている。図１０（ｂ）は、第１の工程を本発明の処理装置にて基板温度を室温として圧力１０ＰａでＴｉＮ成膜を１０nm行い、第２の工程を基板温度４００℃としてSTD装置にてＡｌ埋め込みを行った結果である。図１０（a）に比べてＡｌの埋め込みができているが、トレンチ底部にＶｏｉｄが発生している。図１０（ｃ）は、第１の工程を本発明の処理装置にて室温として圧力１０ＰａでＴｉＮ成膜を１０nm行い、第２の工程を本発明の処理装置にて基板温度４００℃としてＡｌ成膜を行った結果である。図１０（ｂ）に比べてＡｌの埋め込み特性は改善されているが、Ｖｏｉｄの発生が見られている。図１０（ｄ）は、第１の工程を本発明の処理装置にて基板温度を４００℃として圧力１０ＰａでＴｉＮ成膜を１０nm行い、第２の工程を本発明の処理装置にて基板温度４００℃としてＡｌ成膜を行った結果である。ＴｉＮ成膜温度を４００℃としても図１０（ｃ）と同様にＶｏｉｄの発生が見られている。図１０（e）では、第１の工程を本発明の処理装置にて基板温度を室温として圧力１００ＰａでＴｉＮ成膜を１０nm行い、第２の工程を本発明の処理装置にて基板温度４００℃としてＡｌ成膜を行った結果である。トレンチ部へ完全にＡｌの埋め込みができており、Ｖｏｉｄの発生は見られなかった。

【0029】

次に、第１の工程のＴｉＮ単層バリア膜に関して調べた結果について説明する。図１１にＴｉＮ単層バリア膜の表面粗さ（Ｒａ）をＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ；原子間力顕微鏡）法により分析した。図１１に示すように、STD処理装置を用いて室温として圧力１０Ｐａで堆積したＴｉＮ単層バリア膜の表面粗さ（Ｒａ）は、０．４７９ｎｍであるが、本発明の処理装置を用いて基板温度を室温として圧力１０Paで堆積したＴｉＮ単層バリア膜表面粗さ（Ｒａ）は、０．１６２ｎｍと小さく、平坦性が良いことが解る。さらに、本発明の処理装置を用いて基板温度を４００℃として圧力１０Paで堆積したＴｉＮ単層バリア膜表面粗さ（Ｒａ）は、０．０９１ｎｍとなっており、室温で成膜した場合よりも、平坦性が改善されていることが解る。さらに、本発明の処理装置を用いて基板温度を室温として１００Ｐａで堆積したＴｉＮ単層バリア膜表面粗さ（Ｒａ）は、０．０７３ｎｍと最も小さいことも解った。一般的に金属原子の表面マイグレーションは、表面粗さが小さい方が大きい。しかし、図１０（ｃ）と図１０（ｄ）では、Ａｌ埋め込み特性の改善は見られておらず、平坦性の影響は少ないと考えられる。また、第１の工程における真空容器内の圧力は、ＴｉＮ単層バリア膜の表面粗さを小さくするため、１Pa以上、２００Pa以下が好ましく、さらに好ましくは、１０Ｐａ以上、１００Ｐａ以下が好ましい。

【0030】

次に、第１の工程であるＴｉＮ単層バリア膜の結晶配向性に関して調べた結果について説明する。図１２（ａ）にＴｉＮ単層バリア膜の結晶配向性をＸＲＤ（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ；Ｘ線回折）法により分析した。図１２（ａ）に示すように、STD処理装置を用いて堆積したＴｉＮ単層バリア膜は、本発明の処理装置を用いて堆積したＴｉＮ単層バリア膜よりもＣ（１１１）、Ｃ（２００）、Ｃ（２２０）配向が弱い膜となっていることが解る。このＣ（２２０）配向のピーク強度をＣ（１１１）のピーク強度で規格化した比率を図１２（ｂ）に示す。この結果から、ＳＴＤ処理装置を用いて堆積したＴｉＮ単層バリア膜は、本発明の処理装置を用いて堆積したＴｉＮ単層バリア膜よりも最もＣ（２２０）／Ｃ（１１１）比率が小さく、０．５〜０．７程度である。本発明の処理装置を用いて基板温度を室温として圧力１０Ｐａで成膜した場合と基板温度を４００℃として圧力１０Ｐａで成膜した場合のＴｉＮ単層バリア膜の結晶配向性は同等である。さらに、本発明の処理装置を用いて基板温度を室温として圧力１００Ｐａで成膜した場合では、最もＣ（２２０）／Ｃ（１１１）比率が大きくなることが解った。この結果と図１０（ｅ）の結果から、Ｃ（２２０）の配向性がＡｌ埋め込み特性を改善すると考えられる。このことから、ＴｉＮ単層バリア膜の結晶性は、Ｃ（２２０）／Ｃ（１１１）比率が０．７以上であることが好ましい。また、第１の工程における真空容器内の圧力は、ＴｉＮ単層バリア膜の結晶配向性を得るため、１Ｐａ以上、２００Pa以下が好ましく、さらに好ましくは、１０Ｐａ以上、１００Ｐａ以下が好ましい。また、結晶配向性が弱いとバリア性が劣化し、第２の工程であるＡｌ埋め込みにおいて、ＴｉＮ膜より下層にまでＡｌが拡散する。そのため、ＭＯＳＦＥＴ電極形成においては、ＭＯＳＦＥＴの特性劣化が発生してしまう。さらに、図１３に示すように、ＳＴＤ処理装置で成膜したＴｉＮ単層バリア膜は、比抵抗値が高い。比抵抗が高い場合、電極膜とのコンタクト抵抗が高くなるため、消費電力の劣化等のＭＯＳＦＥＴ特性の劣化が発生する。一方、本発明の処理装置で成膜したＴｉＮ単層バリア膜は、５０Pa、１００Paでは高くなっているが、ＳＴＤ処理装置よりも低いことが解った。これは、ＳＴＤ処理装置で高圧成膜を行った場合では、スパッタ粒子の衝突確率が増加し活性化が不充分となり、結晶化や反応に必要なエネルギーを失われてしまうためと考えられる。しかし、本発明の処理装置では、高密度プラズマが形成されており、スパッタ粒子の衝突確率が増加しても充分に活性化されたスパッタ粒子が表面に到達するため、抵抗値を増加させることなく、結晶性が良いＴｉＮ単層バリア膜を形成することができると考えられる。図１４(a)は、第１の工程であるＴｉＮ単層バリア膜の堆積をＳＴＤ装置と本発明の処理装置で行い、ＴｉＮ単層バリア膜のトレンチ底部に堆積した膜厚とトレンチ上部に堆積した膜厚の比率の圧力依存性を調べた結果である。図１４（ｂ）は、第１の工程であるＴｉＮ単層バリア膜の堆積をＳＴＤ装置と本発明の処理装置で行い、ＴｉＮ単層バリア膜のトレンチ側壁部に堆積した膜厚とトレンチ上部に堆積した膜厚の比率の圧力依存性を調べた結果である。図１４(a)より、ＳＴＤ装置では、圧力を高くしてもトレンチ底部の堆積膜厚比率（Bottomカバレッジ率）増加は見られないが、本発明の処理装置では、圧力４Ｐａでは４０％であるが、１０Ｐａ以上に圧力を高くすることにより顕著にトレンチ底部の堆積膜厚比率が６０％以上に増加することが確認された。また、トレンチ底部の堆積膜厚を増加させるためには、１０Ｐａ以上、１００Ｐａ以下が好ましい。また、図１４(b)より、トレンチ側壁部の堆積膜厚比率（Sideカバレッジ率）は、どちらの装置でも同等である。この結果から、図１０の結果は次のように考察できる。図１５は、トレンチ構造８０１に第１の工程の単層ＴｉＮバリア膜８０２を堆積し、第２の工程のＡｌ埋め込み８０３を行った場合の説明のための概略図である。図１５（a）に示すように、第２の工程のＡｌ埋め込みにおいて、ＳＴＤ装置を用いた場合、トレンチ底部に形成されるＡｌの膜厚が薄いため、上部よりＡｌがマイグレーションしても充分なＡｌ埋め込みができず、Ｖｏｉｄ８０４を発生することが考えられる。一方、図１５（ｂ）に示すように、本発明の処理装置を用いた場合、トレンチ底部に形成されるＡｌの膜厚が厚く、且つ上部よりＡｌがマイグレーションするため、完全なＡｌ埋め込みができると考えられる。また、第１の工程と第２の工程における真空容器内の圧力は、トレンチ底部への成膜量を増やすため、１Ｐａ以上、２００Ｐａ以下が好ましく、さらに好ましくは、１０Ｐａ以上、１００Ｐａ以下が好ましい。

【実施例】

【0031】

＜実施例１＞
本発明の第１の実施例を、図面を参照しながら詳細に説明する。

【0032】

図１５（ｂ）は、図１、図６に示す本発明のＰＣＭスパッタ装置を用いてトレンチ構造へ第１の工程のＴｉＮ単層バリア膜を形成し、第２の工程のＡｌ埋め込みを示した図である。まず、トレンチ構造にＴｉＮ単層バリア膜を堆積した。ターゲットは、Ｔｉの金属ターゲットを用い、スパッタガスとしてアルゴンおよび窒素を用いた。次に、ＴｉＮ単層バリア膜上にＡｌ埋め込みを行った。ターゲットは、Ａｌの金属ターゲットを用い、スパッタガスとしてアルゴンを用いた。

【0033】

基板温度は２５℃〜５００℃、ターゲットパワーは１００Ｗ〜５０００Ｗ、スパッタガス圧は１Ｐａ〜２００Ｐａ、Ａｒガス流量は１０ｓｃｃｍ〜５００ｓｃｃｍ、窒素ガス流量は１ｓｃｃｍ〜１００ｓｃｃｍ、の範囲内で適宜決定することができる。

【0034】

第１の工程におけるＴｉＮ単層バリア膜の堆積は、Ｔｉの金属ターゲットを用い、基板温度３０℃、ＴｉのターゲットＲＦパワーを１５００Ｗ、ＤＣ電圧を４３０Ｖに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を７０ｓｃｃｍとして、反応性ガスである窒素の供給量を３０ｓｃｃｍとして、チャンバ内圧力を自動調整機により１０Ｐａとして成膜を行った。また、成膜形状を制御するため、基板電極にＲＦパワー５０Ｗに設定し成膜を行った。上述の形成工程を用いてＴｉＮ膜を膜厚３ｎｍ〜１０ｎｍの範囲で成膜した。次に、第２の工程におけるＡｌの堆積は、基板温度４００℃、ＡｌのターゲットＲＦパワーを３０００Ｗ、ＤＣ電圧を１００Vに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を１００ｓｃｃｍとして、チャンバ内圧力を自動調整機により１０Ｐａとして成膜を行った。また、トレンチ底部への成膜膜厚量を増やすため、基板電極にＲＦパワー２００Ｗに設定し成膜を行った。

【0035】

＜実施例２（ゲートラスト方式に適用した実施例）＞
以下に本発明の第２の実施例を、図面を参照しながら説明する。図１６(a)〜（ｆ）は本発明の第２の実施例である半導体装置の製造方法の工程を示した図である。本実施形態では、第１の領域であるＮ型ＭＯＳＦＥＴを形成する領域と第２の領域であるＰ型ＭＯＳＦＥＴを形成する領域とのそれぞれに対して、第１の実施形態における第１の工程であるＴｉＮ単層バリア膜の堆積と第２の工程であるＡｌ埋め込み工程を行い、それぞれに適した実効仕事関数を実現する金属ゲート電極を形成する。
図１６(a)に示すように、第２の実施例と同様の方法を用いて、第1のＮ型ＭＯＳＦＥＴを形成する領域と第２のＭＯＳＦＥＴを形成する領域にトレンチ構造９０１と９０２を形成する。次に、図１６(b)に示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタ処理装置を用いて金属窒化膜Ｂ９０３と金属窒化膜Ｃ９０４を形成する。
次に、図１６(c)に示すように、リソグラフィー技術とエッチング技術を用いて第１のＮ型ＭＯＳＦＥＴを形成する領域におけるトレンチ構造９０１の底部を構成する金属窒化膜Ｂと金属窒化膜Ｃを除去する。本実施形態では、金属窒化膜Ｂは硫酸と過酸化水素水と水の混合溶液を用いてウエットエッチングを行い、金属窒化膜Ｃは、Arプラズマによるエッチングにより除去した。

【0036】

次に、図１６(d)に示すように、トレンチ構造の内部を被覆するように、本発明におけるスパッタリング方法を有する図６に示した半導体製造装置にて、チャンバー５０３に基板を搬送して金属合金膜９０５を形成した。
次に、図１６(e)に示すように、本発明の工程である第１の工程であるＴｉＮ単層バリア膜を堆積するためにチャンバー５０１に基板を搬送して堆積し、さらに第２の工程であるＡｌ埋め込みを行うためにチャンバー５０２に基板を搬送してＡｌ埋め込みを行い金属膜９０６を形成し、その後、CMP技術を用いて平坦化を行い図１６(f)に示される構造を形成した。尚、Ａｌからなる金属膜を形成する工程において、基板温度を300℃〜400℃に設定することで金属合金膜９０５は、少なくともＮ型ＭＯＳＦＥＴを形成する領域における金属窒化膜９００中を拡散し、Ｎ型ＭＯＳＦＥＴに適した実効仕事関数を達成することができる。一方、Ｐ型ＭＯＳＦＥＴを形成する領域においては、金属窒化膜Ｂと金属窒化膜ＣがＡｌの拡散を抑制するためＰ型ＭＯＳＦＥＴに適した実効仕事関数を維持することができる。このＰ型ＭＯＳＦＥＴの実効仕事関数を調べた結果を図１７に示す。図１７は、上述の各種金属材料の積層工程を完了した後、Ａｌ埋め込みを形成直後と、４５０℃の熱処理を施した後の実効仕事関数を調べた結果である。ここでは、ＴｉＮ単層バリア膜厚を３ｎｍ、５ｎｍとして評価した。ＴｉＮ単層バリア膜中にＡｌの拡散がある場合、実効仕事関数は低下することが解っているが、図１６に示すように、４５０℃の加熱を行っても大きな実効仕事関数の低下は見られていない。これは、本発明の処理装置を用いたＴｉＮ単層バリア膜は、Ａｌの拡散に対するバリア性が良いことを示している。作製した素子の、実効仕事関数、EOT、リーク電流特性を測定した結果、本発明におけるＡｌ埋め込み方法を用いることで、EOTの増加を招くことなく、それぞれのＭＯＳＦＥＴに適した実効仕事関数（Ｎ型ＭＯＳＦＥＴでは４．４ｅＶ以下、Ｐ型ＭＯＳＦＥＴでは４．６ｅＶ以上）が得られることを確認した。

【符号の説明】

【0037】

１００ 成膜処理室
１０１ 整合器
１０２ 上部電極用高周波電源
１０３ DC電源
２０１ チャンバ
２０２ 上部壁
２０３ 側壁
２０４ 底壁
２０５ 排気口
３０１ 下部電極
３０２ ステージホルダ
３０３ 第2の電極用絶縁体
３０４ 整合器
３０５ 下部電極用高周波電源
３０６ 基板
４０１ 上部電極
４０２ ターゲット電極
４０３ シールド
４０３a シールドの内径
４０４ 絶縁体
４０５ 磁石機構
４０６ マグネットピース
４０７ マグネット支持板
４０８ 磁場調整用磁性体
４０９ ガス導入口
４１０ 真空用排気ポンプ
４１１ ポイントカスプ磁場
４１２ 冷却加熱機構
４３０ 圧力計
４３１ 自動圧力制御機構(APC)
４５０ スパッタ粒子
４５１ シース
４５２ スパッタ膜
４５３ トレンチ
４５４ 下地基板
５００ 半導体製造装置
５０１ 窒化チタン膜を形成するチャンバ
５０２ Ａｌ埋め込みを行うチャンバ
５０３ 金属膜を形成するチャンバ
５０４ 金属膜を形成するチャンバ
５０５ 金属膜を形成するチャンバ
５０６ トランスファーチャンバ
５０７ ロードロックチャンバ
６０１ トレンチ構造
６０２ 下地絶縁膜
６０３ 高誘電率絶縁膜
６０４ 金属窒化膜Ａ
６０５ 金属窒化膜Ｂ
６０６ 金属窒化膜Ｃ
６０７ 金属膜
６０８ バリア膜
６０９ Ｓｅｅｄ−Ａｌ膜
７０１ 金属窒化膜Ａ
７０２ 金属窒化膜Ｂ
７０３ 金属窒化膜Ｃ
７０４ 金属膜
７０５ バリア膜
９００ 金属窒化膜Ａ
９０１、９０２ トレンチ構造
９０３ 金属窒化膜Ｂ
９０４ 金属窒化膜Ｃ
９０５ 金属合金膜
９０６ 金属膜

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】