特許 5658978 薄膜トランジスタ回路基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5658978

(24)【登録日】2014年12月5日

(45)【発行日】2015年1月28日

(54)【発明の名称】薄膜トランジスタ回路基板及びその製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20150108BHJP

   H01L 29/786 20060101ALI20150108BHJP

【ＦＩ】

   H01L29/78 616L

   H01L29/78 619A

   H01L29/78 618B

   H01L29/78 617V

   H01L29/78 617J

【請求項の数】9

【全頁数】14

(21)【出願番号】特願2010-251668(P2010-251668)

(22)【出願日】2010年11月10日

(65)【公開番号】特開2012-104639(P2012-104639A)

(43)【公開日】2012年5月31日

【審査請求日】2013年6月6日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100091351

【弁理士】

【氏名又は名称】河野 哲

(74)【代理人】

【識別番号】100088683

【弁理士】

【氏名又は名称】中村 誠

(74)【代理人】

【識別番号】100109830

【弁理士】

【氏名又は名称】福原 淑弘

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100095441

【弁理士】

【氏名又は名称】白根 俊郎

(74)【代理人】

【識別番号】100084618

【弁理士】

【氏名又は名称】村松 貞男

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100119976

【弁理士】

【氏名又は名称】幸長 保次郎

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100140176

【弁理士】

【氏名又は名称】砂川 克

(74)【代理人】

【識別番号】100101812

【弁理士】

【氏名又は名称】勝村 紘

(74)【代理人】

【識別番号】100124394

【弁理士】

【氏名又は名称】佐藤 立志

(74)【代理人】

【識別番号】100112807

【弁理士】

【氏名又は名称】岡田 貴志

(74)【代理人】

【識別番号】100111073

【弁理士】

【氏名又は名称】堀内 美保子

(74)【代理人】

【識別番号】100134290

【弁理士】

【氏名又は名称】竹内 将訓

(74)【代理人】

【識別番号】100127144

【弁理士】

【氏名又は名称】市原 卓三

(74)【代理人】

【識別番号】100141933

【弁理士】

【氏名又は名称】山下 元

(72)【発明者】

【氏名】松浦 由紀

(72)【発明者】

【氏名】佐々木 厚

【審査官】 山口 大志

(56)【参考文献】

【文献】 特開２００９−２７８１１５（ＪＰ，Ａ）

【文献】 特開２００７−２８７４５１（ＪＰ，Ａ）

【文献】 特開２０１２−０１５４３６（ＪＰ，Ａ）

【文献】 特開２００９−２７２４２７（ＪＰ，Ａ）

【文献】 特開２００９−１１１１２５（ＪＰ，Ａ）

【文献】 特開２００７−２８７８８９（ＪＰ，Ａ）

【文献】 特開２０１０−２１９５１１（ＪＰ，Ａ）

【文献】 特開２０１０−１１４４３２（ＪＰ，Ａ）

【文献】 特開２００６−１６５５３１（ＪＰ，Ａ）

【文献】 国際公開第２００７／０６３９６６（ＷＯ，Ａ１）

【文献】 特開２０１０−１５６９６３（ＪＰ，Ａ）

【文献】 特開２０１０−１４１２３０（ＪＰ，Ａ）

【文献】 特開平０７−０４３７４４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

絶縁基板上に酸化物半導体薄膜を形成し、
前記酸化物半導体薄膜の上にゲート絶縁層を形成し、
前記ゲート絶縁層の上にゲート層を形成し、
前記ゲート層の上にレジストパターンを形成し、
前記レジストパターンをマスクとして、前記ゲート絶縁層及び前記ゲート層を一括してパターニングして、ゲート絶縁膜上にゲート電極を形成するとともに、ソース領域及びドレイン領域となる前記酸化物半導体薄膜を露出させ、
露出させた前記酸化物半導体薄膜を、少なくともシラン（ＳｉＨ_４）を含むガスに晒し、
前記シランを含むガスに晒した後に連続して層間絶縁膜を形成し、
前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域のそれぞれに到達する第１及び第２コンタクトホールを形成し、
前記第１コンタクトホールから前記ソース領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記ドレイン領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法。

【請求項2】

前記層間絶縁膜は、酸化シリコンにより形成することを特徴とする請求項１に記載の薄膜トランジスタ回路基板の製造方法。

【請求項3】

前記層間絶縁膜は、少なくともシランを含むガスを導入したプラズマＣＶＤ法を用いて形成し、
前記酸化物半導体薄膜を、少なくともシランを含むガスに晒す工程は、前記プラズマＣＶＤ法による前記層間絶縁膜の形成開始前の前記ガスの調圧時に行うことを特徴とする請求項１または２に記載の薄膜トランジスタ回路基板の製造方法。

【請求項4】

前記ゲート絶縁層は、プラズマＣＶＤ法を用いて形成し、
前記ゲート絶縁層を形成する少なくとも形成初期に、少なくともシラン（ＳｉＨ_４）及び亜酸化窒素（Ｎ_２Ｏ）を含むガスを導入し、ＳｉＨ_４／Ｎ_２Ｏ流量比が１％以下の条件で形成することを特徴とする請求項１乃至３のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。

【請求項5】

前記酸化物半導体薄膜を露出させた後に、酸素を含む雰囲気で熱アニールすることを特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。

【請求項6】

前記ゲート絶縁層を形成した後であって前記ゲート層を形成する前に、窒素雰囲気で熱アニールすることを特徴とする請求項１乃至４のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。

【請求項7】

前記ゲート絶縁層及び前記ゲート層をパターニングするに際して、少なくともフッ素を含むガスでプラズマドライエッチング法により前記ゲート絶縁層をエッチングすることを特徴とする請求項１乃至６のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。

【請求項8】

前記プラズマドライエッチングおいて、少なくともフッ素及び水素を含む混合ガスを用いることを特徴とする請求項７に記載の薄膜トランジスタ回路基板の製造方法。

【請求項9】

前記酸化物半導体薄膜は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されたことを特徴とする請求項１乃至８のいずれか１項に記載の薄膜トランジスタ回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、薄膜トランジスタ回路基板及びその製造方法に関する。

【背景技術】

【0002】

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、単にＴＦＴと称する場合がある）は、液晶表示装置や有機エレクトロルミネッセンス表示装置等の各種平面表示装置に広く用いられている。

【0003】

大型平面表示装置に用いられているアモルファスシリコンＴＦＴは、移動度が比較的低く１ｃｍ^２／（Ｖ・ｓ）程度ではあるものの、大面積に亘って均一に形成しやすく、また、低コストであるといった利点がある。しかしながら、近年、さらに大型高精細化が望まれており、また大きな駆動電流を必要とするアクティブマトリクス型有機ＥＬ表示装置なども開発されており、低コスト、高均一、高信頼性、高移動度の新規活性材料が必要とされている。

【0004】

最近では、ＴＦＴのチャネル層に適用し得る材料として、酸化物半導体が注目されてきている。例えば、酸化亜鉛（ＺｎＯ）を主成分とする透明且つ導電性を有する酸化物半導体薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。このような酸化物半導体薄膜は、比較的低温で大面積に亘って形成することができ、アモルファスシリコンに比べ高移動度が実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下ＩＧＺＯ）のアモルファス酸化物を用いたＴＦＴが最も注目されている。

【0005】

一般的に、ＩＧＺＯ−ＴＦＴの構造は、逆スタガ型ボトムゲート構造が主流である。しかしながら、このような構造のＴＦＴには、チャネル長を小さくできず、回路面積を小さくすること及び高性能化（ＯＮ電流向上）が難しいといった問題がある。

【0006】

さらに、このような構造のＴＦＴにおいては、バックチャネル側の保護が必要となる。バックチャネル側を保護しなかった場合には、ＴＦＴ形成後のプロセスにおいて、酸化物半導体薄膜のチャネル領域の膜中酸素量が変動し、トランジスタ特性が不安定になってしまうという問題がある。具体的には、チャネル領域が抵抗体となってしまい、スイッチング素子と機能しなかったり、薄膜トランジスタの閾値電圧が大きく変動してしまったりするという不具合が発生しやすい。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１０−１８２８１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本実施形態の目的は、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及びその製造方法を提供することにある。

【課題を解決するための手段】

【0009】

本実施形態によれば、
絶縁基板上に酸化物半導体薄膜を形成し、前記酸化物半導体薄膜の上にゲート絶縁層を形成し、前記ゲート絶縁層の上にゲート層を形成し、前記ゲート層の上にレジストパターンを形成し、前記レジストパターンをマスクとして、前記ゲート絶縁層及び前記ゲート層を一括してパターニングして、ゲート絶縁膜上にゲート電極を形成するとともに、ソース領域及びドレイン領域となる前記酸化物半導体薄膜を露出させ、露出させた前記酸化物半導体薄膜を、少なくともシラン（ＳｉＨ_４）を含むガスに晒し、前記シランを含むガスに晒した後に連続して層間絶縁膜を形成し、前記層間絶縁膜に、前記ソース領域及び前記ドレイン領域のそれぞれに到達する第１及び第２コンタクトホールを形成し、前記第１コンタクトホールから前記ソース領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記ドレイン領域にコンタクトしたドレイン電極を形成する、ことを特徴とする薄膜トランジスタ回路基板の製造方法が提供される。

【0010】

本実施形態によれば、
絶縁基板上に形成され、チャネル領域、前記チャネル領域を挟んだ両側にソース領域及びドレイン領域を有する酸化物半導体薄膜と、前記酸化物半導体薄膜の前記チャネル領域上に形成されるとともに前記ソース領域及び前記ドレイン領域を露出するゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記酸化物半導体薄膜、前記ゲート絶縁膜、及び、前記ゲート電極を覆うとともに、前記ソース領域に到達する第１コンタクトホール及び前記ドレイン領域に到達する第２コンタクトホールが形成された層間絶縁膜と、前記第１コンタクトホールから前記ソース領域にコンタクトしたソース電極、及び、前記第２コンタクトホールから前記ドレイン領域にコンタクトしたドレイン電極と、を備え、前記酸化物半導体薄膜において、前記ソース領域及び前記ドレイン領域は、底面側よりも上面側が低抵抗であることを特徴とする薄膜トランジスタ回路基板が提供される。

【図面の簡単な説明】

【0011】

【図1】図１は、本実施形態における薄膜トランジスタ回路基板１の構成を概略的に示す断面図である。

【図2】図２は、本実施形態における薄膜トランジスタ回路基板１の製造方法を説明するための図である。

【図3】図３は、本実施形態における薄膜トランジスタ回路基板１の製造方法を説明するための図である。

【図4】図４は、本実施形態における薄膜トランジスタ回路基板１の製造方法を説明するための図である。

【図5】図５は、本実施形態における薄膜トランジスタ回路基板１の製造方法を説明するための図である。

【図6】図６は、酸化物半導体薄膜が晒されるガス種と、ガス種に晒された後の酸化物半導体薄膜の抵抗値との測定結果の一例を示す図である。

【図7】図７は、本実施形態の製造方法によって製造された薄膜トランジスタの酸化物半導体薄膜を拡大した断面の模式図である。

【図8】図８は、本実施形態の製造方法によって製造された薄膜トランジスタのトランジスタ特性（Ｉ−Ｖ特性）の一例を示す図である。

【図9】図９は、比較例の製造方法によって製造された薄膜トランジスタのトランジスタ特性の一例を示す図である。

【発明を実施するための形態】

【0012】

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

【0013】

図１は、本実施形態における薄膜トランジスタ回路基板１の構成を概略的に示す断面図である。

【0014】

すなわち、薄膜トランジスタ回路基板１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。この薄膜トランジスタ回路基板１は、絶縁基板１０の上に形成された薄膜トランジスタＡを備えている。また、図示した例では、薄膜トランジスタ回路基板１は、液晶表示素子や有機エレクトロルミネッセンス素子を構成する画素電極ＰＥを備えている。

【0015】

絶縁基板１０の上には、アンダーコート層１１が形成されている。このアンダーコート層１１は、例えば、酸化シリコン（ＳｉＯ）によって形成されている。アンダーコート層１１の上には、薄膜トランジスタＡを構成する酸化物半導体薄膜ＳＣが形成されている。また、画素電極ＰＥは、酸化物半導体薄膜ＳＣと同様に、アンダーコート層１１の上に形成されている。

【0016】

このような酸化物半導体薄膜ＳＣ及び画素電極ＰＥは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体薄膜ＳＣを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。

【0017】

酸化物半導体薄膜ＳＣは、比較的高抵抗なチャネル領域ＳＣＣと、このチャネル領域ＳＣＣよりも低抵抗であってチャネル領域ＳＣＣを挟んだ両側にそれぞれ位置するソース領域ＳＣＳ及びドレイン領域ＳＣＤと、を有している。

【0018】

この酸化物半導体薄膜ＳＣのチャネル領域ＳＣＣの上には、ゲート絶縁膜１２が形成されている。このゲート絶縁膜１２は、酸化物半導体薄膜ＳＣのソース領域ＳＣＳ及びドレイン領域ＳＣＤの上には形成されず、これらを露出している。また、ゲート絶縁膜１２は、アンダーコート層１１及び画素電極ＰＥの上にも形成されていない。このようなゲート絶縁膜１２は、例えば、酸化シリコン（ＳｉＯ）によって形成されている。

【0019】

薄膜トランジスタＡを構成するゲート電極Ｇは、ゲート絶縁膜１２の上に形成され、酸化物半導体薄膜ＳＣのチャネル領域ＳＣＣの上方に位置している。このゲート電極Ｇは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のいずれかまたはこれらのうちの少なくとも１つを含む合金によって形成されている。

【0020】

酸化物半導体薄膜ＳＣ、ゲート絶縁膜１２、及び、ゲート電極Ｇは、層間絶縁膜１３によって覆われている。この層間絶縁膜１３は、アンダーコート層１１の上にも配置されている。また、層間絶縁膜１３には、酸化物半導体薄膜ＳＣのソース領域ＳＣＳに到達する第１コンタクトホールＣＨ１、及び、ドレイン領域ＳＣＤに到達する第２コンタクトホールＣＨ２が形成されている。

【0021】

薄膜トランジスタＡを構成するソース電極Ｓ及びドレイン電極Ｄは、層間絶縁膜１３の上に形成されている。ソース電極Ｓは、層間絶縁膜１３を貫通する第１コンタクトホールＣＨ１から酸化物半導体薄膜ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極Ｄは、層間絶縁膜１３を貫通する第２コンタクトホールから酸化物半導体薄膜ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのソース電極Ｓ及びドレイン電極Ｄは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のいずれかまたはこれらのうちの少なくとも１つを含む合金によって形成されている。

【0022】

このような構造の薄膜トランジスタ回路基板１は、その表面、つまり、ソース電極Ｓ及びドレイン電極Ｄや、層間絶縁膜１３が図示しない保護膜によって覆われていても良い。

【0023】

次に、本実施形態の薄膜トランジスタ回路基板１の製造方法についてその一例を説明する。

【0024】

まず、図２の（Ａ）で示したように、絶縁基板１０の上に、アンダーコート層１１を形成した後に、酸化物半導体薄膜ＳＣを形成する。ここでは、絶縁基板１０として、透明なガラス基板を用意した。また、アンダーコート層１１は、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、酸化シリコン（ＳｉＯ）により形成した。

【0025】

酸化物半導体薄膜ＳＣは、例えば、アンダーコート層１１の上に、スパッタ法などを用いて酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる半導体層を形成した後に、この半導体層をパターニングすることによって形成した。このような酸化物半導体薄膜ＳＣを形成する際には、酸化物半導体薄膜ＳＣの初期抵抗値が１Ｅ１０Ω／□以上になる条件を選定した。なお、図示しないが、この酸化物半導体薄膜ＳＣを形成する際に、アンダーコート層１１上に画素電極ＰＥも同時に形成した。

【0026】

続いて、図２の（Ｂ）で示したように、酸化物半導体薄膜ＳＣの上にゲート絶縁膜１２を形成するためのゲート絶縁層１２Ａを形成する。図示した例では、ゲート絶縁層１２Ａは、酸化物半導体薄膜ＳＣが形成されていないアンダーコート層１１の上にも形成した。このゲート絶縁層１２Ａは、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯ）により形成した。

【0027】

このゲート絶縁層１２Ａを形成する条件としては、少なくとも形成初期に、少なくともシラン（ＳｉＨ_４）及び亜酸化窒素（Ｎ_２Ｏ）を含む混合ガスを導入し、ＳｉＨ_４／Ｎ_２Ｏ流量比が１％以下の条件とした。一例として、ＳｉＨ_４／Ｎ_２Ｏ流量比は、ＳｉＨ_４／Ｎ_２Ｏ＝１５／２０００ｓｃｃｍ＝０．７５％であり、形成時の圧力は１２０Ｐａに調圧し、形成時の温度は２７０℃とした。

【0028】

このような酸化物半導体薄膜ＳＣを覆うゲート絶縁層１２Ａを形成するに際して、シランガスと酸化物半導体薄膜ＳＣとの接触をできるだけ低減することが重要である。つまり、シランガス比を比較的小さく設定することにより、酸化物半導体薄膜ＳＣの表面のシランガスによる還元が抑制され、酸化物半導体薄膜ＳＣの低抵抗化を抑制することが可能である。これにより、ゲート絶縁層１２Ａによって覆われた酸化物半導体薄膜ＳＣは、初期抵抗値よりも僅かに低抵抗化される場合もありうるが、比較的高抵抗の状態に維持される。

【0029】

続いて、図２の（Ｃ）で示したように、ゲート絶縁層１２Ａの上にゲート電極Ｇを形成するためのゲート層ＧＡを形成する。このゲート層ＧＡは、スパッタ法などを用いて形成した。

【0030】

続いて、図３の（Ｄ）で示したように、ゲート層ＧＡの上にレジストパターン２０を形成する。このレジストパターン２０は、例えば、感光性樹脂などによって形成されている。このようなレジストパターン２０は、酸化物半導体薄膜ＳＣにおいて高抵抗状態を維持すべき領域、つまり、チャネル領域が形成される領域の直上に位置しており、酸化物半導体薄膜ＳＣにおいて低抵抗化される領域、つまり、ソース領域及びドレイン領域が形成される領域の直上には配置されていない。

【0031】

続いて、図３の（Ｅ）で示したように、レジストパターン２０をマスクとして、ゲート絶縁層１２Ａ及びゲート層ＧＡを一括してパターニングして、ゲート絶縁膜１２上にゲート電極Ｇを形成するとともに、ソース領域及びドレイン領域となる酸化物半導体薄膜ＳＣを露出させる。その後、レジストパターン２０を除去する。

【0032】

これらのゲート絶縁層１２Ａ及びゲート層ＧＡのパターニングには、プラズマドライエッチング法の一種である反応性イオンエッチング法（ＲＩＥ）を用いた。このとき、エッチングガスとしては、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスなどが適用可能である。具体的には、少なくともフッ素を含むガスの例としては、四フッ化メタン（ＣＦ_４）及び酸素（Ｏ_２）の混合ガスが挙げられる。また、少なくともフッ素及び水素を含むガスの例としては、パーフルオロシクロブタン（Ｃ_４Ｆ_８）、水素（Ｈ_２）、及び、アルゴン（Ａｒ）の混合ガスが挙げられる。

【0033】

このようなゲート絶縁層１２Ａ及びゲート層ＧＡをパターニングするに際して、少なくともフッ素を含むガスを用いてプラズマドライエッチング法によりゲート絶縁層１２Ａをエッチングすることにより、ソース領域及びドレイン領域となる酸化物半導体薄膜ＳＣを露出させるとともに、露出した酸化物半導体薄膜ＳＣを還元し、補助的に低抵抗化することが可能となる。

【0034】

このように、ドライエッチングに用いるガス条件によって、酸化物半導体薄膜ＳＣの抵抗値は異なるが、この工程で酸化物半導体薄膜ＳＣの露出した部分の抵抗値を１Ｅ１０Ω／□以下となるように補助的に低抵抗化しておくことにより、以降の工程での低抵抗化処理に際して負担を軽減することが可能となる。

【0035】

続いて、図３の（Ｆ）で示したように、少なくとも酸素（Ｏ_２）を含む雰囲気で熱アニールを行う。ここでは、酸素（Ｏ_２）及び窒素（Ｎ_２）の混合ガス雰囲気で、３００℃の温度で、１時間の熱アニールを行った。なお、酸素（Ｏ_２）及び窒素（Ｎ_２）の混合比は、例えば、Ｏ_２：Ｎ_２＝の５：１とした。また、この熱アニールの温度範囲は、２５０℃〜３４０℃の範囲が望ましい。このような熱アニールにおいて、少なくとも酸素ガスを含む雰囲気を用いることにより、酸化物半導体薄膜ＳＣの酸素欠損を防止して、抵抗値の変化を抑制することが可能となる。

【0036】

続いて、図４の（Ｇ）で示したように、露出させた酸化物半導体薄膜ＳＣを、少なくともシラン（ＳｉＨ_４）を含むガスに晒し、このシランを含むガスに晒した後に連続して層間絶縁膜１３を形成する。図示した例では、層間絶縁膜１３は、ゲート電極Ｇ、ゲート絶縁膜１２、ゲート絶縁膜１２から露出した酸化物半導体薄膜ＳＣ、さらには酸化物半導体薄膜ＳＣが形成されていないアンダーコート層１１の上にも形成した。この層間絶縁膜１３は、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯ）により形成した。

【0037】

このような層間絶縁膜１３を形成するためのプラズマＣＶＤ法を行うに際して、まず、シラン（ＳｉＨ_４）ガスのみ、もしくは、シラン（ＳｉＨ_４）、亜酸化窒素（Ｎ_２Ｏ）、及び、アルゴン（Ａｒ）を含む混合ガスを導入して所望の圧力に調整して１２０ｓｅｃ処理する。そして、シランガスのみを導入した場合には、さらに、酸化シリコン（ＳｉＯ）の層間絶縁膜１３を形成するのに使用するガスを導入する。もしくは、シラン、亜酸化窒素、及び、アルゴンの混合ガスを導入した場合には、追加のガスを導入する必要はない。このように、層間絶縁膜１３を形成するのに必要なガスを導入し、それらの流量を調整する。

【0038】

上記の「露出させた酸化物半導体薄膜ＳＣを、少なくともシラン（ＳｉＨ_４）を含むガスに晒す」工程は、このようなプラズマＣＶＤ法による層間絶縁膜１３の形成開始前のガスの調圧時に行われる。つまり、酸化物半導体薄膜ＳＣの低抵抗化処理を行う工程は、層間絶縁膜１３を形成する前の準備段階（ガスの調圧時）に行われる。このため、低抵抗化処理のみを目的とした工程は必要としない。

【0039】

露出させた酸化物半導体薄膜ＳＣがシランを含むガスに晒されることにより、酸化物半導体薄膜ＳＣはシランによって還元され、低抵抗化される。つまり、比較的高抵抗な状態に維持された領域を挟んだ両側に低抵抗な領域が形成される。低抵抗な領域はそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤに相当し、これらの間の高抵抗な領域はチャネル領域ＳＣＣに相当する。ここでは、シランを含むガスに晒すことにより、酸化物半導体薄膜ＳＣにおけるソース領域ＳＣＳ及びドレイン領域ＳＣＤの抵抗値は４ｋΩ／□になった。

【0040】

そして、層間絶縁膜１３を形成するのに必要なガスの調圧が完了した後に、パワーを導入してガスをプラズマ状態に励起することにより、酸化シリコンからなる層間絶縁膜１３を形成する。層間絶縁膜１３を形成する条件の一例として、ＳｉＨ_４／Ｎ_２Ｏ／Ａｒ流量比は、ＳｉＨ_４／Ｎ_２Ｏ／Ａｒ＝５０／１６００／４５０ｓｃｃｍであり、形成時の温度は２５０℃とした。層間絶縁膜１３を形成する際の温度範囲としては、２００℃〜３００℃の範囲が好適である。層間絶縁膜１３として必要な緻密さを得るためには、温度範囲の下限として２００℃以上が必要である。一方で、酸化物半導体薄膜ＳＣの特にチャネル領域ＳＣＣからの脱酸素による高抵抗化を避けるためには、温度範囲の上限として３００℃以下とする必要がある。

【0041】

このような層間絶縁膜１３として、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）でも水素含有量が比較的多い材料を用いると、後工程にて酸化物半導体薄膜ＳＣのチャネル領域ＳＣＣまで水素が拡散してしまいＴＦＴ特性が大きく変動してしまうため、水素含有量が少ない酸化シリコン（ＳｉＯ）を用いることが望ましい。

【0042】

続いて、図４の（Ｈ）で示したように、層間絶縁膜１３に、酸化物半導体薄膜ＳＣのソース領域ＳＣＳに到達する第１コンタクトホールＣＨ１及び酸化物半導体薄膜ＳＣのドレイン領域ＳＣＤに到達する第２コンタクトホールＣＨ２をそれぞれ形成する。このような第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、詳述しないレジストパターンをマスクとして、反応性イオンエッチング法（ＲＩＥ）を用いて形成した。このとき、エッチングガスとしては、少なくともフッ素を含むガスを用いた。このため、第１コンタクトホールＣＨ１から露出したソース領域ＳＣＳの一部、及び、第２コンタクトホールＣＨ２から露出したドレイン領域ＳＣＤの一部のエッチングガスによる高抵抗化を抑制することが可能となる。

【0043】

続いて、図４の（Ｉ）で示したように、第１コンタクトホールＣＨ１からソース領域ＳＣＳにコンタクトしたソース電極Ｓ、及び、第２コンタクトホールＣＨ２からドレイン領域ＳＣＤにコンタクトしたドレイン電極Ｄを形成する。これらのソース電極Ｓ及びドレイン電極Ｄは、スパッタ法などを用いて金属膜を成膜した後に、この金属膜をパターニングすることによって形成した。金属膜は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの積層膜とした。

【0044】

以上の工程により、薄膜トランジスタＡを備えた薄膜トランジスタ回路基板１が製造される。

【0045】

上記の薄膜トランジスタ回路基板１の製造方法では、図３の（Ｆ）で示したように、ゲート絶縁層１２Ａ及びゲート層ＧＡのパターニング後に少なくとも酸素（Ｏ_２）を含む雰囲気で熱アニールを行ったが、これに代えて、図２の（Ｂ）で示したゲート絶縁層１２Ａを形成した後であって、図２の（ｃ）で示したゲート層ＧＡを形成する前に、窒素雰囲気で熱アニールを行っても良い。

【0046】

すなわち、図５に示すように、ゲート絶縁層１２Ａから酸化物半導体薄膜ＳＣが露出していない状態で、窒素（Ｎ_２）雰囲気で、３２０℃の温度で、１時間の熱アニールを行う。酸化物半導体薄膜ＳＣは、ゲート絶縁層１２Ａで保護された状態でアニールするため、酸化物半導体薄膜ＳＣに不均一性は起きず、欠陥回復がなされる。

【0047】

この場合、図３の（Ｆ）での熱アニールを省略することができる。なお、これ以降の工程は上記の通りである。

【0048】

以上説明したように、本実施形態において製造された薄膜トランジスタＡは、コプラナ型トップゲート構造であり、チャネル長を小さくすることができ高性能化できるとともに、チャネル領域ＳＣＣ上がゲート絶縁膜１２及びゲート電極Ｇなどで覆われるためチャネル領域ＳＣＣの膜質の変化を抑制できるという利点がある。一方で、酸化物半導体薄膜ＳＣにおいて、チャネル領域ＳＣＣは高抵抗を維持しながら、チャネル領域ＳＣＣからソース電極Ｓまでのソース領域ＳＣＳ及びチャネル領域ＳＣＣからドレイン電極Ｄまでのドレイン領域ＳＣＤとなる領域を低抵抗化する必要がある。

【0049】

本実施形態においては、酸化物半導体薄膜ＳＣのうちソース領域ＳＣＳ及びドレイン領域ＳＣＤを形成すべき領域が露出した状態で、これらの領域を覆う層間絶縁膜１３を形成する過程で用いる還元性のシランガスに晒すことによって１０ｋΩ/□以下に低抵抗化することが可能である。このように、層間絶縁膜１３を形成する過程で行うガスの調圧時に低抵抗化処理がなされるため、酸化物半導体薄膜ＳＣの低抵抗化のためだけに水素プラズマ処理などの別工程を追加する必要がなく、プロセスを簡素化することが可能となる。したがって、製造コストを削減することが可能となる。

【0050】

また、ゲート絶縁層１２Ａ及びゲート層ＧＡのパターニングに際して、プラズマドライエッチング法で適用されるガス種として、還元性のフッ素ガスもしくはフッ素及び水素を含む混合ガスを用いることにより、エッチング後に良好な形状が得られる上に露出させた酸化物半導体薄膜ＳＣの低抵抗化が可能であり、後の低抵抗化処理を安易に行うことが可能となる。

【0051】

図６は、酸化物半導体薄膜ＳＣが晒されるガス種と、ガス種に晒された後の酸化物半導体薄膜ＳＣの抵抗値との測定結果の一例を示す図である。

【0052】

ここでは、酸化物半導体薄膜ＳＣとして、膜厚が５０ｎｍであり、初期の抵抗値が５Ｅ１２Ω／□のＩＧＺＯをガラス基板上に形成し、各ガス種に晒した。「シラン（ＳｉＨ_４）ガスフローのみ」は、本実施形態で説明した図４の（Ｇ）のプラズマＣＶＤ工程に相当し、いわゆる水素プラズマ処理（「Ｈ_２ガス、プラズマ放電あり」の場合に相当）の場合と同等レベルまで酸化物半導体薄膜ＳＣの抵抗値を低減できることが確認された。また、「シラン（ＳｉＨ_４）／亜酸化窒素（Ｎ_２Ｏ）／アルゴン（Ａｒ）ガスフローのみ」も、本実施形態で説明した図４の（Ｇ）の工程に相当し、酸化物半導体薄膜ＳＣの抵抗値を低減できることが確認された。

【0053】

また、「四フッ化メタン（ＣＦ_４）／酸素（Ｏ_２）ガス、プラズマ放電あり」もしくは「パーフルオロシクロブタン（Ｃ_４Ｆ_８）／水素（Ｈ_２）／アルゴン（Ａｒ）ガス、プラズマ放電あり」は、本実施形態で説明した図３の（Ｅ）のプラズマドライエッチング工程に相当し、酸化物半導体薄膜ＳＣを補助的に低抵抗化できることが確認された。

【0054】

また、本実施形態においては、ゲート絶縁層１２Ａを形成する少なくとも形成初期において、シランガスの少ない条件に設定することによって、チャネル領域となる領域を含む酸化物半導体薄膜ＳＣの低抵抗化を抑制することが可能となる。

【0055】

また、ゲート絶縁層１２Ａを形成した後であってゲート絶縁層１２Ａのパターニングを行う前（つまり、酸化物半導体薄膜ＳＣのソース領域及びドレイン領域となる領域が露出していない状態）に窒素雰囲気で熱アニールを行う、あるいは、酸化物半導体薄膜ＳＣのソース領域及びドレイン領域となる領域を露出させた後に、酸素を含む雰囲気で熱アニールを行うことにより、酸化物半導体薄膜ＳＣのチャネル領域となる領域の低抵抗化を抑制するとともに、酸化物半導体薄膜ＳＣとゲート絶縁膜１２との界面での欠陥を低減することが可能となる。このため、プロセス中の酸化物半導体薄膜ＳＣの膜質（主に膜中の酸素欠損）の変動を抑制することができ、トランジスタ特性の安定化を図ることが可能となる。

【0056】

また、層間絶縁膜１３は、水素含有量が少ない材料を用いて形成することにより、液晶表示装置や有機ＥＬ表示装置などを形成する後工程で行われる熱アニール工程での水素拡散を低減することができ、酸化物半導体薄膜ＳＣのチャネル領域ＳＣＣにおける抵抗変化を抑制することができ、トランジスタ特性の安定化を図ることが可能となる。

【0057】

上述した工程（Ａ）乃至（Ｉ）を経て形成された薄膜トランジスタ回路基板１は、その後、液晶表示素子や有機エレクトロルミネッセンス素子の製造工程を経て、表示装置に組み込まれる。なお、工程（Ｉ）の後工程において、平坦層を形成する工程などで２５０℃前後の加熱プロセスを経る場合があるが、上述した工程（Ａ）乃至（Ｉ）を用いて形成した薄膜トランジスタ回路基板によれば、酸化物半導体薄膜ＳＣは安定化しており、トランジスタ特性の変動を抑制することが可能である。

【0058】

次に、本実施形態の製造方法によって製造された薄膜トランジスタＡの特徴的な構造について説明する。

【0059】

図７は、本実施形態の製造方法によって製造された薄膜トランジスタＡの酸化物半導体薄膜ＳＣを拡大した断面の模式図である。

【0060】

すなわち、酸化物半導体薄膜ＳＣにおいて、ゲート絶縁膜１２から露出したソース領域ＳＣＳ及びドレイン領域ＳＣＤは、底面側よりも上面側が低抵抗である。これは、酸化物半導体薄膜ＳＣがゲート絶縁膜１２などをマスクとして、シランガスに晒されたため、シランガスに触れた酸化物半導体薄膜ＳＣの表面ほど還元され、酸素濃度が低下したためである。つまり、酸化物半導体薄膜ＳＣのソース領域ＳＣＳ及びドレイン領域ＳＣＤにおける膜中の酸素濃度は、アンダーコート層１１に接する底面側よりも、シランガスに晒される過程で表面となる上面側（つまり、後に層間絶縁膜１３に覆われたりソース電極Ｓやドレイン電極Ｄとコンタクトしたりする部分）の方が低い。このため、上面側の抵抗値は、底面側の抵抗値よりも低い。このような抵抗値の差異は、本実施形態の製造方法によって製造された薄膜トランジスタＡの特徴である。

【0061】

図８は、本実施形態の製造方法によって製造された薄膜トランジスタのトランジスタ特性（Ｉ−Ｖ特性）の一例を示す図である。本実施形態では、上述した通り、ＩＧＺＯからなる酸化物半導体薄膜のソース領域及びドレイン領域はシランガスフローによって形成した。この場合、図示したように、チャネル長Ｌにかかわらず、閾値電圧が略一定であることが確認された。このように、本実施形態の製造方法によって製造された薄膜トランジスタによれば、その閾値電圧にチャネル長依存性がなく、安定したＩ−Ｖ特性を得ることが可能となる。

【0062】

図９は、比較例の製造方法によって製造された薄膜トランジスタのトランジスタ特性（Ｉ−Ｖ特性）の一例を示す図である。比較例では、ＩＧＺＯからなる酸化物半導体薄膜のソース領域及びドレイン領域は、シランガスフローに代えて、水素プラズマ処理よって形成した。この場合、図示したように、チャネル長Ｌに依存して閾値電圧が変化してしまい、特に、チャネル長が短い場合には閾値電圧が負側にシフトしてしまう。これは、ＩＧＺＯ全体が低抵抗化してその水素拡散がチャネル側まで進行し、チャネル内が不均一になるためである。

【0063】

このため、酸化物半導体薄膜の低抵抗化処理によるソース領域及びドレイン領域の形成に際しては、本実施形態で説明したようなシランガスフローを適用することが有効である。特に、安定したトランジスタ特性を有する薄膜トランジスタの小型化（チャネル長が比較的短い）には、本実施形態で説明した製造方法を適用することが極めて有効である。

【0064】

以上説明したように、本実施形態によれば、製造コストの削減が可能であるとともに、安定したトランジスタ特性を得ることが可能な薄膜トランジスタ回路基板及び薄膜トランジスタ回路基板の製造方法を提供することができる。

【0065】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0066】

１…薄膜トランジスタ回路基板
１０…絶縁基板
１１…アンダーコート層
１２…ゲート絶縁膜 １２Ａ…ゲート絶縁層
１３…層間絶縁膜
Ａ…薄膜トランジスタ
ＳＣ…酸化物半導体薄膜
Ｇ…ゲート電極 ＧＡ…ゲート層
Ｓ…ソース電極 Ｄ…ドレイン電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】