特許 5663804 基板内蔵用チップ抵抗器およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5663804

(24)【登録日】2014年12月19日

(45)【発行日】2015年2月4日

(54)【発明の名称】基板内蔵用チップ抵抗器およびその製造方法

(51)【国際特許分類】

   H01C 1/14 20060101AFI20150115BHJP

   H01C 1/032 20060101ALI20150115BHJP

   H01C 7/00 20060101ALI20150115BHJP

【ＦＩ】

   H01C1/14 Z

   H01C1/032

   H01C7/00 B

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2013-241416(P2013-241416)

(22)【出願日】2013年11月22日

(62)【分割の表示】特願2009-242203(P2009-242203)の分割

【原出願日】2009年10月21日

(65)【公開番号】特開2014-57096(P2014-57096A)

(43)【公開日】2014年3月27日

【審査請求日】2013年11月22日

(73)【特許権者】

【識別番号】000105350

【氏名又は名称】コーア株式会社

(74)【代理人】

【識別番号】100092406

【弁理士】

【氏名又は名称】堀田 信太郎

(72)【発明者】

【氏名】有賀 克実

(72)【発明者】

【氏名】唐澤 秀和

【審査官】 中野 和彦

(56)【参考文献】

【文献】 特開平０８−０３７１０４（ＪＰ，Ａ）

【文献】 特開平１０−１８９３０２（ＪＰ，Ａ）

【文献】 実開昭５８−１０９２０１（ＪＰ，Ｕ）

【文献】 特開平０３−０６２９０１（ＪＰ，Ａ）

【文献】 特開２００３−１２４０１０（ＪＰ，Ａ）

【文献】 特開２０００−２９９２０３（ＪＰ，Ａ）

【文献】 国際公開第２００４／０５５８３６（ＷＯ，Ａ１）

【文献】 特開２００４−２５３４６７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｃ １／１４

Ｈ０１Ｃ １／０３２

Ｈ０１Ｃ ７／００

(57)【特許請求の範囲】

【請求項1】

表面と裏面とを有する絶縁性基板と、
該基板の表面に形成された一対の内部電極と、
該一対の内部電極間に形成された抵抗膜と、
該抵抗膜が形成された領域を覆い、前記内部電極の少なくとも一部が露出するように形成された第１保護膜と、前記抵抗膜が形成された領域の少なくとも一部を覆う第２保護膜と、
前記内部電極の露出部と接続され、前記第２保護膜の端部を覆うように形成された一対の第２内部電極と、該第２内部電極を被覆する外部電極とを備え、
該外部電極は広く且つ平坦な電極面を有し、前記一対の第２内部電極の間隔は、前記一対の内部電極の間隔よりも狭く、前記外部電極の表面が前記第２保護膜の表面よりも高い、基板内蔵用チップ抵抗器。

【請求項2】

前記外部電極はＣｕメッキ層からなる、請求項１に記載の基板内蔵用チップ抵抗器。

【請求項3】

前記外部電極はＮｉメッキ層および該Ｎｉメッキ層を被覆するＣｕメッキ層からなる、請求項１に記載の基板内蔵用チップ抵抗器。

【請求項4】

前記第２内部電極は導電性樹脂で形成された、請求項１に記載の基板内蔵用チップ抵抗器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、チップ抵抗器に係り、特に積層回路基板等に内蔵して用いる厚さが極めて薄い基板内蔵用チップ抵抗器およびその製造方法に関する。

【背景技術】

【0002】

電子機器の軽薄短小化に伴い、チップ抵抗器等の電子部品も回路基板の表裏面に実装するばかりではなく、積層回路基板等の内層に実装する場合が生じ、その薄型化の要請に対応した構成例が提案されている（特許文献１参照）。係る積層回路基板等に内装する基板内蔵用チップ抵抗器では、その厚さはできるだけ薄いことが好ましく、且つ片面のみに電極と抵抗体と保護膜を配置することが薄型化の観点から好ましい。

【0003】

また、基板内蔵用チップ抵抗器では、積層回路基板等の絶縁層内部に該抵抗器が埋め込まれ、絶縁層表面に配置された回路配線層とビアを介して接続される場合があり、ビアはレーザビーム照射によるエッチングで形成される場合がある（特許文献２参照）。

【0004】

このため、該抵抗器の電極のサイズは広いことが望ましく、また電極面の平坦性がよいことが望ましい。しかしながら、従来のチップ抵抗器の構造のまま電極を広くすると、両電極間距離が狭くなって、抵抗体の形成領域が制限されるため、従来と同等の定格を維持することが困難となり、また、広範な抵抗特性の抵抗器を製造するのに支障となるという問題がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００４−１４０２８５号公報

【特許文献2】特開２００８−２８８６０７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は、上述の事情に基づいてなされたもので、表面に広く且つ平坦な電極面を有すると共に、基板表面における内部電極は従来通りの構造であり、広範な抵抗特性が得られると共に実装性を向上した基板内蔵用チップ抵抗器を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の基板内蔵用チップ抵抗器は、表面と裏面とを有する絶縁性基板と、該基板の表面に形成された一対の内部電極と、該一対の内部電極間に形成された抵抗膜と、該抵抗膜が形成された領域を覆い、前記内部電極の少なくとも一部が露出するように形成された第１保護膜と、前記抵抗膜が形成された領域の少なくとも一部を覆う第２保護膜と、前記内部電極の露出部と接続され、前記第２保護膜の端部を覆うように形成された一対の第２内部電極と、該第２内部電極を被覆する外部電極とを備え、該外部電極は広く且つ平坦な電極面を有し、前記一対の第２内部電極の間隔は、前記一対の内部電極の間隔よりも狭く、前記外部電極の表面が前記第２保護膜の表面よりも高い、ことを特徴とする。

【0008】

これにより、内部電極は従来の構造のままで、その両電極間の間隔を狭くすることなく、広範な抵抗特性が得られる。そして、前記内部電極に接続し、該電極と保護膜端部の上面に配置した第２内部電極を設けることで、その両電極間の間隔を狭くすることができるため、前記内部電極と比較して広面積の第２内部電極が得られ、積層回路基板等の内層に実装するに際して、その実装性を向上することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の実施例１の基板内蔵用チップ抵抗器の（ａ）は断面図であり、（ｂ）は上面図であり、（ｃ）は底面図である。

【図2】本発明の実施例２の基板内蔵用チップ抵抗器の断面図である。

【図3】本発明の該抵抗器の製造工程を示す上面図である。

【図4】同じく、本発明の該抵抗器の製造工程を示す上面図である。

【図5】本発明の該抵抗器の積層回路基板への内蔵する工程の一例を示す断面図である。

【発明を実施するための形態】

【0010】

以下、本発明の実施形態について、図１乃至図５を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。

【実施例1】

【0011】

本発明の基板内蔵用チップ抵抗器は、図１に示すように、表面と裏面とを有する厚さが１００μｍ程度のアルミナ等の絶縁性基板１１の表面に、厚さが１０μｍ程度のＡｇ−Ｐｄ等の厚膜焼成体からなる一対の内部電極１２ａ，１２ｂを備え、該一対の内部電極間に跨るようにＲｕＯ_２等の厚膜焼成体からなる抵抗膜１３が配置されている。抵抗膜１３はガラスコートからなる第1保護膜１７およびエポキシ樹脂等のオーバコートからなる第２保護膜１８に被覆されている。

【0012】

すなわち、保護膜は、抵抗膜１３上に形成され抵抗膜全体を覆う第１保護膜１７と、該第１保護膜上に形成されその端部以外を覆う第２保護膜１８とからなり、電流方向における第１保護膜１７の長さは、第２保護膜１８の長さよりも長い。そして、第1保護膜１７は、内部電極１２ａ，１２ｂの少なくとも一部が露出するように形成されている。また、第２保護膜１８は抵抗膜１３が形成された領域の少なくとも一部を覆い、内部電極１２ａ，１２ｂとオーバーラップしない範囲で形成されている。これにより、第２保護膜が短いので、塗り重ねによる高さ寸法の増大を低減でき、電極形成部分における高さ寸法を均一化できる。

【0013】

そして、内部電極１２ａ，１２ｂの露出部と接続され、該電極１２ａ，１２ｂと保護膜１７および保護膜１８の端部を覆うように形成された一対の第２内部電極１４ａ，１４ｂを備える。第２内部電極１４ａ，１４ｂの厚さは２０μｍ程度である。この第２内部電極１４ａ，１４ｂは、実施例１ではＮｉを主な導電材料として含有する導電性樹脂であり、この導電性樹脂のペーストをスクリーン印刷で塗布し、加温硬化することにより形成する。導電性樹脂ペーストであるので下層の凹凸を吸収して表面の平坦性が高く、且つ第２保護膜１８を覆った広い電極面積が得られる。これにより、一対の第２内部電極１４ａ，１４ｂの間隔は、一対の内部電極１２ａ，１２ｂの間隔よりも狭くでき、広い電極面積と平坦性が得られるので、後述するように良好な実装性が得られる。

【0014】

そして、第２内部電極１４ａ，１４ｂはそれぞれ厚さ７μｍ程度のＣｕメッキ層からなる外部電極１５ａ，１５ｂにより被覆されている。この外部電極１５ａ，１５ｂは実装時のレーザビームエッチングによるビア形成に際して、レーザビームの衝撃から内部電極や第２内部電極を保護するためのストッパ層として機能すると共に、回路基板の配線層に対して良好な接続性が得られる。

【0015】

なお、電流方向と直交する方向における第２内部電極１４ａ，１４ｂの幅は、内部電極１２ａ，１２ｂの幅よりも大きくすることが好ましく、絶縁性基板１１の幅と等しくしている（図４（ｄ）参照）。これにより、外部電極１５，１５を広面積化し、且つ外部電極表面の平坦性を向上させることができる。

【0016】

絶縁性基板１１の裏面側には、文字または図形または記号からなるマーキング１９ａ，１９ｂが形成されている。このマーキング１９ａ，１９ｂは、外部電極１５ａ，１５ｂの中央部の直下に設けることが好ましい。これにより、実装時のレーザビームエッチングによるビア形成に際して位置合わせの目印として用いることができる。

【0017】

基板内蔵用チップ抵抗器では、回路基板の絶縁体内部に埋め込んだ後、レーザビームを照射してチップ抵抗器を被覆する絶縁層にビアを形成して外部電極を露出させ外部配線に接続する場合があり、ビア形成のため外部電極はできるだけ大きいことが好ましい。この実施例では、回路基板の絶縁体内部に埋め込むチップ抵抗器の実装に好適な、内部電極１２ａ，１２ｂの有効領域（外部との導通を図るに際しての有効領域。即ち、抵抗膜１３にも保護膜１７にも覆われていない領域）よりも大きな第２内部電極１４ａ，１４ｂを備えた基板内蔵用チップ抵抗器を形成することができる。また、内部電極１２ａ，１２ｂの有効領域の間隔よりも、第２内部電極１４ａ，１４ｂの間隔を狭くしたので、微小なチップの限られた範囲内で大きな第２内部電極１４ａ，１４ｂを形成することができる。

【0018】

以上の構成により回路基板に内蔵するのに適した、薄く、且つ基板１１の表面にのみ広面積の外部電極を備えた基板内蔵用チップ抵抗器が得られる。なお、抵抗器のサイズは、例えば１００５型（１．０ｍｍ×０．５ｍｍ）および０６０３型（０．６ｍｍ×０．３ｍｍ）等の通常のチップ抵抗器サイズに適用が可能であり、通常のチップ抵抗器の厚さに比べて薄い、例えば、半分以下の６０〜１５０μｍ程度の厚さにすることができる。

【実施例2】

【0019】

図２は本発明の実施例２の基板内蔵用チップ抵抗器を示す。このチップ抵抗器は、内部電極１２ａ，１２ｂ上に接続し、且つ内部電極１２ａ，１２ｂにおける有効領域よりも大面積とした第２内部電極１４ｃ，１４ｄを備えている。実施例２では、第２内部電極１４ｃ，１４ｄをＡｇを主な導電材料として含有する導電性樹脂により構成し、該電極上にＮｉメッキ層１５ｃ，１５ｄおよびＣｕメッキ層１５ｅ，１５ｆを形成したものである。なお、実施例２においても実施例１と同じく、Ｎｉを主な導電材料として含有する導電性樹脂により第２内部電極を形成し、この第２内部電極にＣｕメッキ層を形成した構造にしてもよい。

【0020】

実施例２でも、実施例１と同様に、内部電極１２ａ，１２ｂはそれぞれ一部が抵抗膜１３および保護膜１７に覆われているため、外部との導通を図るための領域、即ち、内部電極１２ａ，１２ｂにおける抵抗膜１３および保護膜１７に覆われていない領域が、内部電極１２ａ，１２ｂの実際の印刷パターンと比べて狭くなってしまう。そこで、内部電極１２ａ，１２ｂと接続し、保護膜１７および保護膜１８の端部に重なるように第２内部電極１４ｃ，１４ｄを形成することにより、外部との導通を図る大きな領域を確保することができる。

【実施例3】

【0021】

次に、本発明のチップ抵抗器の製造工程の一実施例について説明する。まず、図３（ａ）（ｂ）に示すように、表面（図３（ａ））と裏面（図３（ｂ））とを有する厚さが１００μｍ程度以下のアルミナ等のセラミックスからなる大判の絶縁性基板１１を準備する。この基板１１には、縦横の分割溝ｘ、ｙを備え、デバイス形成後に各区画毎にチップ片に分割可能となっている。なお、分割溝ｘ、ｙは型押しやレーザ加工機により形成する。

【0022】

基板１１の裏面には、一例としてガラスペーストをスクリーン印刷し、乾燥後焼成して厚膜焼成体からなるマーキング１９を形成する。但し、マーキング１９は後述の内部電極１２の形成後に形成してもよく、またマーキング１９は最終工程で印刷等により形成してもよい。マーキング１９の形成方法の他の例としては、レーザを基板１１の裏面に照射して、レーザの照射痕をマーキングとしてもよく、また、基板１１の裏面の全面又はマーキングの形成領域に、エポキシ樹脂等の被膜を形成し、この被膜にレーザを照射して被膜を変色させることによりマーキング１９を形成してもよい。

【0023】

次に、図３（ｃ）に示すように、基板１１の表面の各区画に跨る内部電極パターンをＡｇ−Ｐｄペーストのスクリーン印刷にて形成し、乾燥後焼成することで、厚膜焼成体からなる内部電極１２を形成する。

【0024】

次に、図３（ｄ）に示すように、ＲｕＯ_２ペーストのスクリーン印刷にて一区画両側の内部電極１２，１２に跨る抵抗膜パターンを形成し、乾燥後焼成することで、厚膜焼成体からなる抵抗膜１３を各区画に形成する。そして、図３（ｅ）に示すように、ガラスペーストのスクリーン印刷にて抵抗膜１３の全体を被覆するガラス保護膜パターンをスクリーン印刷にて形成し、乾燥後焼成することで、抵抗膜１３を被覆する厚膜焼成体からなるガラス保護膜（第１保護膜）１７を形成する。

【0025】

次に、図３（ｆ）に示すように、レーザトリミングを適宜行い、抵抗値を調整する。図中の符号Ｔはトリミング跡を示す。そして、図４（ａ）に示すように、エポキシ樹脂等の樹脂ペーストを用いて、ガラス保護膜１７の端部以外を被覆する樹脂保護膜パターンをスクリーン印刷にて形成し、加温硬化することで、ガラス保護膜を被覆する樹脂保護膜（第２保護膜）１８を形成する。この実施例では、第２保護膜は、所定方向において（分割溝ｙ方向において）隣接する区画に渡る帯状のパターンで形成する。なお、保護膜１８は帯状にしないで（分割溝ｘを跨がないで）、各区画毎に区切るようにしてもよいが、第２保護膜の表面の平坦性を確保する上でも、区画に渡る帯状パターンとすることが好ましい。

【0026】

次に、図４（ｂ）に示すように、第２保護膜１８の端部に重なるように、Ｎｉを主な導電成分とした導電性樹脂ペーストを分割溝ｙに沿ってスクリーン印刷して、保護膜１７，１８の一部と内部電極１２上に帯状の第２内部電極パターンを形成し、加温硬化することでＮｉを主な導電成分とした導電性樹脂による帯状の第２内部電極１４を形成する。なお、第２内部電極１４は帯状にしないで（分割溝ｘを跨がないで）、各区画毎に区切るようにしてもよいが、第２内部電極１４の表面の平坦性を確保する上でも、区画に渡る帯状パターンとすることが好ましい。

【0027】

そして、大判の絶縁性基板１１を分割溝ｙに沿って１次ブレークして短冊状基板とし（図４（ｃ）参照）、ついで短冊状基板を分割溝ｘに沿って２次ブレークして、大判の絶縁性基板１１をチップ個片に分割する（図４（ｄ）参照）。更に第２内部電極１４ａ，１４ｂの表面に電解メッキによりＣｕのメッキ膜を形成することで、外部電極となるＣｕメッキ層１５ａ，１５ｂを形成する。この段階で、図１に示す本発明の実施例１のチップ抵抗器が完成する。このチップ抵抗器では、従来のチップ抵抗器と比べ、大きく且つ平坦な外部電極が得られるので、積層回路基板等に内蔵するのに、良好な実装性が得られる。

【0028】

本発明の実施例２のチップ抵抗器の製造工程については、樹脂保護膜１８の形成後に、Ａｇを主な導電成分とした導電性樹脂ペーストをスクリーン印刷して、保護膜１７，１８の一部と内部電極１２上に第２内部電極パターンを形成し、加温硬化することでＡｇを主成分とした導電性樹脂による第２内部電極１４を形成する。

【0029】

そして、１次ブレークと２次ブレークにより、大判の基板１１をチップ個片の基板１１に分割し、第２内部電極１４ａ，１４ｂの表面に電解メッキによりＮｉのメッキ膜を形成し、更に電解メッキによりＣｕのメッキ膜を形成することで、Ｎｉメッキ層１５ｃ，１５ｄおよびＣｕメッキ層１５ｅ，１５ｆからなる外部電極１５，１５を形成する。この段階で、図２に示す本発明の実施例２のチップ抵抗器が完成する。このチップ抵抗器でも、実施例１のチップ抵抗器と同様に、大きく且つ平坦な外部電極が得られる。

【0030】

図５は、本発明のチップ抵抗器の積層回路基板への内装例を示す。この例では、積層回路基板は、絶縁性のシート３１ａ，３１ｂが積層して形成され、本発明のチップ抵抗器が内装されている。このチップ抵抗器は、絶縁性基板１１の表面に抵抗膜が配置され、保護膜により該抵抗膜が被覆され、その両側にＣｕメッキ層を表面に備えた外部電極１５が配置され、外部電極１５は上述のように内部電極に対して大きく形成された、図１、図２に示すチップ抵抗器である。以下に、本発明のチップ抵抗器を積層基板内に内装する工程の一例を説明する。

【0031】

図５（ａ）に示すとおり、絶縁性のシート３１ａに接着剤３５によりチップ抵抗器を固定する。次に図５（ｂ）に示すとおり、チップ抵抗器が収まる貫通孔が形成されたシート３１ｂをシート３１ａに重ね、さらに透明なシート３１ｃを重ね、積層体を得る。その後、この積層体を静水圧プレス法等の手法でプレスし、各シートおよび内蔵したチップ抵抗器を密着させる。図５（ｃ）は、図５（ｂ）に示す積層体をプレスした後、その上下を逆転した図である。画像認識装置を用いてチップ抵抗器の基板１１に印字されたマーキング１９を確認して（符号Ｃ）、レーザＬの照射位置合せを行い、レーザＬをシート３１ａに照射してエッチングする。シート３１ｃは、少なくともマーキング１９を外部から確認できる程度に透明な樹脂シート等である。

【0032】

本発明のチップ抵抗器は広面積の外部電極１５を備えるので、エッチングの許容領域が広がり実装が容易となり、またマーキング１９によりレーザＬの照射位置合せが可能となるため、誤って保護膜表面にレーザを照射する等による不良の発生を防止することができる。また、チップ抵抗器の基板１１の裏面側にマーキング１９を形成したので、マーキング１９の形成が電極には影響しないため、電極寸法や導電性等に影響することがなく好適である。

【0033】

こうして図５（ｄ）に示すとおりビアホール３７が形成される。ビアホール３７内には外部電極１５が露出している。次に図５（ｅ）に示すとおり、ビアホール３７内に導電材料を充填してビア３３を形成し、シート３１ａの表面にビア３３と接続する配線３２を印刷形成する。こうして得られた積層体は、さらにシートを重ね、配線の形成とビアによる層間接続を図ることにより多層化することができる。

【0034】

なお、上述の実施例では、第２内部電極をＮｉまたはＡｇの金属材料と樹脂成分からなる導電性樹脂で形成する例について説明したが、その他の金属材料を主な導電成分とした導電性樹脂で形成することも可能である。第２内部電極を導電性樹脂で形成することで、下層の内部電極１２と抵抗膜１３および第１保護膜１７の重なりによる凸状部等の凹凸を吸収し、表面が平坦で且つ広面積の第２内部電極１４を形成できる。

【0035】

これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。

【産業上の利用可能性】

【0036】

本発明のチップ抵抗器は、基板の表面に形成された内部電極に接続し、該電極と第１および第２保護膜の端部の上面に配置された広面積で且つ平坦な第２内部電極とその表面に形成された外部電極を備えるので、積層回路基板等への実装が容易となる。従って、高実装密度化が要求される積層回路基板等への内装用のチップ抵抗器として好適に利用可能である。

【図1】

【図2】

【図3】

【図4】

【図5】