特許 5664654 電源制御回路および電源制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5664654

(24)【登録日】2014年12月19日

(45)【発行日】2015年2月4日

(54)【発明の名称】電源制御回路および電源制御方法

(51)【国際特許分類】

   H02M 3/28 20060101AFI20150115BHJP

【ＦＩ】

   H02M3/28 C

【請求項の数】9

【全頁数】18

(21)【出願番号】特願2012-532997(P2012-532997)

(86)(22)【出願日】2011年9月7日

(86)【国際出願番号】JP2011070345

(87)【国際公開番号】WO2012033120

(87)【国際公開日】20120315

【審査請求日】2013年2月14日

(31)【優先権主張番号】特願2011-72037(P2011-72037)

(32)【優先日】2011年3月29日

(33)【優先権主張国】JP

(31)【優先権主張番号】特願2010-202903(P2010-202903)

(32)【優先日】2010年9月10日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100092152

【弁理士】

【氏名又は名称】服部 毅巖

(72)【発明者】

【氏名】城山 博伸

(72)【発明者】

【氏名】菅原 敬人

【審査官】 牧 初

(56)【参考文献】

【文献】 特開２０１２−２３８３２（ＪＰ，Ａ）

【文献】 特開２０００−２０６１５９（ＪＰ，Ａ）

【文献】 特開平７−２９８６１２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ３／００−３／４４

Ｈ０２Ｍ ７／０２−７／４０

(57)【特許請求の範囲】

【請求項1】

ＡＣラインの異極間に接続されたコンデンサを有してノイズ除去フィルタを構成する入力回路を介して交流電源に接続される電源制御回路において、
前記交流電源の遮断時に前記コンデンサに残留する蓄積電荷を放電させる放電用回路と、
前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成するレベル比較手段と、
前記レベル比較手段に接続され、前記リセット信号により計時動作がリセットされるとともに所定の計時時間が経過したことを計時すると前記放電用回路で前記蓄積電荷を放電させる計時手段と、
前記交流電源のピーク電圧を表す電圧を保持するピークホールド回路と、
を備え、前記ピークホールド回路は、保持したピーク電圧を基にして、前記レベル比較手段に前記基準信号レベルを供給することを特徴とする電源制御回路。

【請求項2】

前記ピークホールド回路と前記レベル比較手段との間には、前記ピークホールド回路で保持されたピーク電圧を基に前記基準信号レベルを生成するレベルダウン回路が設けられていることを特徴とする請求項１記載の電源制御回路。

【請求項3】

前記所定の計時時間は、前記交流電源の周期より長いことを特徴とする請求項１記載の電源制御回路。

【請求項4】

前記放電用回路は、前記コンデンサの両端を接地電位に接続して前記蓄積電荷を放電させるスイッチ素子を有していることを特徴とする請求項３記載の電源制御回路。

【請求項5】

前記計時手段は、タイマ回路を有し、前記計時時間の経過後に前記タイマ回路から出力されるパルス信号によって前記スイッチ素子を導通するようにしたことを特徴とする請求項４記載の電源制御回路。

【請求項6】

前記タイマ回路と前記スイッチ素子との間に遅延回路を設けたことを特徴とする請求項５記載の電源制御回路。

【請求項7】

前記放電用回路は、前記コンデンサの両端を前記電源制御回路の電源端子に接続して前記蓄積電荷を放電させることを特徴とする請求項３記載の電源制御回路。

【請求項8】

前記レベル比較手段は、前記コンデンサの両端にそれぞれアノードが接続され各カソードが互いに接続された一対のダイオード、前記一対のダイオードのカソードと接地電位の間に接続された抵抗回路、および前記抵抗回路で分圧された電圧を基準信号電圧と比較するコンパレータを有していることを特徴とする請求項１記載の電源制御回路。

【請求項9】

交流電源に接続される入力回路にてＡＣラインの異極間に接続されてノイズ除去フィルタを構成するコンデンサに残留する蓄積電荷を放電する電源制御方法において、
前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を前記コンデンサの端子電圧の増減に応じて増減する信号のピーク電圧値の検出値から生成した基準信号レベルと比較することによりリセット信号を生成し、
前記交流電源の周期より長い所定の計時時間を設定して計時動作を行い、
前記リセット信号により前記計時動作をリセットするとともに、前記計時動作により前記所定の計時時間が経過したことを検出すると、前記蓄積電荷を放電することを特徴とする電源制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コンデンサを有する入力回路を介して交流電源に接続される電源制御回路および電源制御方法に関し、特に交流電源の遮断時に上記コンデンサの放電を行う電源制御回路および電源制御方法に関する。

【背景技術】

【0002】

一般的なスイッチング電源装置として全波整流された交流入力電圧をスイッチングし、所望の直流電圧を生成して外部の負荷に供給するために、従来から電源制御回路が用いられている。ノイズ除去を目的としてスイッチング電源装置に用いられる入力フィルタには、通常ではコンデンサを含む回路が使用される。こうしたノイズフィルタのコンデンサに蓄積された残留電荷を安全に処置するために、従来はコンデンサと並列に放電用の抵抗を接続しておき、ＡＣラインからコンセントを引き抜いたとき、この抵抗を介してコンデンサの残留電荷を放電するようにしている。この方法では、放電抵抗が交流入力電源と常時接続されるため、放電抵抗において電力損失が発生して、スイッチング電源装置の消費電力が増大して電力変換効率が低下する原因となっていた。

【0003】

図１０は、従来のスイッチング電源装置の構成を示す回路図である。
商用電源のＡＣライン１０１には、フィルタ回路１０２を介して整流回路１０３が接続される。フィルタ回路１０２は、コンデンサＣｘ１，Ｃｘ２とインダクタＬＦで構成されている。フィルタ回路１０２の入力側には、ＡＣライン１０１の異極間を短絡する放電用の抵抗Ｒｘが設けられている。

【0004】

ここで、スイッチング電源装置は、整流回路１０３の出力側に接続されたコンデンサ１０４およびトランス１０５と、その１次巻線１０５Ｐに直列接続されたスイッチング素子１０６と、トランス１０５の２次巻線１０５Ｓに接続されたダイオードＤおよび平滑コンデンサＣからなる整流平滑回路１０７とで構成される。そして、スイッチング素子１０６のオンオフを図示しないＰＷＭ制御回路によって制御することで、直流端子１０８ａ，１０８ｂ間に接続された負荷（図示せず）に所定の直流電圧を供給している。

【0005】

このように、スイッチング電源装置では入力部にフィルタ回路１０２が一般的に使用され、ＡＣライン１０１に放出されるノイズを防止する構成となっている。しかし、スイッチング電源がＡＣライン１０１から引き抜かれても、フィルタ回路１０２のコンデンサＣｘ１，Ｃｘ２には電荷が残留し、その電圧によって感電の危険性がある。そこで、ＡＣライン１０１の異極間に放電用の抵抗Ｒｘを挿入して、ＡＣライン１０１から切断されたときコンデンサＣｘ１，Ｃｘ２を放電するように構成されている。

【0006】

ここでの問題は、常時放電用の抵抗ＲｘがＡＣライン１０１に接続されているため、電力変換効率が低下することにある。
特許文献１には、空気調和機の電子制御装置の発明が開示されている。図１１は、特許文献１に開示されている従来のスイッチング電源装置を構成する電子制御装置を示す回路図である。

【0007】

図１１のスイッチング電源装置においては、コンセント２０１から供給される交流入力電源の異極間に放電抵抗２０２と、交流電源が供給されていることを検知する停電検知素子２０３が直列に接続され、これらの素子２０２，２０３と並列に、放電抵抗２０２よりも低抵抗の抵抗素子２０４と、停電検知素子２０３からの検知信号を受けて動作する制御部２０５によりオンオフされるスイッチ２０６を備えている。

【0008】

特許文献１の電子制御装置２０７では、放電抵抗２０２より抵抗値の小さな抵抗素子２０４とスイッチ２０６とを直列に接続して、コンセント２０１が抜かれたことを検出してスイッチ２０６をオンさせる。これにより、コンセント２０１がＡＣラインから引き抜かれたときのみ抵抗素子２０４が接続されるため、交流異極間の残留電圧をより早く低下させることができるというものである。なお、コンセント２０１はコネクタ２０８を介して電子制御装置２０７に交流電源を供給し、交流電源がノイズフィルタ２０９、コンデンサ２１０、さらに整流素子２１１とコンデンサ２１２を通って制御部２０５の電源として供給される。

【0009】

ここでは、コンセント２０１がＡＣラインに接続されているときは、放電抵抗２０４が回路から切り離されているので損失が発生しない。コンセント２０１が引き抜かれると、放電抵抗２０４が接続されるためコンデンサ２１０が放電される。

【0010】

特許文献１のスイッチング電源装置の問題は、スイッチ２０６を用いるために全体の構造が大きくなることである。また、特に重要な問題として、ＡＣラインからコンセント２０１が引き抜かれたことを検出する方法についての開示がなされていないために、具体性に欠けている点が挙げられる。

【0011】

つぎに、特許文献２は別のスイッチング電源装置の発明を示す。図１２は、特許文献２に開示されている従来のスイッチング電源装置の構成例を示す回路図である。
ここでは、入力交流電圧を整流回路３０１で整流した直流電圧を主スイッチング素子Ｑでスイッチングし、制御手段３０２が、トランスＮの２次側からフィードバックされる出力電圧情報に応じてスイッチングを制御することで、出力電圧を所望とする値に安定化するようにしたスイッチング電源装置において、整流回路３０１の入力側に介在される複数の直列抵抗Ｒ１１，Ｒ１２と、直列抵抗Ｒ１１，Ｒ１２の接続点から制御手段３０２へ起動用の電流を供給する抵抗Ｒ２とを含むことを特徴とする。

【0012】

このスイッチング電源装置では、従来個別に設けられていた放電用抵抗と制御回路の起動用抵抗が、起動抵抗Ｒ２，Ｒ１１，Ｒ１２によって兼用されている。これにより、特許文献２のスイッチング電源装置では、個別に発生していた損失を削減することが可能である。

【0013】

ところが、図１２のスイッチング電源装置においては、個別に発生していた損失を削減することができても、電力損失を完全になくすことはできない。
つぎに、特許文献３はフィルタ回路のコンデンサを放電させるようにした直流電源装置の発明を示す。図１３は、特許文献３に開示されている従来のスイッチング電源装置の構成例を示す回路図である。

【0014】

この直流電源装置は、交流電源の双極に接続されローパスフィルタを構成するアクロスザラインコンデンサＣｙ５を備えたものである。
交流電源のそれぞれの極に対して、交流電源の極につながる第１のコンデンサＣｙ１，Ｃｙ２と、この第１のコンデンサＣｙ１，Ｃｙ２の他端とアノードを接続した第１のダイオードＤｙ３，Ｄｙ５と、この第１のダイオードＤｙ３，Ｄｙ５のアノードにそれぞれカソードを接続する第２のダイオードＤｙ２，Ｄｙ４とを具備している。

【0015】

また、交流電源のそれぞれの極を入力側とする交流電圧整流用のブリッジダイオード４０１を備えるとともに、一端が二つの第１のダイオードＤｙ３，Ｄｙ５のカソードに共通に接続され、他端が二つの第２のダイオードＤｙ２，Ｄｙ４のアノードおよび交流電圧整流用のブリッジダイオード４０１の負極に接続される第２のコンデンサＣｙ３を有している。この直流電源装置は、さらに第２のコンデンサＣｙ３の両端に並列に接続された第１の抵抗Ｒｙ１、第２のコンデンサＣｙ３と第１の抵抗Ｒｙ１の両端電圧がゲートに入力される第１のトランジスタＱ３、および第１のトランジスタＱ３のドレイン電圧がゲートに入力される第２のトランジスタＱ４を備えている。なお、入力電圧検出器としてのコンパレータ４０２、当該直流電源装置が駆動する外部装置が動作中であることを示す信号を出す検出器としてのフォトカプラ４０３も備えている。

【0016】

さらに、第１のトランジスタＱ３は、交流電源が接続される状態においてはオンし、第１のトランジスタＱ３に従続接続される第２のトランジスタＱ４はオフし、第２のトランジスタＱ４のドレイン側抵抗Ｒｙ４とソース側抵抗Ｒｙ３に電流を流さない。また、交流電源が非接続状態となると第１のトランジスタＱ３は、ほぼ瞬時にオフするとともに第２のトランジスタＱ４はオンし、第２のトランジスタＱ４のドレイン側抵抗Ｒｙ４とソース側抵抗Ｒｙ３を通じて、所定の時間内でアクロスザラインコンデンサＣｙ５の充電電圧を放電する。

【0017】

ＡＣ入力が供給されている間は、第１のコンデンサＣｙ１→第１のダイオードＤｙ３→第２のコンデンサＣｙ３、もしくは第１のコンデンサＣｙ２→第１のダイオードＤｙ５→第２のコンデンサＣｙ３という経路で、常に第２のコンデンサＣｙ３が充電される。そのため、第１のトランジスタＱ３のゲート電圧がＨ（ハイ、すなわちツェナーダイオードＤｙ６のツェナー電圧）となり、第１のトランジスタＱ３はオンを維持される。このとき、第２のトランジスタＱ４のゲート電圧がＬ（ロウ）となり、第２のトランジスタＱ４はオフする。

【0018】

つぎに、ＡＣ入力の供給が止まると第２のコンデンサＣｙ３が充電されなくなって、第１のトランジスタＱ３のゲート電圧が低下し、第１のトランジスタＱ３がオフする。すると第２のトランジスタＱ４のゲートが第２の抵抗Ｒｙ２でプルアップされて第２のトランジスタＱ４がオンする。第２のトランジスタＱ４に接続されている第４の抵抗Ｒｙ４は低抵抗に設定されているので、アクロスザラインコンデンサＣｙ５を短時間で放電する。

【先行技術文献】

【特許文献】

【0019】

【特許文献1】特開２００６−２４６６６６号公報（段落番号［００１２］、図１および図２）

【特許文献2】米国特許第６，７０３，７９３号明細書（ＦＩＧ１）、対応日本特許：特開２００３−５２１７６号公報

【特許文献3】特開２００６−２０４０２８号公報（段落番号［００１５］〜［００４１］、図１）

【発明の概要】

【発明が解決しようとする課題】

【0020】

特許文献１の空気調和機の電子制御装置ではスイッチ２０６を用いており、実際にはスイッチ２０６としてリレー回路が必要になると考えられるため、構造が大きくなる。また、この電子制御装置で重要となるＡＣコンセント２０１が引き抜かれたことを検出する方法については未開示であって、具体性に欠けている。

【0021】

特許文献２のスイッチング電源装置では、抵抗を兼用することで定常的な損失を削減することはできるが、電力損失を完全になくすことはできない。
特許文献３の直流電源装置では、抵抗Ｒｙ１によって第２のコンデンサＣｙ３の電荷が常に放電される状態となっており、これらの積（Ｃｙ３・Ｒｙ１）に規定される放電時定数はそれほど大きくとることができない。したがって、ここでも無駄な消費電流が発生するという問題があった。また、集積回路において容量素子を配置するためには大きな面積が必要であるが、図１３に示す放電回路を集積回路内に設ける場合に、放電回路のために３つもコンデンサＣｙ１，Ｃｙ２，Ｃｙ３を必要とすることは問題である。

【0022】

本発明はこのような点に鑑みてなされたものであり、入力回路のコンデンサの放電に関し、定常的な電力損失が発生しない電源制御回路を提供することを目的とする。また、コンセントがＡＣラインから抜かれたことを検出して、コンデンサに残留する蓄積電荷を放電するようにした電源制御方法を提供することを目的とする。

【課題を解決するための手段】

【0023】

本発明では上記問題を解決するために、ＡＣラインの異極間に接続されたコンデンサを有してノイズ除去フィルタを構成する入力回路を介して交流電源に接続される、以下のような電源制御回路が提供される。
この電源制御回路は、前記交流電源の遮断時に前記コンデンサに残留する蓄積電荷を放電させる放電用回路と、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を基準信号レベルと比較することによりリセット信号を生成するレベル比較手段と、前記レベル比較手段に接続され、前記リセット信号により計時動作がリセットされるとともに所定の計時時間が経過したことを計時すると前記放電用回路で前記蓄積電荷を放電させる計時手段と、前記交流電源のピーク電圧を表す電圧を保持するピークホールド回路と、を備え、前記ピークホールド回路は、保持したピーク電圧を基にして、前記レベル比較手段に前記基準信号レベルを供給することを特徴とする。

【0024】

また、本発明では上記問題を解決するために、交流電源に接続される入力回路にてＡＣラインの異極間に接続されてノイズ除去フィルタを構成するコンデンサに残留する蓄積電荷を放電する電源制御方法が提供される。
この電源制御方法では、前記コンデンサの端子電圧に比例もしくは前記コンデンサの端子電圧の増減に応じて増減する信号を前記コンデンサの端子電圧の増減に応じて増減する信号のピーク電圧値の検出値から生成した基準信号レベルと比較することによりリセット信号を生成し、前記交流電源の周期より長い所定の計時時間を設定して計時動作を行い、前記リセット信号により前記計時動作をリセットするとともに、前記計時動作により前記所定の計時時間が経過したことを検出すると、前記蓄積電荷を放電することを特徴とする。

【発明の効果】

【0025】

本発明によれば、交流電源から入力回路が切り離されていない場合には、放電回路が常時接続されないため、放電抵抗による電力損失の削減が可能である。
また、本発明の電源制御回路の電源制御方法によれば、コンセントがＡＣラインから抜かれたことを検出して、コンデンサに残留する蓄積電荷を確実に放電することができる。

【0026】

本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

【図面の簡単な説明】

【0027】

【図1】第１の実施の形態のスイッチング電源装置の構成を示す図である。

【図2】図１のスイッチング電源装置の動作を説明するための波形図である。

【図3】図１のタイマ回路の具体例を示す回路図である。

【図4】第１の実施の形態の変形例の構成を示す回路図である。

【図5】図４のスイッチング電源装置の動作を説明するための波形図である。

【図6】第２の実施の形態のスイッチング電源装置の構成を示す図である。

【図7】本発明の電力損失削減効果を示す図である。

【図8】第３の実施の形態のスイッチング電源装置における制御用集積回路の構成を示す図である。

【図9】図８の制御用集積回路の動作を説明するための波形図である。

【図10】従来のスイッチング電源装置の構成を示す回路図である。

【図11】特許文献１に開示されている従来のスイッチング電源装置を構成する電子制御装置を示す回路図である。

【図12】特許文献２に開示されている従来のスイッチング電源装置の構成例を示す回路図である。

【図13】特許文献３に開示されている従来のスイッチング電源装置の構成例を示す回路図である。

【発明を実施するための形態】

【0028】

以下、本発明の電源制御回路および電源制御方法について、スイッチング電源装置の実施の形態を示す図面を参照して説明する。
（第１の実施の形態）
図１は、第１の実施の形態のスイッチング電源装置の構成を示す図である。

【0029】

商用電源のＡＣライン１には、フィルタ回路２を介して整流回路３が接続される。フィルタ回路２は、コンデンサＣｘ１，Ｃｘ２とインダクタＬＦで構成されている。図１０の従来装置と異なる点は、フィルタ回路２の入力側に放電用の抵抗（Ｒｘ）が設けられていないことである。

【0030】

ここで、スイッチング電源装置は、整流回路３の出力側に接続された入力コンデンサ４およびトランス５と、その１次巻線５Ｐに直列接続されたスイッチング素子６と、トランス５の２次巻線５Ｓに接続されたダイオードＤおよび平滑コンデンサＣからなる平滑回路７とで構成される。そして、スイッチング素子６のオンオフを図示しないＰＷＭ制御回路によって制御することで、直流端子８ａ，８ｂ間に接続された負荷（図示せず）に所定の直流電圧を供給している。

【0031】

このように、スイッチング電源装置では一般的に入力部にフィルタ回路２が使用され、ＡＣライン１に放出されるノイズを防止する構成となっている。しかし、スイッチング電源がＡＣライン１から引き抜かれても、フィルタ回路２のコンデンサＣｘ１、Ｃｘ２には電荷が残留し、その電圧によって感電の危険性がある。この実施の形態の装置では、ＡＣライン１の異極間に放電用の抵抗を挿入せずに、ＡＣライン１から切断されたとき、以下の放電用回路によってコンデンサＣｘ１，Ｃｘ２の蓄積電荷を放電するように構成されている。

【0032】

すなわち、交流電源の両極が接続されるＡＣライン１には、互いのカソードが接続された一対のダイオードＤ１１，Ｄ１２のアノードがそれぞれ接続され、これらダイオードＤ１１，Ｄ１２の接続点Ｐａには、抵抗Ｒ１３，Ｒ１４を直列接続した抵抗回路が接続されている。抵抗Ｒ１３とＲ１４の接続点Ｐｂは、コンパレータ８の反転入力端子（−）に接続され、その非反転入力端子（＋）は基準電源９に接続されている。コンパレータ８は、抵抗回路で分圧されたフィルタ回路２の出力電圧（フィルタ回路２の２つの出力端子のうち、高電位側端子の電圧）を基準信号電圧と比較して、その出力端子Ｐｃの電位を決定している。また、コンパレータ８の出力端子は、所定のセット時間（計時時間）に設定されたタイマ回路１０のリセット端子に接続され、コンパレータ８からタイマ回路１０に対してリセット信号が供給されている。

【0033】

なお、タイマ回路１０では、所定のセット時間（計時時間）として、少なくとも後述する１０ｍｓより長い時間に、一般には交流電源の周波数よりも長い時間、例えば２倍以上の時間に設定されている。

【0034】

ダイオードＤ１１，Ｄ１２の接続点Ｐａは、さらに抵抗Ｒ１５を介してスイッチ素子Ｑ６を構成するＮ型ＭＯＳＦＥＴのドレイン端子に接続され、スイッチ素子Ｑ６のソース端子は接地されている。また、このスイッチ素子Ｑ６を構成するＮ型ＭＯＳＦＥＴのゲート端子がコンパレータ８によってリセット制御されるタイマ回路１０に接続されている。したがって、スイッチ素子Ｑ６は、タイマ回路１０の出力端子点Ｐｄの電位に応じてオンオフ制御されることになる。

【0035】

図２は、図１のスイッチング電源装置の動作を説明するための波形図である。
同図（Ａ）は、接続点Ｐａ（図ではＰａ点と記している、以下同様。）での電圧信号の変化を示している。

【0036】

ＡＣライン１に交流電源が接続されている間は、点Ｐａには交流電源を全波整流した電圧波形が現れる。同図（Ｂ）には、接続点Ｐｂ（図ではＰｂ点と記している、以下同様。）での電圧信号と、基準電源９の基準電圧Ｖｒｅｆを示している。ここでは、抵抗Ｒ１３，Ｒ１４で抵抗分圧された電圧がコンパレータ８の反転入力端子（−）に入力され、基準電圧Ｖｒｅｆと比較される。

【0037】

したがって、交流電源が接続されている間は、コンパレータ８の出力端子Ｐｃには全波整流波形に合わせて電源周波数の２倍の周波数信号がリセット信号として現れる。図２（Ｃ）には、タイマ回路１０への入力信号波形を示している。いま、例えばＡＣライン１での電源周波数が５０Ｈｚであれば、交流電源が切り離されるタイミングｔ５以前には、１０ｍｓ毎のタイミングｔ１〜ｔ４でパルス状の波形がリセット信号として現れることになる。すなわち、ＡＣオンであれば、１０ｍｓ毎にタイマ回路１０はリセットされる。したがって、同図（Ｄ）に示すタイマ回路１０の出力端子Ｐｄの電位には変化がない。

【0038】

タイミングｔ５でＡＣライン１から交流電源が切り離されて交流電源が遮断されると、フィルタ回路２を構成するコンデンサＣｘ１，Ｃｘ２の蓄積電荷が残留した状態で維持され、接続点Ｐａ、接続点Ｐｂでの電圧が低下しなくなる。そのため、コンパレータ８からタイマ回路１０に対してリセット信号が出力されなくなる。

【0039】

交流電源が遮断されてからは、タイマ回路１０にリセット信号が入らなくなる。そのため、タイマ回路１０の計時時間（Ｔａ）として例えば５０ｍｓが設定されていた場合は、最後のリセット信号が供給されたタイミングｔ４からＴａ時間が経過したタイミングｔ６でタイマ回路１０からスイッチ素子Ｑ６のゲートに対して出力されるゲート信号がＨ（ハイ）になる。こうして、放電用回路を構成するスイッチ素子Ｑ６がオンすることで、コンデンサＣｘ１，Ｃｘ２の蓄積電荷がダイオードＤ１１，Ｄ１２および抵抗Ｒ１５を介して放電することができる。

【0040】

なお、上述したスイッチング電源装置では、分圧用の抵抗Ｒ１３，Ｒ１４がＡＣライン１に接続されるようになるが、これらの抵抗Ｒ１３，Ｒ１４の抵抗値はコンデンサＣｘ１，Ｃｘ２の放電に必要な時間と無関係に設定できる。すなわち、抵抗Ｒ１３，Ｒ１４には高抵抗値のものを使用することが可能であるから、定常的な損失をほぼゼロにすることができる。

【0041】

図３は、図１のタイマ回路の具体例を示す回路図である。
タイマ回路１０の一例として、コンデンサＣ８と抵抗Ｒ１６を用いた回路構成を示している。すなわち、タイマ回路１０の入力端子であるトランジスタスイッチＱ７のベースにはコンパレータ８の出力信号（これもＰｃで表す）が接続され、タイマ回路１０にコンパレータ８からのリセット信号が入力されるとトランジスタスイッチＱ７がオンしてコンデンサＣ８の電荷が放電され、リセット信号が解除された瞬間から電源ＶｃｃからコンデンサＣ８への充電が開始される。コンデンサＣ８と抵抗Ｒ１６によって決まるセット時間が経過すると、充電電圧がコンパレータ１１の基準電位Ｖｒｅｆ１を超えて、スイッチ素子Ｑ６に入力されるタイマ回路１０の出力端子Ｐｄの電位をＨ（ハイ）にする。

【0042】

したがって、タイマ回路１０のセット時間を、リセット信号の周期より長い所定の計時時間、例えば交流電源の周期以上、好ましくは交流電源の周期の２倍以上に設定することで、交流電源の遮断時に計時時間がこのセット時間を経過した後に、放電用回路を構成するスイッチ素子Ｑ６が作動して、蓄積電荷を放電させることができる。

【0043】

（変形例）
図４は、第１の実施の形態の変形例の構成を示す回路図である。第１の実施の形態での回路構成と異なる点は、タイマ回路１０の出力端子とスイッチ素子Ｑ６との間に遅延回路２０を設けたことである。

【0044】

図５は、図４のスイッチング電源装置の動作を説明するための波形図である。
従来から交流電源を整流するスイッチング電源装置では、ダイオードＤ１１，Ｄ１２、抵抗Ｒ１３，Ｒ１４，Ｒ１５、スイッチ素子Ｑ６および接続点Ｐａ，Ｐｂに接続されている配線ラインにそれぞれ付随する寄生容量などの影響で、接続点Ｐａの電圧が０Ｖまで低下しない場合がある。すなわち、接続点Ｐａ，Ｐｂの電圧が、入力回路のコンデンサの端子電圧の増減に応じて増減するものの、完全な比例関係ではなくなる場合がある。そのため、リセット信号を生成するレベル比較手段（コンパレータ８）では、その基準電源９の基準信号電圧（Ｖｒｅｆ２）を、図２に示す電圧Ｖｒｅｆと比較してより高く設定する必要がある。ところが、タイマ回路１０を図３の構成とした場合には、接続点Ｐｂでの電圧がＶｒｅｆ２に達するとタイマ回路１０がリセットされてその出力端子Ｐｄの電圧がＬ（ロウ）になり、これによりスイッチ素子Ｑ６がオフして放電が止まってしまう。Ｖｒｅｆ２はある程度高い電圧となるので、コンデンサＣｘ１，Ｃｘ２の蓄積電荷が放電しきれないことになる。

【0045】

そこで、放電用回路を構成するスイッチ素子Ｑ６のオン時間を遅延回路２０に設定された時間（Ｔｂ）分だけ放電時間を延ばすことによって、図５（Ｅ）に示すように、タイミングｔ７でタイマ回路１０の出力がＬ（ロウ）に変化した後も、タイミングｔ８までスイッチ素子Ｑ６のオン状態を維持し、放電用回路の動作時間を長くできる。すなわち、基準電源９の基準信号（Ｖｒｅｆ２）相当の電圧を超えて放電が継続することになり、コンデンサＣｘ１，Ｃｘ２の蓄積電荷が確実に放電される。

【0046】

（第２の実施の形態）
図６は、第２の実施の形態のスイッチング電源装置の構成を示す図である。
このスイッチング電源装置では、制御用の回路（電源制御回路）３０内にコンパレータ８およびタイマ回路１０が組み込まれた構成となっている。回路３０には、そのＶＨ端子にダイオードＤ１１，Ｄ１２を介して交流電源の全波整流波形が供給されている。制御用の回路３０内には、スイッチング素子６を制御するＰＷＭ制御回路３１、電源スタート時に駆動電力を生成するスタート回路３２、およびスタート制御回路３３も構成されている。回路３０の外部端子としては、ＤＯ端子が抵抗Ｒ１７を介してスイッチング素子６のゲートに接続されている。また、ＶＣＣ端子はコンデンサＣ８を介して接地されるとともに、ダイオードＤ１３のカソードに接続されている。ダイオードＤ１３のアノードは、トランス５の補助巻線５Ｃの一端に接続され、補助巻線５Ｃの他端は接地されている。

【0047】

スタート制御回路３３は、オア回路３４を介してスタート回路３２にスタート制御信号を出力している。また、タイマ回路１０もオア回路３４を介してスタート回路３２にオンオフ制御信号を出力している。コンデンサＣ８は、起動時にスタート回路３２を介して端子ＶＨから供給される起動電流によって充電される。また、スイッチング電源装置の運転時には、スタート制御回路３３からの制御信号によりスタート回路３２がオフ状態とされるが、補助巻線５Ｃでの誘起電圧をダイオードＤ１３で整流し、コンデンサＣ８で平滑化することで、ＶＣＣ端子に所定電圧を供給している。

【0048】

ＡＣライン１に交流電源が接続されている間は、点Ｐａには交流電源を全波整流した電圧波形が現れる。交流電源が遮断されると、タイマ回路１０からオア回路３４を介してスタート回路３２にオン信号が出力される。これによりスタート回路３２がオンして、ＶＨ端子とＶＣＣ端子を接続することによって、フィルタ回路２のコンデンサＣｘ１，Ｃｘ２からその蓄積電荷をコンデンサＣ８に対して放電させることができる。

【0049】

この場合、フィルタ回路２のコンデンサＣｘ１，Ｃｘ２には、その放電後にも回路３０の電源電圧Ｖｃｃ程度の電圧が残留する。しかし、通常の回路３０の電源電圧Ｖｃｃは高々２０Ｖ程度であるため、コンセントを引き抜いたときの安全面には問題はない。

【0050】

また、フィルタ回路２のコンデンサ容量は、使用されるセットにもよるが１μＦ以下程度である。これと比較してＶＣＣ端子に接続されるコンデンサＣ８には、数１０μＦから１００μＦ程度のものが使用される。したがって、これらの容量値の間には、１００倍程度の差があるため、フィルタ回路２の残留電荷をＶＣＣ端子に放電しても、コンデンサＣ８の電圧が大きく上昇することはなく、安全性に問題はない。

【0051】

以上、本実施の形態では、交流電源の遮断時に回路３０に内蔵されるスタート回路３２をオンさせて、コンデンサＣｘ１，Ｃｘ２の蓄積電荷をＶＣＣ端子に対して放電させている。

【0052】

図７に、図１０に示す従来のスイッチング電源装置における入力フィルタの電力損失と第１，２の実施の形態のスイッチング電源装置における入力フィルタの電力損失との比較を示す。本実施の形態のスイッチング電源装置では、図７に示すように、従来のノイズ除去フィルタ（入力フィルタ）の電力損失（２３ｍＷ）を０ｍＷまで低減できる利点がある。

【0053】

また、図１に示す第１の実施の形態および図４に示す変形例において、抵抗Ｒ１３とＲ１４，コンパレータ８，基準電源９，タイマ回路１０および遅延回路２０を、第２の実施の形態と同様に一つの集積回路内に構成して電源制御回路とすることができる。

【0054】

（第３の実施の形態）
上述した第１、あるいは第２の実施の形態のスイッチング電源装置（図１、図６）では、いずれもコンパレータ８に入力するフィルタ回路の出力電圧が、商用周波数に応じたタイミングで確実に基準電圧Ｖｒｅｆあるいは基準信号電圧（Ｖｒｅｆ２）以下になる場合にのみ有効に動作する。しかしながら、さらに低い待機電力で電力変換動作を実現するには、直列抵抗回路を構成する抵抗Ｒ１３，Ｒ１４の抵抗値を大きくする必要がある。また、ＡＣライン１から供給される商用交流電圧が２２０Ｖのように、その入力電圧が高いものであると、それが低位相角の領域に変化した場合でも、商用交流電圧が１００Ｖの場合に設定されていた基準電圧Ｖｒｅｆあるいは基準信号電圧（Ｖｒｅｆ２）以下まで低下しなくなってしまう。これは、抵抗Ｒ１３，Ｒ１４の抵抗値が大きかったり、商用交流電圧の電圧が高かったりすると、接続点Ｐｂに付随する寄生容量を抵抗Ｒ１３，Ｒ１４で放電しきれないからである。この場合、接続点Ｐｂの電圧は、入力回路のコンデンサの端子電圧の増減に応じて増減するものの、完全な比例関係を保てなくなっている。

【0055】

すなわち、商用交流電圧の入力電圧が高い場合に、スイッチング電源装置がＡＣライン１からコンセントを引き抜いていないにもかかわらず、タイマ回路１０に対してリセット信号が供給されなくなって、スイッチ素子Ｑ６がオンして、そこから放電電流が流れるという誤動作のおそれがあった。したがって、交流電圧が１００〜２２０Ｖの広い電圧範囲の商用電源であっても、タイマ回路１０を確実にリセット動作させるためには抵抗Ｒ１３，Ｒ１４の抵抗値をある程度まで小さくせざるを得ず、待機電力が上昇するという問題があった。

【0056】

図８は、この課題を解決する第３の実施の形態のスイッチング電源装置における制御用集積回路の構成を示す図である。
制御用の集積回路４０は、ピークホールド回路４０ａ、レベルダウン回路４０ｂ、タイマ／リセット回路４０ｃ、放電検出回路４０ｄおよび放電制御回路４０ｅによって放電用回路を構成している。ここでは、ダイオードＤ１１，Ｄ１２を介して交流電源の全波整流波形が抵抗Ｒ１３，Ｒ１４の直列抵抗回路に供給されている。ダイオードＤ１１，Ｄ１２の接続点Ｐａは、さらに抵抗Ｒ１５を介してスイッチ素子Ｑ６を構成するＮ型ＭＯＳＦＥＴのドレイン端子に接続され、スイッチ素子Ｑ６のソース端子は接地されている。

【0057】

なお、スイッチング電源装置自体の構成については、図１に示した装置と同様に、整流回路３の出力側に接続された入力コンデンサ４およびトランス５と、その１次巻線５Ｐに直列接続されたスイッチング素子６と、トランス５の２次巻線５Ｓに接続されたダイオードＤおよび平滑コンデンサＣからなる平滑回路７とで構成される。フィルタ回路２の入力側に放電用の抵抗（Ｒｘ）が設けられておらず、ＡＣライン１から切断されたとき、放電用回路によってコンデンサＣｘ１，Ｃｘ２の蓄積電荷を放電する。

【0058】

すなわち、抵抗Ｒ１３と抵抗Ｒ１４の接続点Ｐｂは、ピークホールド回路４０ａを構成するオペアンプ（演算増幅回路）４１の非反転入力端子（＋）、タイマ／リセット回路４０ｃを構成するコンパレータ４３の反転入力端子（−）、および放電検出回路４０ｄを構成するコンパレータ４５の反転入力端子（−）にそれぞれ接続されている。コンパレータ４５の非反転入力端子（＋）は基準電源４６に接続されている。

【0059】

ピークホールド回路４０ａでは、オペアンプ４１の出力端子がトランジスタＱ８のゲートに接続され、トランジスタＱ８を介してコンデンサＣ９に電源Ｖｃｃが接続されるように構成されている。また、トランジスタＱ８とコンデンサＣ９との接続点は、オペアンプ４１の反転入力端子（−）と接続されている。さらに、コンデンサＣ９と並列にトランジスタスイッチＱ９が設けられている。

【0060】

レベルダウン回路４０ｂは、オペアンプ４２と直列抵抗回路とから構成され、このオペアンプ４２の非反転入力端子（＋）には、ピークホールド回路４０ａの出力端子Ｐ４ａから電圧信号が入力している。また、オペアンプ４２は、出力端子と反転入力端子（−）が接続されてボルテージフォロワ回路を構成している。オペアンプ４２の出力端子は、直列抵抗回路の一方の抵抗Ｒ１８と接続されている。抵抗Ｒ１８は抵抗Ｒ１９を介して接地され、タイマ／リセット回路４０ｃに対して、抵抗Ｒ１８と抵抗Ｒ１９の接続点の電圧信号が基準電圧Ｖｒｅｆ３として供給されている。

【0061】

タイマ／リセット回路４０ｃは、コンパレータ４３とタイマ回路４４から構成されている。コンパレータ４３では、その非反転入力端子（＋）に基準電圧Ｖｒｅｆ３が供給され、抵抗Ｒ１３と抵抗Ｒ１４の接続点Ｐｂから供給される分圧された全波整流波形と比較されている。また、コンパレータ４３の出力端子は、タイマ回路４４のリセット端子（Ｒ）に接続されている。タイマ回路４４は、所定のセット時間（計時時間）として、一般には交流電源の周波数よりも長い時間、例えば２倍以上の時間が設定されている。

【0062】

放電検出回路４０ｄは、上述した第１、あるいは第２の実施の形態におけるコンパレータ８に相当するコンパレータ４５を備えている。コンパレータ４５は、その非反転入力端子（＋）が基準電源４６と接続され、その出力端子は放電制御回路４０ｅのアンドゲート４７に接続されている。

【0063】

放電制御回路４０ｅは、アンドゲート４７およびフリップフロップ回路４８から構成されている。フリップフロップ回路４８は、そのセット入力端子（Ｓ）がタイマ／リセット回路４０ｃのタイマ回路４４の出力端子と接続されている。また、フリップフロップ回路４８の出力端子（Ｑ）は、スイッチ素子Ｑ６のゲート端子と接続されるとともに、アンドゲート４７と接続されている。

【0064】

つぎに、このように構成された第３の実施の形態のスイッチング電源装置の動作について説明する。図９は、図８の制御用集積回路の動作を説明するための波形図である。
図９（Ａ）には、接続点Ｐｂに生じる交流電源の全波整流波形を分圧した電圧信号を示している。ここでは、接続点Ｐｂに付随する寄生容量がスイッチング周期中に放電しきれず、接続点Ｐｂの電位が低下しにくくなっている場合を示している。集積回路４０には、そのＶＨ端子にダイオードＤ１１，Ｄ１２を介して交流電源の全波整流波形が供給されている。ピークホールド回路４０ａでは、接続点Ｐｂでの電圧信号が上昇すると、オペアンプ４１の反転入力端子（−）の電圧が非反転入力端子（＋）の電圧に追従するように（仮想短絡するように）、トランジスタＱ８が導通して、コンデンサＣ９に電荷が注入される。商用電源の周波数（５０Ｈｚ／６０Ｈｚ）の１周期ごとに、交流入力電圧がそのピーク値を過ぎて低下し始めると、接続点Ｐｂでの電圧信号も低下するが、コンデンサＣ９の放電経路がないため、図９（Ｂ）に示すように、Ｐ４ａ点の電圧信号はピーク値に維持される。

【0065】

レベルダウン回路４０ｂでは、コンデンサＣ９によって維持されたピーク値をオペアンプ４２からなるボルテージフォロワ回路でバッファリング（インピーダンス変換）し、さらに直列抵抗回路によって分圧して生成した基準電圧Ｖｒｅｆ３をタイマ／リセット回路４０ｃに出力する。ここでは、抵抗Ｒ１８と抵抗Ｒ１９の抵抗値を選択することによって、ピーク値を任意の割合で低下させることができる。すなわち、抵抗Ｒ１８と抵抗Ｒ１９の分圧比を接続点Ｐｂの電位の低下特性に合わせて設定することができる。

【0066】

抵抗Ｒ１８と抵抗Ｒ１９の分圧比を接続点Ｐｂの電位の低下特性に合わせて設定することにより、交流入力電圧が活きている場合には、接続点Ｐｂの電位が商用周波数の周期毎に、すなわち、図９に示すタイミングｔ１，ｔ２で確実に基準電圧Ｖｒｅｆ３以下になるようにすることができる。図９（Ｃ）に示すＰ４ｂ点の電圧信号は、コンパレータ４３の出力信号であって、このタイミングｔ１，ｔ２でＨレベルとなる。こうしてＰ４ｂ点のＨレベルの電圧信号がタイマ回路４４のリセット端子（Ｒ）に供給されると、タイマ回路４４がリセットされる。このとき、Ｐ４ｂ点の電圧信号はピークホールド回路４０ａのトランジスタスイッチＱ９をオンし、コンデンサＣ９の電荷を放電するので、Ｐ４ｂ点の電圧信号は短時間でＬレベルに戻る。Ｐ４ｂ点の電圧信号がＬレベルに戻るとトランジスタスイッチＱ９はオフし、コンデンサＣ９にはトランジスタスイッチＱ９がオフした瞬間の接続点Ｐｂの電位が記憶される。トランジスタスイッチＱ９がオフした直後は接続点Ｐｂの電位が下がり続けるので、コンデンサＣ９はトランジスタスイッチＱ９がオフした瞬間の接続点Ｐｂの電位を保持する。その後、接続点Ｐｂの電位が上昇に転じ、コンデンサＣ９の電圧より上回ると、コンデンサＣ９の電圧は上昇を開始する。

【0067】

交流入力のピーク付近でＡＣライン１から切断されたとすると、電荷を放電する経路がないため、コンデンサＣｘ１，Ｃｘ２の蓄積電荷が保持される。この状態では、ＶＨ電圧の分圧された交流波形が一定電圧以下にならない。そのため、コンパレータの出力信号がＬレベルに維持された状態が、タイマ回路４４に設定された時間を越えて継続する。

【0068】

すなわち、タイミングｔ３で交流入力電圧が遮断された場合には、接続点Ｐｂでの電圧信号の電位レベルは低下しないので、コンパレータ４３はＬレベルが維持され、Ｐ４ｂ点の電圧信号としてリセット信号がタイマ回路４４に出力されない。これにより、タイマ回路４４がタイミングｔ４でタイムアップして出力をＨレベルに反転し、フリップフロップ回路４８をセットする。フリップフロップ回路４８がセットされてその出力がＨレベルになるとスイッチ素子Ｑ６がオンし、その後のタイミングｔ５まで、入力フィルタコンデンサに蓄積された電荷を放電することができる。タイミングｔ５で接続点Ｐｂの電位が基準電源４６の基準電圧Ｖｒｅｆ４に達すると、コンパレータ４５およびアンドゲート４７の出力がＨレベルとなってフリップフロップ回路４８がリセットされ、スイッチ素子Ｑ６がオフして再度交流入力電圧が活性化するときに備える。なお、タイミングｔ５に至る前に接続点Ｐｂの電位が低下して基準電圧Ｖｒｅｆ３以下となり、タイマ回路４４にリセットがかかっているので、タイミングｔ５ではフリップフロップ回路４８のセット入力は外れている。

【0069】

以上、本実施の形態では、全波整流波形を監視して交流入力電圧が遮断されたことを検出する基準電圧Ｖｒｅｆ３を、コンデンサＣ９によって維持されたピーク値に対して任意の割合で低下させることができる構成にしている。そのため、商用交流電圧が１００〜２２０Ｖの広い範囲や、ＶＨ端子から供給される交流電圧に対する分圧抵抗を大きく設定して待機電力を低減した場合などであって、低位相角でＶＨ電圧がピーク値から低下しにくい場合であっても、接続点Ｐｂの電位の低下特性に合わせて抵抗Ｒ１８と抵抗Ｒ１９の分圧比を適切に設定することにより、スイッチング電源装置がＡＣライン１から遮断されたことを確実に検出することができる。

【0070】

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

【符号の説明】

【0071】

１ ＡＣライン
２ フィルタ回路
３ 整流回路
４ 入力コンデンサ
５ トランス
６ スイッチング素子
７ 平滑回路
８，１１，４３，４５ コンパレータ
８ａ，８ｂ 直流端子
９，４６ 基準電源
１０，４４ タイマ回路
２０ 遅延回路
３０ 回路
４０ 集積回路
３１ ＰＷＭ制御回路
３２ スタート回路
３３ スタート制御回路
３４ オア回路
４０ａ ピークホールド回路
４０ｂ レベルダウン回路
４０ｃ タイマ／リセット回路
４０ｄ 放電検出回路
４０ｅ 放電制御回路
４１，４２ オペアンプ
４７ アンドゲート
４８ フリップフロップ回路
Ｃ 平滑コンデンサ
Ｃｘ１，Ｃｘ２，Ｃ８，Ｃ９ コンデンサ
Ｄ，Ｄ１１，Ｄ１２，Ｄ１３ ダイオード
ＬＦ インダクタ
Ｑ６ スイッチ素子
Ｑ７，Ｑ９ トランジスタスイッチ
Ｑ８ トランジスタ
Ｒ１３〜Ｒ１９ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】