特許 5671504 パッケージキャリアの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5671504

(24)【登録日】2014年12月26日

(45)【発行日】2015年2月18日

(54)【発明の名称】パッケージキャリアの製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20150129BHJP

   H05K 3/46 20060101ALI20150129BHJP

   H05K 3/40 20060101ALI20150129BHJP

【ＦＩ】

   H01L23/12 501W

   H01L23/12 L

   H05K3/46 B

   H05K3/46 N

   H05K3/40 K

【請求項の数】2

【外国語出願】

【全頁数】11

(21)【出願番号】特願2012-182830(P2012-182830)

(22)【出願日】2012年8月22日

(65)【公開番号】特開2013-140940(P2013-140940A)

(43)【公開日】2013年7月18日

【審査請求日】2012年8月22日

(31)【優先権主張番号】100149852

(32)【優先日】2011年12月30日

(33)【優先権主張国】TW

【前置審査】

(73)【特許権者】

【識別番号】599110599

【氏名又は名称】旭徳科技股▲ふん▼有限公司

(74)【代理人】

【識別番号】100147485

【弁理士】

【氏名又は名称】杉村 憲司

(74)【代理人】

【識別番号】100134577

【弁理士】

【氏名又は名称】石川 雅章

(72)【発明者】

【氏名】孫 世豪

【審査官】 越本 秀幸

(56)【参考文献】

【文献】 国際公開第２００８／００１９１５（ＷＯ，Ａ１）

【文献】 特開２００３−０９２４６０（ＪＰ，Ａ）

【文献】 特開２００５−０４４８９９（ＪＰ，Ａ）

【文献】 特開２０１１−１１４１２１（ＪＰ，Ａ）

【文献】 特開平１０−０８４１８６（ＪＰ，Ａ）

【文献】 特開２００４−２２１１３１（ＪＰ，Ａ）

【文献】 特開２００７−０２７７０６（ＪＰ，Ａ）

【文献】 特開２００１−３５２１７１（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ ３／４０

Ｈ０５Ｋ ３／４６

(57)【特許請求の範囲】

【請求項1】

上表面を有する支持板を提供するステップと、
前記支持板の前記上表面に、前記支持板の前記上表面の一部を露出するパターン化回路層を形成するステップと、
前記パターン化回路層の上に、前記パターン化回路層および前記パターン化回路層によって露出した前記支持板の前記上表面の前記一部を覆う絶縁層および前記絶縁層の第１表面に設置された導電層をラミネートするステップと、
前記パターン化回路層の上に、複数の導電接続構造を形成するステップと、
前記導電層をパターン化して、前記導電接続構造にそれぞれ接続された複数のパッドを定義するとともに、前記絶縁層の前記第１表面の一部を露出するステップと、
前記支持板を取り除いて、前記絶縁層の前記第１表面に向かい合う第２表面を露出し、前記絶縁層の前記第２表面と前記パターン化回路層の前記接合面が同一平面であるステップと、
前記支持板を取り除いた後、前記絶縁層の前記第２表面に、はんだ抵抗層を形成し、前記パターン化回路層の前記接合面の一部が、前記はんだ抵抗層によって露出するステップと、
前記支持板を取り除き、前記はんだ抵抗層を形成した後、前記はんだ抵抗層によって露出する前記パターン化回路層の前記接合面の前記一部に、表面処理層を形成するステップと
を含み、
前記パターン化回路層の上に前記導電接続構造を形成する前記ステップが、前記パターン化回路層の上に前記絶縁層およびその上に設置された前記導電層をラミネートする前記ステップの前に実行され、前記パターン化回路層の上に前記絶縁層およびその上に設置された前記導電層をラミネートした後、前記絶縁層が、前記導電接続構造を覆い、前記導電接続構造が、前記導電層と前記パターン化回路層の間に設置され、前記導電層をパターン化して、前記導電接続構造にそれぞれ接続された複数のパッドを定義するとともに、前記絶縁層の前記第１表面の一部を露出し、
前記表面処理層は前記パターン化回路層の酸化を防止し、前記表面処理層の材料は、金、銀、ニッケル／金合金、ニッケル／パラジウム／金合金、またはニッケル／銀合金を含むパッケージキャリアの製造方法。

【請求項2】

上表面を有する支持板を提供するステップと、
前記支持板の前記上表面に、前記支持板の前記上表面の一部を露出するパターン化回路層を形成するステップと、
前記パターン化回路層の上に、前記パターン化回路層および前記パターン化回路層によって露出した前記支持板の前記上表面の前記一部を覆う絶縁層および前記絶縁層の第１表面に設置された導電層をラミネートするステップと、
前記パターン化回路層の上に、複数の導電接続構造を形成するステップと、
前記導電層をパターン化して、前記導電接続構造にそれぞれ接続された複数のパッドを定義するとともに、前記絶縁層の前記第１表面の一部を露出するステップと、
前記支持板を取り除いて、前記絶縁層の前記第１表面に向かい合う第２表面を露出し、前記絶縁層の前記第２表面と前記パターン化回路層の前記接合面が同一平面であるステップと、
前記支持板を取り除いた後、前記絶縁層の前記第２表面に、はんだ抵抗層を形成し、前記パターン化回路層の前記接合面の一部が、前記はんだ抵抗層によって露出するステップと、
前記支持板を取り除き、前記はんだ抵抗層を形成した後、前記はんだ抵抗層によって露出する前記パターン化回路層の前記接合面の前記一部に、表面処理層を形成するステップと
を含み、
前記パターン化回路層の上に前記導電接続構造を形成する前記ステップが、前記パターン化回路層の上に前記絶縁層およびその上に設置された前記導電層をラミネートする前記ステップの後に実行され、
前記パターン化回路層の上に前記導電接続構造を形成する前記ステップが、
レーザー光で前記導電層を照射して、前記導電層から前記パターン化回路層に延伸する複数のブラインドバイアスを形成するステップと、
前記ブラインドバイアスの中に導電材料を埋め込んで、前記導電接続構造を形成し、前記導電接続構造が、前記導電層と前記パターン化回路層を接続し、前記導電接続構造のそれぞれの下表面と前記導電層の下表面が同一平面であるステップと
を含み、
前記表面処理層は前記パターン化回路層の酸化を防止し、前記表面処理層の材料は、金、銀、ニッケル／金合金、ニッケル／パラジウム／金合金、またはニッケル／銀合金を含むパッケージキャリアの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パッケージ構造およびその製造方法に関するものであり、特に、パッケージキャリアおよびその製造方法に関するものである。

【背景技術】

【0002】

チップパッケージの目的は、露出したチップの保護、チップ接点の密度の低減、そして、チップによって生成された熱の効果的な放散である。一般的なチップのパッケージ法は、ワイヤボンディング（wire-bonding）プロセスまたはフリップチップボンディング（flip-chip bonding）プロセスを行ってチップをパッケージキャリアに設置し、チップ上の接点をパッケージキャリアに電気接続させる方法である。それによって、パッケージキャリアを介してチップ上の接点が再分配され、次の階層の外部装置の接点分布に符合することができる。

【0003】

一般的に、パッケージキャリアを形成するためには、通常、コア誘電体層をコア材料として使用し、フルアディティブ法（fully additive process）、セミアディティブ法（semi-additive process）、サブトラクティブ法（subtractive process）、または他のプロセスを行って、パターン化回路層およびパターン化誘電体層をコア誘電体層の上に交互に積み重ねる。その結果、コア誘電体層は、パッケージキャリアの厚さ全体において大きな比率を占める。コア誘電体層の厚さを効果的に減らせなければ、チップチップパッケージの厚さを減らすのは大変困難である。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、少なくとも１つのチップを載せるのに適したパッケージキャリアを提供する。

【0005】

本発明は、さらに、パッケージキャリアの製造方法を提供する。この製造方法を用いて、上述したパッケージキャリアを形成することができる。

【課題を解決するための手段】

【0006】

本発明のある実施形態において、パッケージキャリアの製造方法を提供する。この製造方法は、まず、上表面を有する支持板を提供する。そして、支持板の上表面に、パターン化回路層を形成する。パターン化回路層によって、支持板の上表面の一部が露出する。パターン化回路層の上に、絶縁層および絶縁層の第１表面に設置された導電層をラミネートする。絶縁層は、パターン化回路層およびパターン化回路層によって露出した支持板の上表面の一部を覆う。パターン化回路層の上に、複数の導電接続構造を形成する。導電層をパターン化して、導電接続構造にそれぞれ接続された複数のパッドを定義するとともに、絶縁層の第１表面の一部を露出する。支持板を取り除いて、絶縁層の第１表面に向かい合う第２表面を露出する。絶縁層の第２表面とパターン化回路層の接合面は、同一平面である。

【0007】

本発明のある実施形態において、少なくとも１つのチップを載せるのに適したパッケージキャリアを提供する。パッケージキャリアは、絶縁層と、パターン化回路層と、複数の導電接続構造と、複数のパッドとを含む。絶縁層は、互いに向かい合う第１表面と第２表面を有する。パターン化回路層は、絶縁層の第２表面内に埋め込まれ、接合面を有する。絶縁層の第２表面とパターン化回路層の接合面は、同一平面であり、パターン化回路層の上に、チップが配置される。導電接続構造は、絶縁層の中に埋め込まれ、パターン化回路層に接続される。パッドは、絶縁層の第１表面に配置され、それぞれ導電接続構造に接続される。

【発明の効果】

【0008】

本発明は、まず、支持板を支持構造として使用し、それから、支持板の上に、パターン化回路層、絶縁層、導電接続構造およびパッドを形成する。そして、支持板を取り除いて、パッケージキャリアの製造が完了する。そのため、コア誘電体層を有する従来のパッケージ構造と比較して、本発明のパッケージキャリアは、厚さを比較的薄くすることができる。さらに、本発明は、パターン化回路層を絶縁層の中に埋め込むため、パターン化回路層の上にチップを配置することによってパッケージ構造を形成し、厚さを比較的薄くすることができる。

【0009】

本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。

【図面の簡単な説明】

【0010】

【図1A】本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。

【図1B】本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。

【図1C】本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。

【図1D】本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。

【図1E】本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。

【図1F】本発明の実施形態に係るパッケージキャリアを示す概略的断面図である。

【図1G】本発明の別の実施形態に係るパッケージキャリアを示す概略的断面図である。

【図1H】本発明の別の実施形態に係るパッケージキャリアを示す概略的断面図である。

【図2A】本発明の実施形態に係る複数のチップを載せたパッケージキャリアの概略的断面図である。

【図2B】本発明の別実施形態に係る複数のチップを載せたパッケージキャリアの概略的断面図である。

【図2C】本発明の別実施形態に係る複数のチップを載せたパッケージキャリアの概略的断面図である。

【図2D】本発明の別実施形態に係る複数のチップを載せたパッケージキャリアの概略的断面図である。

【発明を実施するための形態】

【0011】

図１Ａ〜図１Ｅは、本発明の実施形態に係るパッケージキャリアの製造方法を示す概略的断面図である。図１Ａを参照すると、本実施形態のパッケージキャリアの製造方法は、上表面１２を有する支持板１０を提供し、その後、上表面１２の上にパターン化回路層１１０を形成する。パターン化回路層１１０は、支持板１０の上表面１２の一部を露出し、パターン化回路層１１０の線幅は、１５μｍ~３５μｍであり、パターン化回路層１１０の行ピッチ（line pitch）は、少なくとも１５μｍより大きい。つまり、ここでのパターン化回路層１１０は、微細回路層とみなすことができる。

【0012】

注意すべきこととして、本実施形態は、電気めっき（electroplating）を用いてパターン化回路層１１０を形成する。電気めっき種層（図示せず）を先に支持板１０の上に形成する必要があり、その後、電気めっき種層を電極として使用し、電気めっきを行ってパターン化回路層１１０を形成する。したがって、支持板１０の材料は、絶縁材料または金属材料であってもよい。

【0013】

図１Ｂ（ａ）を参照すると、パターン化回路層１１０の上に、絶縁層１２０および絶縁層１２０の第１表面１２２に設置された導電層１３０ａをラミネートする。ここで、絶縁層１２０は、パターン化回路層１１０およびパターン化回路層１１０によって露出した支持板１０の上表面１２の一部を覆う。

【0014】

図１Ｃ（ａ）を参照すると、レーザー光（図示せず）で導電層１３０ａを照射して、導電層１３０ａからパターン化回路層１１０に延伸する複数のブラインドバイアス（blind vias）Ｈを形成する。そして、ブラインドバイアスＨの中に導電材料１４２を埋め込んで、複数の導電接続構造１４０ａを形成する。ここで、導電接続構造１４０ａは、導電層１３０ａおよびパターン化回路層１１０に接続する。導電接続構造１４０ａの下表面１４４と導電層１３０ａの下表面１３２は、実質的に同一平面である。

【0015】

本実施形態では、導電接続構造１４０ａを形成する前に、絶縁層１２０およびその上の導電層１３０ａをパターン化回路層１１０の上にラミネートし、導電接続構造１４０ａは、導電性ブラインドバイア接続構造（conductive blind via connection structure）であるが、注意すべきこととして、本発明は、絶縁層１２０およびその上の導電層１３０ａのラミネートと導電接続構造１４０ａの形成の順序を限定する意図はなく、導電接続構造１４０ａを特定の構造に限定する意図もない。別の実施形態において、図１Ｂ（ｂ）を参照すると、まず、パターン化回路層１１０の上に、導電接続構造１４０ｂを形成する。それから、図１Ｃ（ｂ）を参照すると、パターン化回路層１１０の上に、絶縁層１２０およびその上の導電層１３０ａをラミネートする。ここで、導電接続構造１４０ｂは、絶縁層１２０を貫通して、導電層１３０ｂに接続される。また、各導電接続構造１４０ｂの表面１４６および絶縁層１２０の第１表面１２２は、実質的に同一平面であり、導電接続構造１４０ｂは、具体的に、導電性柱（conductive column）である。さらに、絶縁層１２０は、導電接続構造１４０を覆い、導電層１３０ｂとパターン化回路層１１０の間に設置される。上述したこれらのステップは本発明の解決手段に属するため、本発明の請求範囲内に属する。

【0016】

図１Ｃ（ａ）に示したプロセスの後、図１Ｄを参照すると、上述した導電層１３０ａをパターン化して、導電接続構造１４０ａにそれぞれ接続された複数のパッド１５０ａを定義するとともに、絶縁層１２０の第１表面１２２の一部を露出する。

【0017】

最後に、図１Ｄおよび図１Ｅを合わせて参照すると、支持板１０を取り除いて、第１表面１２２に向かい合う絶縁層１２０の第２表面１２４を露出する。ここで、絶縁層１２０の第２表面１２４およびパターン化回路層１１０の接合面１１２は、実質的に同一平面である。ここまでで、パッケージキャリア１００ａの製造が実質的に完了する。

【0018】

図１Ｅに示すように、本実施形態のパッケージキャリア１００ａは、パターン化回路層１１０と、絶縁層１２０と、導電接続構造１４０ａと、パッド１５０ａとを含む。絶縁層１２０は、互いに向かい合う第１表面１２２と第２表面１２４を有する。パターン化回路層１１０は、絶縁層１２０の第２表面１２４の中に埋め込まれ、接合面１１２を有する。絶縁層１２０の第２表面１２４およびパターン化回路層１１０の接合面１１２は、実質的に同一平面である。導電接続構造１４０ａは、絶縁層１２０の中に埋め込まれ、パターン化回路層１１０に接続される。パッド１５０ａは、絶縁層１２０の第１表面１２２に配置され、それぞれ導電接続構造１４０ａに接続される。

【0019】

本実施形態において、まず、支持板１０を支持構造として使用し、それから、支持板１０の上に、パターン化回路層１１０、絶縁層１２０、導電接続構造１４０ａおよびパッド１５０を形成する。そして、支持板１０を取り除いて、パッケージキャリア１００ａの製造が完了する。したがって、コア誘電体層を有する従来のパッケージ構造と比較すると、本実施形態のパッケージキャリア１００ａは、支持構造（すなわち、支持板１０または従来のコア誘電体層）の厚さを必要としないため、厚さを比較的薄くすることができる。さらに、パッケージキャリア１００ａのパターン化回路層１１０を絶縁層１２０の中に埋め込むため、パッケージキャリア１００ａのパターン化回路層１１０にチップ（図示せず）を配置することによってパッケージ構造を形成し、厚さを比較的薄くすることができ、スリムボディの要求に合致する。

【0020】

本実施形態で説明したように、絶縁層１２０、導電層１３０ａ（または１３０ｂ）および導電接続構造１４０ａ（１４０ｂ）はそれぞれ１つの層であるが、注意すべきこととして、本発明は、絶縁層１２０、導電層１３０ａ（または１３０ｂ）および導電接続構造１４０ａ（１４０ｂ）の数を限定する意図はない。図示していない別の実施形態において、図１Ｂ（ａ）、図１Ｃ（ａ）、図１Ｂ（ｂ）、図１Ｃ（ｂ）で述べたプロセスを使用してもよく、本分野において通常の知識を有する者であれば、上述した実施形態の説明を参照し、実際の要求に応じて上記プロセスを繰り返し行うことによって、必要な技術効果を達成してもよい。

【0021】

注意すべきこととして、下記の実施形態は、上述した実施形態の参照番号と内容の一部を援用しているため、同じ参照番号は同じまたは類似する構成要素を示し、同じ技術に関しては説明を省略する。説明の省略した部分は、上述した実施形態を参照することができるため、下記の実施形態では繰り返し説明しない。

【0022】

図１Ｆは、本発明の実施形態に係るパッケージキャリアを示す概略的断面図である。図１Ｆを参照すると、本実施形態のパッケージキャリア１００ｂは、図１Ｅのパッケージキャリア１００ａに類似しており、異なる点は、本実施形態のパッケージキャリア１００ｂがはんだ抵抗層１６０をさらに含むことである。ここで、はんだ抵抗層１６０は、絶縁層１２０の第２表面１２４に配置され、はんだ抵抗層１６０によってパターン化回路層１１０の接合面１１２の一部が露出する。

【0023】

本実施形態のパッケージキャリア１００ｂの製造方法は、上述したパッケージキャリア１００ａの製造方法とほぼ同じである。図１Ｅで説明したプロセスの後、すなわち、支持板１０を取り除いた後、絶縁層１２０の第２表面１２４にはんだ抵抗層１６０を形成する。ここで、はんだ抵抗層１６０によって露出したパターン化回路層１１０の接合面１１２の一部は、次のプロセスのチップ（図示せず）とボンディングワイヤ（図示せず）の接合位置として使用することができる。ここまでで、パッケージキャリア１００ｂの製造が完了する。

【0024】

図１Ｇは、本発明の別の実施形態に係るパッケージキャリアを示す概略的断面図である。図１Ｇを参照すると、本実施形態のパッケージキャリア１００ｃは、図１Ｆのパッケージキャリア１００ｂに類似しており、異なる点は、本実施形態のパッケージキャリア１００ｃが表面処理層１７０をさらに含むことである。ここで、表面処理層１７０は、パターン化回路層１１０の接合面１１２に配置され、表面処理層１７０の材料は、金、銀、ニッケル／金合金、ニッケル／パラジウム／金合金、ニッケル／銀合金、またはその他の適切な金属材料を含む。

【0025】

本実施形態のパッケージキャリア１００ｃの製造方法は、上述した実施形態のパッケージキャリア１００ｂの製造方法とほぼ同じであり、図１Ｆで説明したプロセスの後、すなわち、はんだ抵抗層１６０を形成した後、はんだ抵抗層１６０に覆われていないパターン化回路層１１０の接合面１１２に表面処理層１７０を形成して、パターン化回路層１１０の酸化を防止するとともに、後続のチップ（図示せず）とボンディングワイヤ（図示せず）の接合信頼性に影響する。ここまでで、パッケージキャリア１００ｃの製造が完了する。

【0026】

図１Ｈは、本発明の別の実施形態に係るパッケージキャリアを示す概略的断面図である。図１Ｈを参照すると、本実施形態のパッケージキャリア１００ｄは、図１Ｅのパッケージキャリア１００ａに類似しており、異なる点は、本実施形態のパッケージキャリア１００ｄが表面処理層１７０をさらに含むことである。ここで、表面処理層１７０は、パターン化回路層１１０の接合面１１２に配置され、表面処理層１７０の材料は、金、銀、ニッケル／金合金、ニッケル／パラジウム／金合金、ニッケル／銀合金、またはその他の適切な金属材料を含む。

【0027】

本実施形態のパッケージキャリア１００ｄの製造方法は、上述した実施形態のパッケージキャリア１００ａの製造方法とほぼ同じであり、図１Ｅで説明したプロセスの後、すなわち、支持板１０を取り除いた後、パターン化回路層１１０の接合面１１２に表面処理層１７０を形成して、パターン化回路層１１０の酸化を防止するとともに、後続のチップ（図示せず）とボンディングワイヤ（図示せず）の接合信頼性に影響する。ここまでで、パッケージキャリア１００ｄの製造が完了する。

【0028】

図２Ａは、本発明の実施形態に係る複数のチップを載せたパッケージキャリアの概略的断面図である。図２Ａを参照すると、本実施形態のパッケージキャリア１００ｃは、少なくとも１つのチップ（図２Ａにおいて、２つのチップ２００ａおよび２００ｂを示す）を載せるのに適している。ここで、チップ２００ａおよび２００ｂは、パターン化回路層１１０の上方の表面処理層１７０の上に配置され、チップ２００ａおよび２００ｂは、例えば、グラフィックチップやメモリチップを含むチップモジュールまたは個別チップ等の集積回路チップ、またはＬＥＤチップやレーザーダイオードチップ等の光電チップであるが、本発明はこれらに限定されない。

【0029】

詳しく説明すると、本実施形態のパターン化回路層１１０は、少なくとも１つのダイパッド（図２Ａにおいて、２つのダイパッド１１４ａおよび１１４ｂを示す）と、複数のボンディングパッド１１６（図２Ａにおいて、それらの２つを示す）とを含む。ここで、チップ２００ａおよび２００ｂは、それぞれダイパッド１１４ａおよび１１４ｂの上に配置され、チップ２００ａおよび２００ｂは、少なくとも１つのボンディングワイヤ２２０を介してそれぞれ整合パッド１１６に接続される。チップ２００ａおよび２００ｂの一部の領域は、はんだ抵抗層１６０および表面処理層１７０によって形成された空間に埋め込まれる。さらに、本実施形態において、チップ２００ａおよび２００ｂ、ボンディングワイヤ２２０、およびパッケージキャリア１００ｃの一部を成形化合物２１０で封入し、チップ２００ａおよび２００ｂ、ボンディングワイヤ２２０、およびパッケージキャリア１００ｃの間の電気接続を保護してもよい。また、本実施形態において、パッケージキャリア１００は、パッド１５０ａにはんだ付けされた複数のはんだボール２３０を介して外部回路（図示せず）に電気接続されてもよい。

【0030】

注意すべきこととして、別の実施形態において、図２Ｂを参照すると、チップ２００ａおよび２００ｂは、導電性柱の形状の導電接続構造１４０ｂを有するパッケージキャリア１００ｅの上に配置されてもよい。ここで、パッド１５０ｂは、パターン化回路層１３０ｂによって形成される（図１Ｃ（ｂ）を参照）。あるいは、図２Ｃを参照すると、チップ２００ａおよび２００ｂは、パターン化回路層１１０が３つのボンディングパッド１１６を有するパッケージキャリア１００ｄの上に配置されてもよい。あるいは、図２Ｄを参照すると、チップ２００ａおよび２００ｂは、ボンディングワイヤ２２０を介してボンディングパッド１１６に電気接続されたパッケージキャリア１００ｆの上に配置されてもよい。ここで、パッケージキャリア１００ｆは、図１Ｅのパッケージキャリア１００ａに類似しており、異なる点は、パッケージキャリア１００ｆが導電性柱の形状の導電接続構造１４０ｂおよびパターン化回路層１１０の接合面１１２に配置された表面処理層１７０を有することであり、パッド１５０ｂは、導電層１３０ｂをパターン化することによって形成される（図１Ｃ（ｂ）を参照）。

【0031】

また、図示していない別の実施形態において、上述したパッケージキャリア１００ａおよび１００ｂを使用してもよく、本分野において通常の知識を有するものであれば、上述した実施形態の説明を参照し、実際の要求に応じてチップ２００ａおよび２００ｂを選択した上記素子の上に配置することによって、必要な技術効果を達成してもよい。

【0032】

以上のように、本発明は、まず、支持板を支持構造として使用し、それから、支持板の上に、パターン化回路層、絶縁層、導電接続構造およびパッドを形成する。そして、支持板を取り除いて、パッケージキャリアの製造が完了する。そのため、コア誘電体層を有する従来のパッケージ構造と比較して、本発明のパッケージキャリアは、厚さを比較的薄くすることができる。さらに、本発明は、パターン化回路層を絶縁層の中に埋め込むため、パターン化回路層の上にチップを配置することによってパッケージ構造を形成し、厚さを比較的薄くすることができる。

【0033】

以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。

【符号の説明】

【0034】

１０ 支持板
１２ 上表面
１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ パッケージキャリア
１１０ パターン化回路層
１１２ 接合面
１１４ａ、１１４ｂ ダイパッド
１１６ ボンディングパッド
１２０ 絶縁層
１２２ 第１表面
１２４ 第２表面
１３０ａ、１３０ｂ 導電層
１３２ 下表面
１４０ａ、１４０ｂ 導電接続構造
１４２ 導電材料
１４４ 下表面
１４６ 表面
１５０ａ、１５０ｂ パッド
１６０ はんだ抵抗層
１７０ 表面処理層
２００ａ、２００ｂ チップ
２１０ 成形化合物
２２０ ボンディングワイヤ
２３０ はんだボール
Ｈ ブラインドバイアス

【図1A】

【図1B(a)】

【図1B(b)】

【図1C(a)】

【図1C(b)】

【図1D】

【図1E】

【図1F】

【図1G】

【図1H】

【図2A】

【図2B】

【図2C】

【図2D】