特許 5673750 電流出力回路、および同回路を有する広帯域２線式伝送器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5673750

(24)【登録日】2015年1月9日

(45)【発行日】2015年2月18日

(54)【発明の名称】電流出力回路、および同回路を有する広帯域２線式伝送器

(51)【国際特許分類】

   G08C 19/02 20060101AFI20150129BHJP

   H04B 3/54 20060101ALI20150129BHJP

【ＦＩ】

   G08C19/02 301

   H04B3/54

【請求項の数】10

【全頁数】13

(21)【出願番号】特願2013-153505(P2013-153505)

(22)【出願日】2013年7月24日

(65)【公開番号】特開2014-112350(P2014-112350A)

(43)【公開日】2014年6月19日

【審査請求日】2014年1月15日

(31)【優先権主張番号】特願2012-248042(P2012-248042)

(32)【優先日】2012年11月12日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(72)【発明者】

【氏名】羽鳥 大輔

(72)【発明者】

【氏名】岩野 陽一

【審査官】 井上 昌宏

(56)【参考文献】

【文献】 特開平０８−３２９３８０（ＪＰ，Ａ）

【文献】 特開昭５６−０８８５９６（ＪＰ，Ａ）

【文献】 特開昭６１−０３９１９９（ＪＰ，Ａ）

【文献】 実開平０３−０８６４８９（ＪＰ，Ｕ）

【文献】 米国特許第０４２５０４９０（ＵＳ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ０８Ｃ１３／００〜２５／０４

Ｈ０４Ｂ１／７６〜３／４４；３／５０〜３／６０；７／００５〜７／０１５

Ｇ０５Ｂ１／００〜７／０４；１１／００〜１３／０４；１７／００〜１７／

０２；２１／００〜２１／０２

(57)【特許請求の範囲】

【請求項1】

外部回路から２本の伝送線を介して電源の供給を受け、センサにより測定される物理量を電気信号に変換して信号処理回路で信号処理し、前記伝送線を介して前記外部回路に所定の電流を出力する２線式伝送器の電流出力回路であって、
前記信号処理回路から出力される制御電圧によって制御される第１の電流を出力する第１の電流源回路と、
前記第１の電流によって制御される第２の電流を出力する第２の電流源回路と、
前記第２の電流から前記２線式伝送器の内部電源を生成する第１のシャント電圧源回路と、
基準電圧によって制御される第３の電流を生成する第３の電流源回路と、
前記第３の電流により前記第２の電流源回路の電源を生成する第２のシャント電圧源回路と、を有し、
前記第１の電流と、前記第２の電流と、前記第３の電流とにより、前記外部回路に前記伝送線を介して前記制御電圧によって制御される前記所定の電流を出力することを特徴とする電流出力回路。

【請求項2】

前記第１の電流源回路は、
非反転入力端子と前記２本の伝送線のうちの一方が接続される負極電源端子との間に前記制御電圧が印加される演算増幅器と、
ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第２の電流源回路にそれぞれ接続されたＮ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、
一端が前記電圧電流変換素子のソース端に、他端が前記負極電源端子に接続され、前記ソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗と、を含み、
前記演算増幅器は、
前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記制御電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第１の電流を出力することを特徴とする請求項１記載の電流出力回路。

【請求項3】

前記第１の電流源回路は、
前記信号処理回路によって、前記演算増幅器の非反転入力端子に直流成分の第１の制御電圧が印加され、前記演算増幅器の反転入力端子に容量性素子を介して交流成分の第２の制御電圧が印加されると、前記電圧電流変換素子が、前記直流成分と前記交流成分とを混合した前記第１の電流を出力することを特徴とする請求項２記載の電流出力回路。

【請求項4】

前記第１の電流源回路は、
前記２本の伝送線のそれぞれが接続される正極電源端子と負極電源端子との間に複数接続され、それぞれに設けられる演算増幅器の非反転入力端子と前記負極電源端子間に印加される制御電圧をそれぞれ制御して前記第１の電流を出力することを特徴とする請求項１〜３のいずれか１項記載の電流出力回路。

【請求項5】

前記第２の電流源回路は、
非反転入力端子に前記第１の電流源回路の出力が、反転入力端子に電流検出抵抗を介して前記２本の伝送線のうちの一方の正極電源端子がそれぞれ接続される演算増幅器と、
前記正極電源端子と前記演算増幅器の非反転入力端子との間に接続され、前記第１の電流を電圧に変換する電流電圧変換抵抗と、
ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第１のシャント電圧源回路にそれぞれ接続され、前記ドレイン端に前記第１の電流によって制御される前記第２の電流を出力するＰ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、
一端が前記電圧電流変換素子のソース端に、他端が前記２本の伝送線の他方の正極電源端子に接続され、前記ソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗と、を含み、
前記演算増幅器は、
前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記電流電圧変換抵抗によって変換された電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第２の電流を出力することを特徴とする請求項１記載の電流出力回路。

【請求項6】

一端が前記電流電圧変換抵抗に、他端が前記電圧電流変換素子のドレイン端にそれぞれ接続され、前記電圧電流変換素子の寄生容量に流れる電流を制限して前記第１の電流の変動を抑制する電流制限抵抗と、
前記電流電圧変換抵抗と並列に接続され、前記第１の電流の変動により前記電流電圧変換抵抗の両端にかかる電圧の変動を抑制する容量性素子と、を備えたことを特徴とする請求項５記載の電流出力回路。

【請求項7】

前記電圧電流変換素子は、
前記第２の極性を有するＭＯＳトランジスタと前記ＭＯＳトランジスタにダーリントン接続されたバイポーラトランジスタとを含み、前記バイポーラトランジスタのコレクタ端を介して前記第２の電流を出力し、前記バイポーラトランジスタのベース端に、前記ＭＯＳトランジスタの動作点を決定するソース抵抗を介して前記演算増幅器の反転入力端子にフィードバックする接続構成とすることを特徴とする請求項５または６記載の電流出力回路。

【請求項8】

前記第２の電流源回路は、
前記第２の電流により前記内部電源よりも低電圧の第２内部電源を生成して前記ＭＯＳトランジスタのドレイン端に印加し、前記正極電源端子と前記負極電源端子間の電圧が所定値より低い場合の低電圧動作を可能にすることを特徴とする請求項７記載の電流出力回路。

【請求項9】

前記第３の電流源回路は、
非反転入力端子と前記２本の伝送線のうちの一方の負極電源端子間に基準電圧が印加される演算増幅器と、
ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第２のシャント電圧源回路にそれぞれ接続され、前記ドレイン端を介して前記第３の電流を出力するＮ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、
前記電圧電流変換素子のソース端と前記負極電源端子との間に接続され、前記電圧電流変換素子のソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗、とを含み、
前記演算増幅器は、
前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記基準電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第３の電流を出力することを特徴とする請求項１記載の電流出力回路。

【請求項10】

センサと、
信号処理回路と、
外部回路から２本の伝送線がそれぞれ接続される正極電源端子と負極電源端子を介して電源の供給を受け、前記センサにより測定される物理量を電気信号に変換して前記信号処理回路で信号処理し、前記伝送線を介して前記外部回路に所定の電流を出力する請求項１〜請求項９のいずれか１項記載の電流出力回路と、
を有することを特徴とする電流出力回路を有する広帯域２線式伝送器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、外部回路と２本の伝送線を介して接続され、外部回路を電源として用いながら外部回路へ所定の電流信号を出力する電流出力回路、および同回路を有する広帯域２線式伝送器に関する。

【背景技術】

【0002】

２線式伝送器は、ＤＣＳ（分散制御システム）等の外部回路と２本の伝送線を介して接続され、外部回路を電源として用いながら、センサ等から取得した物理量を電流信号に変換して外部回路へ出力する、例えば、フィールド機器である。２線式伝送器は、専用の電源配線が不要であり、安価に設置できることから、プラントにおける差圧・圧力伝送機器や温度伝送器等のフィールド機器として広く利用されている。このフィールド機器は、物理量をフィールド機器の信号として世界標準である４［ｍＡ］〜２０［ｍＡ］の直流電流に変換して外部回路へ送信する。

【0003】

例えば、特許文献１には、ツェナーダイオードによらず、シャントレギュレータ（シャント電圧源回路）により任意に内部電圧の設定が可能であり、かつ安定した回路電源を確保することができる２線式伝送器についての発明が開示されている。

【0004】

図６には、上記した２線式伝送器において使用される従来の電流出力回路５０の構成例が示されている。図６によれば、電流出力回路５０は、電圧源回路５１と、演算増幅器５２0（オペアンプ）と、電圧電流変換素子５３（ＮＰＮトランジスタ）と、カレントミラー回路５４と、シャント電圧源回路５５と、電流検出抵抗Ｒ１１と、帰還抵抗Ｒ１２と、帯域制限抵抗Ｒ１３および帯域制限容量Ｃ１１と、を含み構成される。上記構成により、電流出力回路５０は、シャント電圧源回路５５により電流Ｉ１を出力しながら２線式伝送器の内部電源＃１（不図示のセンサや信号処理回路の駆動電源）を生成し、正極電源端子ＶＰと負極電源端子ＶＮ間に、Ｉｏｕｔ＝（１＋Ｒ１２／Ｒ１１）＊Ｉ１になる電流を出力する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平９−８１８８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、図６に示す電流出力回路５０によれば、演算増幅器５２の出力端子から非反転入力端子（＋）に至る負帰還ループ（図６の点線矢印）の中にカレントミラー回路５４が挿入されている。このカレントミラー回路５４の挿入による不都合を解消するために、演算増幅器５２の出力端子と演算増幅器５２の反転入力端子（−）間に帯域制限容量Ｃ１１を接続し、この帯域制限容量Ｃ１１により、演算増幅器５２の出力から入力に至る系の安定性を確保している。

【0007】

上記した帯域制限容量Ｃ１１を接続して演算増幅器５２の出力から入力に至る系の安定性を確保する理由は、カレントミラー回路５４の持つ極が演算増幅器５２の帯域近傍にあり、ループゲインが１倍になる周波数近傍で位相が回り、位相余裕（マージン）が確保できなくなることに基づく。このように、従来の２線式伝送器の電流出力回路５０は、図６中、点線矢印で示す演算増幅器５２の負帰還ループの中にカレントミラー回路５４のような低い極を持つ回路要素が挿入されることにより狭帯域化され、かつ交流的な入力インピーダンスが低くなって耐ノイズ性が悪化するといった課題があった。

【0008】

本発明は上記した課題を解決するためになされたものであり、広帯域化をはかり、かつ耐ノイズ性の向上をはかった、電流出力回路、および同回路を有する広帯域２線式伝送器を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記した課題を解決するために本発明は、外部回路から２本の伝送線を介して電源の供給を受け、センサにより測定される物理量を電気信号に変換して信号処理回路で信号処理し、前記伝送線を介して前記外部回路に所定の電流を出力する２線式伝送器の電流出力回路であって、前記信号処理回路から出力される制御電圧によって制御される第１の電流を出力する第１の電流源回路と、前記第１の電流によって制御される第２の電流を出力する第２の電流源回路と、前記第２の電流から前記２線式伝送器の内部電源を生成する第１のシャント電圧源回路と、基準電圧によって制御される第３の電流を生成する第３の電流源回路と、前記第３の電流により前記第２の電流源回路の電源を生成する第２のシャント電圧源回路と、を有し、前記第１の電流と、前記第２の電流と、前記第３の電流とにより、前記外部回路に前記伝送線を介して前記制御電圧によって制御される前記所定の電流を出力することを特徴とする。

【0010】

本発明において、前記第１の電流源回路は、非反転入力端子と前記２本の伝送線のうちの一方が接続される負極電源端子との間に前記制御電圧が印加される演算増幅器と、ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第２の電流源回路にそれぞれ接続されたＮ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、一端が前記電圧電流変換素子のソース端に、他端が前記負極電源端子に接続され、前記ソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗と、を含み、前記演算増幅器は、前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記制御電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第１の電流を出力してもよい。

【0011】

本発明において、前記第１の電流源回路は、前記信号処理回路によって、前記演算増幅器の非反転入力端子に直流成分の第１の制御電圧が印加され、前記演算増幅器の反転入力端子に容量性素子を介して交流成分の第２の制御電圧が印加されると、前記電圧電流変換素子が、前記直流成分と前記交流成分とを混合した前記第１の電流を出力してもよい。

【0012】

本発明において、前記第１の電流源回路は、前記２本の伝送線のそれぞれが接続される正極電源端子と負極電源端子との間に複数接続され、それぞれに設けられる演算増幅器の非反転入力端子と前記負極電源端子間に印加される制御電圧をそれぞれ制御して前記第１の電流を出力してもよい。

【0013】

本発明において、前記第２の電流源回路は、非反転入力端子に前記第１の電流源回路の出力が、反転入力端子に電流検出抵抗を介して前記２本の伝送線のうちの一方の正極電源端子がそれぞれ接続される演算増幅器と、前記正極電源端子と前記演算増幅器の非反転入力端子との間に接続され、前記第１の電流を電圧に変換する電流電圧変換抵抗と、ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第１のシャント電圧源回路にそれぞれ接続され、前記ドレイン端に前記第１の電流によって制御される前記第２の電流を出力するＰ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、一端が前記電圧電流変換素子のソース端に、他端が前記２本の伝送線の他方の正極電源端子に接続され、前記ソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗と、を含み、前記演算増幅器は、前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記電流電圧変換抵抗によって変換された電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第２の電流を出力してもよい。

【0014】

本発明において、一端が前記電流電圧変換抵抗に、他端が前記電圧電流変換素子のドレイン端にそれぞれ接続され、前記電圧電流変換素子の寄生容量に流れる電流を制限して前記第１の電流の変動を抑制する電流制限抵抗と、前記電流電圧変換抵抗と並列に接続され、前記第１の電流の変動により前記電流電圧変換抵抗の両端にかかる電圧の変動を抑制する容量性素子と、を更に備えてもよい。

【0015】

本発明において、前記電圧電流変換素子は、前記第２の極性を有するＭＯＳトランジスタと前記ＭＯＳトランジスタにダーリントン接続されたバイポーラトランジスタと、を含み、前記バイポーラトランジスタのコレクタ端を介して前記第２の電流を出力し、前記バイポーラトランジスタのベース端に、前記ＭＯＳトランジスタの動作点を決定するソース抵抗を介して前記演算増幅器の反転入力端子にフィードバックする接続構成としてもよい。

【0016】

本発明において、前記第２の電流源回路は、前記第２の電流により前記内部電源よりも低電圧の第２内部電源を生成して前記ＭＯＳトランジスタのドレイン端に印加し、前記正極電源端子と前記負極電源端子間の電圧が所定値より低い場合の低電圧動作を可能にしてもよい。

【0017】

本発明において、前記第３の電流源回路は、非反転入力端子と前記２本の伝送線のうちの一方の負極電源端子間に基準電圧が印加される演算増幅器と、ゲート端が前記演算増幅器の出力端子に、ソース端が前記演算増幅器の反転入力端子に、ドレイン端が前記第２のシャント電圧源回路にそれぞれ接続され、前記ドレイン端を介して前記第３の電流を出力するＮ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子と、前記電圧電流変換素子のソース端と前記負極電源端子との間に接続され、前記電圧電流変換素子のソース端との接続点が前記演算増幅器の反転入力端子に接続される電流検出抵抗、とを含み、前記演算増幅器は、前記電圧電流変換素子のゲート・ソース間電圧を制御して前記電流検出抵抗にかかる電圧と前記基準電圧とが同じになるように制御して前記電圧電流変換素子のドレイン端に前記第３の電流を出力してもよい。

【0018】

本発明において、電流出力回路を有する広帯域２線式伝送器は、センサと、信号処理回路と、外部回路から２本の伝送線がそれぞれ接続される正極電源端子と負極電源端子を介して電源の供給を受け、前記センサにより測定される物理量を電気信号に変換して前記信号処理回路で信号処理し、前記伝送線を介して前記外部回路に所定の電流を出力する前記電流出力回路と、を有する構成としたものである。

【発明の効果】

【0019】

本発明によれば、広帯域化をはかり、かつ耐ノイズ性の向上をはかった、電流出力回路、および同回路を有する広帯域２線式伝送器を提供することができる。

【図面の簡単な説明】

【0020】

【図1】本発明の実施の形態に係る２線式伝送器の基本構成を示す図である。

【図2】本発明の実施の形態に係る電流出力回路の構成を示す図である。

【図3】本発明の実施の形態に係る電流出力回路において、ノーマルモードノイズが印加された場合の挙動を説明するために引用した図である。

【図4】本発明の実施の形態に係る電流出力回路の変形例１の構成を示す図である。

【図5】本発明の実施の形態に係る電流出力回路の変形例２の構成を示す図である。

【図6】従来の電流出力回路の構成を示す図である。

【発明を実施するための形態】

【0021】

以下、添付図面を参照して本発明を実施するための実施の形態（以下、単に実施形態という）について詳細に説明する。

【0022】

（実施形態の構成）
図１は、本実施形態に係る２線式伝送器の基本構成を示す図である。図１によれば、本実施形態に係る２線式伝送器１は、センサ１０と、信号処理回路２０と、電流出力回路３０とから構成され、２本の伝送線Ｌ１，Ｌ２にそれぞれ接続される、正極電源端子ＶＰと負極電源端子ＶＮを介してＤＣＳ等の外部回路４０に接続される。

【0023】

２線式伝送器１は、例えば、フィールド機器であり、外部回路４０から２本の伝送線Ｌ１，Ｌ２を介して電源の供給を受け、センサ１０により測定される物理量を電気信号に変換して信号処理回路２０で信号処理し、電流出力回路３０により、伝送線Ｌ１，Ｌ２を介して外部回路４０に、例えば、４［ｍＡ］〜２０［ｍＡ］の所定の電流を出力する。

【0024】

電流出力回路３０は、電流源回路３１（第１の電流源回路），３２（第２の電流源回路），３３（第３の電流源回路）と、シャント電圧源回路３４（第１のシャント電圧源回路），３５（第２のシャント電圧源回路）とを含む。電流源回路３１は、信号処理回路２０から出力される制御電圧（制御信号ｘ）によって制御される電流Ｉ１（第１の電流）を生成して電流源回路３２へ出力する。電流源回路３２（第２の電流源回路）は、電流Ｉ１によって制御される電流Ｉ２（第２の電流）を生成してシャント電圧源回路３４へ出力する。

【0025】

シャント電圧源回路３４（第１のシャント電圧源回路）は、電流源回路３２から出力される電流Ｉ２から２線式伝送器１（センサ１０と信号処理回路２０）の内部電源＃１を生成する。電流源回路３３は、基準電圧Ｖｒｅｆによって制御される電流Ｉ３（第３の電流）を生成する。シャント電圧源回路３５は、電流源回路３３から出力される電流Ｉ３により電流源回路３２の電源を生成する。

【0026】

電流出力回路３０は、電流源回路３１により生成される電流Ｉ１，電流源回路３２により生成される電流Ｉ２，電流源回路３３により生成される電流Ｉ３により、伝送線Ｌ１，Ｌ２を介して外部回路４０に対し、制御電圧（制御信号ｘ）によって制御される、４〜２０［ｍＡ］の所定の電流Ｉｏｕｔを出力する。

【0027】

図２に本実施形態に係る電流出力回路３０を構成する各電流源回路３１，３２，３３の詳細な回路構成が示されている。

【0028】

図２において、電流源回路３１は、演算増幅器ＯＰ１と、Ｎ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子Ｍ１（第１の極性を有する電圧電流変換素子）と、電流検出抵抗Ｒ１とを含み構成される。演算増幅器ＯＰ１は、非反転入力端子（＋）と伝送線Ｌ２に接続される負極電源端子ＶＮとの間に信号処理回路２０により生成される制御電圧（制御信号ｘ）が印加される。電圧電流変換素子Ｍ１は、ゲート端が演算増幅器ＯＰ１の出力端子に、ソース端が演算増幅器ＯＰ１の反転入力端子（−）に、ドレイン端が電流源回路３２（後述する演算増幅器ＯＰ２の非反転入力端子（＋）と電流電圧変換抵抗Ｒ７の一端）にそれぞれ接続され、ここで（電流源回路３１）生成される電流Ｉ１を、ドレイン端を介して電流源回路３２に出力する。なお、電流検出抵抗Ｒ１は、一端が電圧電流変換素子Ｍ１のソース端に、他端が負極電源端子ＶＮに接続され、ソース端との接続点が演算増幅器ＯＰ１の反転入力端子（−）に接続される。

【0029】

電流源回路３２は、演算増幅器ＯＰ２と、Ｐ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子Ｍ２（第２の極性を有する電圧電流変換素子）と、電流検出抵抗Ｒ３と、電流電圧変換抵抗Ｒ７とを含み構成される。

【0030】

演算増幅器ＯＰ２は、非反転入力端子（＋）に電流源回路３１（電圧電流変換素子Ｍ１のドレイン端）の出力が、反転入力端子（−）に電流検出抵抗Ｒ３を介して伝送線Ｌ１が接続される正極電源端子ＶＰがそれぞれ接続される。電圧電流変換素子Ｍ２は、ゲート端が演算増幅器ＯＰ２の出力端子に、ソース端が演算増幅器ＯＰ２の反転入力端子（−）に、ドレイン端がシャント電圧源回路３４にそれぞれ接続され、ドレイン端を介し、電流源回路３１により生成される電流Ｉ１によって制御される電流Ｉ２を生成してシャント電圧源回路３４に出力する。なお、電流検出抵抗Ｒ３は、一端が電圧電流変換素子Ｍ２のソース端に、他端が正極電源端子ＶＰに接続され、ソース端との接続点が演算増幅器ＯＰ２の反転入力端子（−）に接続される。また、電流電圧変換抵抗Ｒ７は、正極電源端子ＶＰと演算増幅器ＯＰ２の非反転入力端子（＋）との間に接続される。

【0031】

電流源回路３３は、演算増幅器ＯＰ３と、Ｎ型ＭＯＳ−ＦＥＴからなる電圧電流変換素子Ｍ３と、電流検出抵抗Ｒ５とを含み構成される。

【0032】

演算増幅器ＯＰ３は、非反転入力端子（＋）と負極電源端子ＶＮ間に基準電圧が印加される。電圧電流変換素子Ｍ３は、ゲート端が演算増幅器ＯＰ３の出力端子に、ソース端が演算増幅器ＯＰ３の反転入力端子（−）に、ドレイン端がシャント電圧源回路３５にそれぞれ接続され、ドレイン端を介して電流Ｉ３を生成してシャント電圧源回路３５に出力する。なお、電流検出抵抗Ｒ５は、電圧電流変換素子Ｍ３のソース端と負極電源端子ＶＮとの間に接続され、電圧電流変換素子Ｍ３のソース端との接続点が演算増幅器ＯＰ３の反転入力端子（−）に接続される。

【0033】

（実施形態の動作）
以下、本実施形態に係る電流出力回路３０の動作について、図１，および図２を参照しながら詳細に説明する。

【0034】

まず、センサ１０は、圧力や温度等の物理量を電気信号に変換して信号処理回路２０へ出力する。信号処理回路２０は、センサ１０から出力される電気信号に対して、例えば、歪み補正やノイズ除去等の所定の処理を施して制御信号ｘ（制御電圧）を生成し、電流源回路３１を構成する演算増幅器ＯＰ１の非反転入力端子（＋）と負極電源端子ＶＮ端子間に印加する。

【0035】

電流源回路３１は、この制御電圧（制御信号ｘ）によって制御される電流Ｉ１を生成する。すなわち、演算増幅器ＯＰ１は、電圧電流変換素子Ｍ１のゲート・ソース間の電圧を制御して、電流検出抵抗Ｒ１の両端に印加される電圧と制御電圧ｘとが同じ電圧値になるように制御する。結果的に、制御電圧（制御信号ｘ）が電流Ｉ１に変換され、その電流Ｉ１は、電圧電流変換素子Ｍ１のドレイン端を介し、電流源回路３２（演算増幅器ＯＰ２の非反転端子および電流電圧変換抵抗Ｒ７の一端）へ出力される。

【0036】

次に、電流源回路３２は、電流源回路３１により生成される電流Ｉ１によって制御される電流Ｉ２を生成する。すなわち、電流電圧変換抵抗Ｒ７に電流Ｉ１が流れることにより電圧降下が発生して電流Ｉ１が再度電圧に変換され、その電圧は、演算増幅器ＯＰ２の非反転入力端子（＋）と正極電源端子ＶＰ間に印加される。そして、このＶＰ基準の電圧により、演算増幅器ＯＰ２は、電圧電流変換素子Ｍ２のゲート・ソース間電圧を制御し、電流検出抵抗Ｒ３の両端に印加される電圧とＶＰ基準の電圧とが同じ電圧値になるように制御する。結果的に、ドレイン端を介して生成した電流Ｉ２をシャント電圧源回路３４に出力する。シャント電圧源回路３４は、この電流Ｉ２を利用し、センサ１０と信号処理回路２０を駆動する内部電源＃１を生成する。

【0037】

なお、電流源回路３２を構成する電圧電流変換素子（Ｐ型ＭＯＳ−ＦＥＴ）の主要なキャリアはホール（正孔）であり、ゲート端に入力される電圧がソース端より低い場合（ゲート・ソース間電圧）、ソースからドレインへ電流が流れるが、その電流は、入力電圧が−側であるほど大きくなり、＋側であるほど小さくなり、所定の値で０になる。

【0038】

次に、電流源回路３３とシャント電圧源回路３５は、電流源回路３２の電源を生成する。すなわち、電流源回路３３では、演算増幅器ＯＰ３の非反転入力端子（＋）と正極電源端子ＶＰ間に基準電圧Ｖｒｅｆが印加されており、演算増幅器ＯＰ３は、電圧電流変換素子Ｍ３のゲート・ソース間電圧を制御することによって、電流検出抵抗Ｒ５の両端に印加される電圧が基準電圧と同じ値になるように制御する。結果的に基準電圧Ｖｒｅｆが電流Ｉ３に変換され、電圧電流変換素子Ｍ３のドレイン端を介してシャント電圧源回路３５に出力される。シャント電圧源回路３５は、この電流Ｉ３により電流源回路３２の電源を生成する。

【0039】

最終的に、電流出力回路３０は、電流源回路３１により生成される電流Ｉ１と、電流源回路３２により生成される電流Ｉ２と、電流源回路３３により生成される電流Ｉ３とにより、制御電圧（制御信号ｘ）によって制御される４〜２０［ｍＡ］の電流Ｉｏｕｔを生成し、２本の伝送線Ｌ１，Ｌ２を介してＤＣＳ等の外部回路４０へ出力するとともに、センサ１０と信号処理回路２０とを駆動する内部電源＃１を生成する。ここで、電流源回路３１の伝達関数をｆ（ｘ），電流源回路３２の伝達関数をｇ（Ｉ２）とすれば、Ｉ１＝ｆ（ｘ），Ｉ２＝ｇ（ｆ（ｘ）），Ｉｏｕｔ＝ｆ（ｘ）＋ｇ（ｆ（ｘ））＋１３になる。

【0040】

（実施形態の効果）
以上説明のように本実施形態に係る電流出力回路３０によれば、図中、実線矢印で示した電流源回路３１，３２を構成する演算増幅器（それぞれＯＰ１，ＯＰ２）の負帰環ループの内部に、カレントミラー回路のような低い局を持つ要素が含まれない（応答の遅い要素を除外した）ため、帯域制限の必要がなくなり、したがって広帯域化が可能な２線式伝送器１を提供することができる。具体的に、２線式伝送器1は、外部回路４０に対し、４〜２０［ｍＡ］の直流アナログ信号に交流デジタル信号を重畳して伝送するが、例えば、ＨＡＲＴ（Highway Addressable Remote Transducer）のようなキャリア周波数の低い通信波形から、Foundation Field BUSのようなキャリア周波数の高い通信波形を一つの２線式伝送器１（フィールド機器）内で、定数を変更することなく出力が可能になる。

【0041】

また、広帯域化により、交流的な入力インピーダンスが向上し、入力インピーダンスが向上することでノイズ耐性が向上するといった派生的効果も得られる。なお、電流を出力しながら内部電源を生成することも可能である。

【0042】

（変形例１）
ところで、上記した本実施形態に係る電流出力回路３０において発生するノイズは、伝導の方法（モード）により、２つの種類に区分することができる。一つは、信号ランイ間や電源ライン間に発生するノーマルモードノイズであり、他の一つは、信号ラインや電源ラインとＧＮＤ間に発生するコモンモードノイズである。図３は、ノーマルモードノイズが印加された場合の本実施形態に係る電流出力回路３０のうち、第１の電流源回路３１，第２の電流源回路３２周辺の構成を抜粋して示した図である。

【0043】

図３において、正極電源端子ＶＰと負極電源端子ＶＮ間にノーマルモードノイズ（ノイズ源）が印加されると、第１の電流源回路３１の電圧電流変換素子Ｍ１の寄生容量Ｃｄｅｇを介して電流Ｉｄｅｇが流れる。この電流Ｉｄｅｇは、演算増幅器ＯＰ１でコントロールできないため、寄生容量Ｃｄｅｇに流れる電流は、第１の電流Ｉ１の変動（Ｉ１＋Ｉｄｅｇ）になって現れる。この第１の電流Ｉ１の変動は定数倍され、第２の電流源回路３２によって出力される第２の電流Ｉ２の変動（Ｉ２＝（Ｉ１＋Ｉｄｅｇ）×（Ｒ７／Ｒ３）に反映され、この第２の電流Ｉ２の変動は第１の電流Ｉ１の変動（Ｉ１＋Ｉｄｅｇ）よりも大きくなる。

【0044】

このため、以下に説明する変形例１の電流出力回路３０Ａは、第２の電流Ｉ２の変動を抑えるために、第１の電流Ｉ１の変動を容量性素子（図４に示すコンデンサＣ１）と電流制限抵抗（図４に示す抵抗Ｒ４）により抑制することにした。図４にそのための電流出力回路３０Ａの構成が示されている。図４によれば、変形例１の電流出力回路３０Ａは、コンデンサＣ１と電流制限抵抗Ｒ４を付加したことを除けば、図２に示した本実施形態に係る電流出力回路３０の構成と同様である。

【0045】

電流制限抵抗Ｒ４は、一端が電流電圧変換抵抗Ｒ７に、他端が電圧電流変換素子Ｍ１のドレイン端にそれぞれ接続され、電圧電流変換素子Ｍ１の寄生容量Ｃｄｅｇに流れる電流を制限して第１の電流Ｉ１の変動を抑制する。また、コンデンサＣ１は、電流電圧変換抵抗Ｒ７と並列に接続され、第１の電流Ｉ１の変動により電流電圧変換抵抗Ｒ７の両端にかかる電圧の変動を抑制する。この電流電圧変換抵抗Ｒ７の両端の電圧変動を抑制することは電流Ｉ２の変動を抑制することにつながる。

【0046】

上記した変形例１の電流出力回路３０Ａによれば、電流電圧変換抵抗Ｒ７と並列にコンデンサＣ１を接続し、第１の電流Ｉ１の変動による電流電圧変換抵抗Ｒ７の両端の電圧変動を抑制し、かつ、電流制限抵抗Ｒ４を電流電圧変換抵抗Ｒ７と電圧電流変換素子Ｍ１のドレイン端間に挿入することで、電圧電流変換素子Ｍ１の寄生容量Ｃｄｅｇに流れる電流を制限して電流Ｉ１の変動を抑え、結果的に第２の電流Ｉ２の変動を抑制することができる。この第２の電流Ｉ２の変動を抑制すれば、第２の電流Ｉ２が出力される第３の電流源回路３３に流れる電流や電圧が小さくなるため、変形例１の電流出力回路３０Ａが異常動作を起こすことを回避することができる。したがって、ノイズ耐性が高まり、電流出力回路３０Ａの回路の健全性を向上させた２線式伝送器１を提供することができる。

【0047】

（変形例２）
次に、図５を参照して変形例２の電流出力回路３０Ｂについて説明する。図５に示すように、変形例２に係る電流出力回路３０Ｂは、電流源回路３１を構成する演算増幅器ＯＰ１の非反転入力端子（＋）に直流成分の制御電圧＃１（第１の制御電圧）を、反転入力端子（−）にコンデンサＣ２（容量性素子）を介して交流成分の制御電圧＃２（第２の制御電圧）をそれぞれ入力することで、直流成分と交流成分とが混合された出力電流Ｉｏｕｔを得ることができる。この場合、後段のミキシング回路が不要になる。また、図示省略したが、２本の伝送線Ｌ１，Ｌ２のそれぞれが接続される正極電源端子ＶＰと負極電源端子ＶＮとの間に電流源回路３１を複数並列に接続し、それぞれに印加される制御電圧（制御信号ｘ）を制御して電流Ｉ１を生成することで柔軟性、拡張性の高い電流出力回路３０を提供することができる。

【0048】

また、電流源回路３２において、電流電圧変換素子Ｍ２を、Ｐ型ＭＯＳ−ＦＥＴ（Ｍ２）と、当該ＭＯＳ−ＦＥＴ（Ｍ２）にダーリントン接続されたバイポーラトランジスタ（ＰＮＰトランジスタＱ１）で構成し、このＰＮＰトランジスタＱ１のコレクタ端を介して電流Ｉ２を出力し、ベース端に、ＭＯＳ−ＦＥＴ（Ｍ２）の動作点を決定するソース抵抗Ｒ８を介して演算増幅器ＯＰ２の反転入力端子（−）にフィードバックする接続構成としてもよい。この構成によれば、電流精度を維持しながらＭＯＳ−ＦＥＴ（Ｍ２）の低いｇｍ（相互コンダクタンス）を補うことが可能である。

【0049】

また、上記した電流源回路３２において、電流Ｉ２により内部電源＃１（第１の内部電源）よりも低電圧の内部電源＃２（第２の内部電源）を生成してＭＯＳ−ＦＥＴ（Ｍ２）のドレイン端に印加すれば、正極電源端子ＶＰと負極電源端子ＶＮ間の電圧が所定値より低い場合の低電圧動作が可能になる。

【0050】

以上、本発明の好ましい実施形態について詳述したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されないことは言うまでもない。上記実施形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。またその様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【符号の説明】

【0051】

１…２線式伝送器、１０…センサ、２０…信号処理回路、３０，３０Ａ，３０Ｂ…電流出力回路、３１…第１の電流源回路、３２…第２の電流源回路、３３…第３の電流源回路、３４…第１のシャント電圧源回路、３５…第２のシャント電圧源回路、４０…外部回路、ＯＰ１，ＯＰ２，ＯＰ３…演算増幅回路、Ｒ１，Ｒ３，Ｒ５…電流検出抵抗、Ｒ４…電流制限抵抗、Ｒ７…電流電圧変換抵抗、Ｒ８…ソース抵抗、Ｃ１，Ｃ２…容量性素子（コンデンサ）、Ｍ１，Ｍ２，Ｍ３…電圧電流変換素子（ＭＯＳ−ＦＥＴ）、Ｑ１…バイポーラトランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】