特許 5676114 発光表示装置及び発光表示装置の駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5676114

(24)【登録日】2015年1月9日

(45)【発行日】2015年2月25日

(54)【発明の名称】発光表示装置及び発光表示装置の駆動方法

(51)【国際特許分類】

   G09G 3/30 20060101AFI20150205BHJP

   G09G 3/20 20060101ALI20150205BHJP

   H01L 51/50 20060101ALI20150205BHJP

【ＦＩ】

   G09G3/30 J

   G09G3/20 611D

   G09G3/20 611H

   G09G3/20 612A

   G09G3/20 624B

   G09G3/20 642A

   G09G3/20 680G

   H05B33/14 A

【請求項の数】14

【全頁数】15

(21)【出願番号】特願2010-18604(P2010-18604)

(22)【出願日】2010年1月29日

(65)【公開番号】特開2010-181877(P2010-181877A)

(43)【公開日】2010年8月19日

【審査請求日】2010年1月29日

【審判番号】不服2013-17131(P2013-17131/J1)

【審判請求日】2013年9月5日

(31)【優先権主張番号】10-2009-0009860

(32)【優先日】2009年2月6日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】100070024

【弁理士】

【氏名又は名称】松永 宣行

(74)【代理人】

【識別番号】100159042

【弁理士】

【氏名又は名称】辻 徹二

(72)【発明者】

【氏名】金 世 鎬

(72)【発明者】

【氏名】郭 源 奎

【合議体】

【審判長】 酒井 伸芳

【審判官】 新川 圭二

【審判官】 清水 稔

(56)【参考文献】

【文献】 特開２００５−２５８４０７（ＪＰ，Ａ）

【文献】 特開２００４−３５６０５２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

G09G 3/30

G09G 3/20

H05B 33/14

(57)【特許請求の範囲】

【請求項1】

発光素子と、
前記発光素子に連結された第１電極及び第１電源電圧に連結された第２電極を含む駆動トランジスタと、
前記駆動トランジスタのゲート電極に連結された一端を含む補償キャパシタと、
初期化制御信号に応答し、第２電源電圧を前記補償キャパシタの他端に印加する第１スイッチ素子と、
走査信号に応答し、データ信号を前記補償キャパシタの他端に印加する第２スイッチ素子とを含む複数の画素回路を含み、
前記第１電源電圧をそれぞれの前記複数の画素回路に印加する第１電源電圧供給線、及び前記第２電源電圧をそれぞれの前記複数の画素回路に印加する第２電源電圧供給線は、複数の位置で電気的に連結されて、前記第１電源電圧と前記第２電源電圧は別個の電圧源によって生成され、
前記第１電源電圧供給線と前記第２電源電圧供給線とを電気的に連結する複数の別途の配線をさらに備え、
前記複数の配線は、前記第２電源電圧を供給する第２電源電圧源から、当該画素回路までの前記第２電源電圧供給線の配線長が他の画素回路に比べて相対的に長い画素回路周辺の第１電源供給線と第２電源供給線間に配され、かつ、前記第１電源電圧供給線と前記第２電源電圧供給線を電気的に連結する前記配線は前記発光素子を含む画素回路の外部に備えられ、
前記第１電源電圧の電圧源と前記第２電源電圧の電圧源とは、同じレベルの電圧を供給し、前記第２電源電圧供給線は前記第１電源電圧供給線に比べて電源供給容量が小さい発光表示装置。

【請求項2】

前記複数の画素回路は、
前記補償キャパシタの他端に連結された一端、及び前記第１電源電圧に連結された他端を含む保存キャパシタをさらに含むことを特徴とする請求項１に記載の発光表示装置。

【請求項3】

前記複数の画素回路は、
前記初期化制御信号に応答し、前記駆動トランジスタをダイオード連結させる第３スイッチ素子をさらに含むことを特徴とする請求項２に記載の発光表示装置。

【請求項4】

前記初期化制御信号は、以前の走査周期に活性化される他画素回路に対する走査信号であることを特徴とする請求項３に記載の発光表示装置。

【請求項5】

前記複数の画素回路は、
前記駆動トランジスタの第１電極と前記発光素子との間に直列に連結され、発光制御信号に応答してスイッチオンされる第４スイッチ素子をさらに含むことを特徴とする請求項３に記載の発光表示装置。

【請求項6】

前記発光素子は、有機発光ダイオード（ＯＬＥＤ）であることを特徴とする請求項１に記載の発光表示装置。

【請求項7】

複数の画素回路を含む発光表示装置において、
データ信号に応答し、それぞれの前記複数の画素回路の発光素子に入力される発光入力信号を生成する駆動トランジスタに、駆動電圧として第１電源電圧を印加する第１電源電圧供給線と、
それぞれの前記複数の画素回路の前記駆動トランジスタのスレショルド電圧を補償するように、前記駆動トランジスタのゲート電極に連結された補償キャパシタに、第２電源電圧を印加する第２電源電圧供給線とを含み、
前記第１電源電圧供給線及び前記第２電源電圧供給線は、複数の位置で電気的に連結されて、前記第１電源電圧と前記第２電源電圧は別個の電圧源によって生成され、
前記第１電源電圧供給線と前記第２電源電圧供給線とを電気的に連結する複数の別途の配線をさらに備え、
前記複数の配線は、前記第２電源電圧を供給する第２電源電圧源から、当該画素回路までの前記第２電源電圧供給線の配線長が他の画素回路に比べて相対的に長い画素回路周辺の第１電源供給線と第２電源供給線間に配され、かつ、前記第１電源電圧供給線と前記第２電源電圧供給線を電気的に連結する前記配線は前記発光素子を含む画素回路の外部に備えられ、
前記第１電源電圧の電圧源と前記第２電源電圧の電圧源とは、同じレベルの電圧を供給し、前記第２電源電圧供給線は前記第１電源電圧供給線に比べて電源供給容量が小さい発光表示装置。

【請求項8】

前記それぞれの複数の画素回路は、
発光素子と、
前記発光素子に連結された第１電極、及び前記第１電源電圧供給線に連結された第２電極を含む駆動トランジスタと、
前記駆動トランジスタのゲート電極に連結された一端を含む補償キャパシタと、
初期化制御信号に応答し、前記第２電源電圧を前記補償キャパシタの他端に印加する第１スイッチ素子と、
走査信号に応答し、データ信号を前記補償キャパシタの他端に印加する第２スイッチ素子とを含むことを特徴とする請求項７に記載の発光表示装置。

【請求項9】

前記走査信号及び初期化制御信号を出力する走査駆動部と、
前記データ信号を出力するデータ駆動部とをさらに含むことを特徴とする請求項８に記載の発光表示装置。

【請求項10】

前記発光素子は、有機発光ダイオード（ＯＬＥＤ）であることを特徴とする請求項８に記載の発光表示装置。

【請求項11】

複数の画素回路と、
それぞれの前記複数の画素回路に第１電源電圧を印加する第１電源電圧供給線と、
それぞれの前記複数の画素回路に第２電源電圧を印加する第２電源電圧供給線と、
前記第１電源電圧供給線の電圧降下、及び前記第２電源電圧供給線の電圧降下を補償して複数の位置に配置された電源電圧補償部とを含み、それぞれの前記複数の画素回路は、
発光入力信号に応答して光を放出する発光部と、
走査信号に応答してデータ信号を入力されるデータ入力部と、
前記データ信号によって前記発光入力信号を生成して前記発光部に出力し、前記第１電源電圧を印加されて駆動される駆動部と、
前記第２電源電圧を印加されて前記駆動部に入力される前記データ信号に対して、前記駆動部のスレショルド電圧を補償するスレショルド電圧補償部とを含み、前記第１電源電圧と前記第２電源電圧は別個の電圧源によって生成され、
前記第１電源電圧供給線と前記第２電源電圧供給線とを電気的に連結する複数の別途の配線をさらに備え、
前記複数の配線は、前記第２電源電圧を供給する第２電源電圧源から、当該画素回路までの前記第２電源電圧供給線の配線長が他の画素回路に比べて相対的に長い画素回路周辺の第１電源供給線と第２電源供給線間に配され、かつ、前記第１電源電圧供給線と前記第２電源電圧供給線を電気的に連結する前記配線は発光素子を含む画素回路の外部に備えられ、、
前記第１電源電圧の電圧源と前記第２電源電圧の電圧源とは、同じレベルの電圧を供給し、前記第２電源電圧供給線は前記第１電源電圧供給線に比べて電源供給容量が小さい発光表示装置。

【請求項12】

前記走査信号を出力する走査駆動部と、
前記データ信号を出力するデータ駆動部とをさらに含むことを特徴とする請求項１１に記載の発光表示装置。

【請求項13】

前記スレショルド電圧補償部は、前記走査信号の活性化区間前に活性化される初期化制御信号に応答し、前記第２電源電圧を補償キャパシタに印加され、前記補償キャパシタを前記駆動部のスレショルド電圧レベルまで充電し、前記補償キャパシタを介して、前記データ信号を前記駆動部に印加することによって、前記駆動部のスレショルド電圧を補償し、
前記走査駆動部は、前記初期化制御信号をさらに出力することを特徴とする請求項１１に記載の発光表示装置。

【請求項14】

前記発光部は、有機発光ダイオード（ＯＬＥＤ）を含むことを特徴とする請求項１１に記載の発光表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光表示装置に係り、さらに具体的には、有機電界発光表示装置及びその駆動方法に関する。

【背景技術】

【0002】

有機電界発光表示装置は、蛍光性有機化合物を電気的に励起させて発光させる有機電界発光ダイオード（ＯＬＥＤ：organic light emitting diode）に電流または電圧を印加させて映像を表現する装置である。

【0003】

有機電界発光ダイオードは、アノード、有機薄膜及びカソードの層構造を含む。有機電界発光ダイオードの有機薄膜は、電子と正孔との均衡を保って発光効率を向上させるために、発光層（ＥＭＬ：emitting material layer）、電子輸送層（ＥＴＬ：electron transport layer）及び正孔輸送層（ＨＴＬ：hole transport layer）を含んだ多層構造からなり、また別途の電子注入層（ＥＩＬ：electron injecting layer）と正孔注入層（ＨＩＬ：hole injecting layer）とを含むことができる。有機薄膜は、発光層で出合った電子と正孔との結合によって光を放出する。

【0004】

一般的に、有機電界発光表示装置は、ＮｘＭ（ＮとＭとは自然数）行列形態で配列された複数の画素と、それぞれの画素を駆動するための駆動回路とを含む。駆動方式には、受動マトリックス（passive matix）方式と能動マトリックス（active matrix）方式とがある。受動マトリックス方式は、正極と負極とを直交させるように形成し、ラインを選択して駆動する。能動マトリックス方式は、各画素に、スイッチング素子を利用してデータ信号を印加し、キャパシタを利用し、これを保存することによって、データ信号が印加されない区間の間にも、以前に印加されたデータを維持する。スイッチング素子を具現するために、薄膜トランジスタ（ＴＦＴ：thin film transistor）を利用できる。能動駆動方式は、キャパシタに電圧を維持させるために印加される形態によって、電圧書き込み（voltage programming）方式と電流書き込み（current programming）方式とに分類される。

【0005】

それぞれの画素の有機電界発光ダイオードに、データ信号に対応する電流を印加するために、駆動トランジスタが利用されうる。駆動トランジスタは、ゲート端子に入力されるデータ信号によって電流を発生させ、発光ダイオードに入力する。発生した電流の大きさは、データ信号によるゲート電圧と、電源電圧によるソース電圧との差により決定される。
駆動トランジスタによって入力された電流により、駆動トランジスタで励起された電子及び正孔が形成され、それらが結合して光を放出する。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明が解決しようとする課題は、発光表示装置のパネルのサイズが増大するにしたがって、各画素回路に印加される電源電圧のレベルが、配線の寄生抵抗成分及び各画素回路に流入する電流による電圧降下によって、画素の位置によって変わるという問題点を解決するものである。
また本発明が解決しようとする他の課題は、各画素回路で、駆動回路のスレショルド電圧を補償するために印加される電源電圧が、画素の位置によって変わるという問題点を解決するものである。

【課題を解決するための手段】

【0007】

本発明の第１側面による発光表示装置は、発光素子と、前記発光素子に連結された第１電極及び第１電源電圧に連結された第２電極を含む駆動トランジスタと、前記駆動トランジスタのゲート電極に連結された一端を含む補償キャパシタと、初期化制御信号に応答して第２電源電圧を前記補償キャパシタの他端に印加する第１スイッチ素子と、走査信号に応答してデータ信号を前記補償キャパシタの他端に印加する第２スイッチ素子とを含む複数の画素回路を含み、前記第１電源電圧をそれぞれの前記複数の画素回路に印加する第１電源電圧供給線、及び前記第２電源電圧をそれぞれの前記複数の画素回路に印加する第２電源電圧供給線は、電気的に連結される。

【0008】

このとき、前記発光表示装置は、前記第１電源電圧供給線と前記第２電源電圧供給線とを電気的に連結する少なくとも１本の別途の配線をさらに含むことができる。
また前記発光素子は、有機発光ダイオード（ＯＬＥＤ）でありうる。
本発明の第２側面による発光表示装置は、複数の画素回路を含み、データ信号に応答してそれぞれの前記複数の画素回路の発光素子に入力される発光入力信号を生成する駆動トランジスタに、駆動電圧として第１電源電圧を印加する第１電源電圧供給線と、それぞれの前記複数の画素回路の前記駆動トランジスタのスレショルド電圧を補償するように、前記駆動トランジスタのゲート電極に連結された補償キャパシタに、第２電源電圧を印加する第２電源電圧供給線とを含み、前記第１電源電圧供給線及び前記第２電源電圧供給線は、電気的に連結されうる。

【0009】

本発明の第３側面による発光表示装置は、複数の画素回路と、それぞれの前記複数の画素回路に第１電源電圧を印加する第１電源電圧供給線と、それぞれの前記複数の画素回路に第２電源電圧を印加する第２電源電圧供給線と、前記第１電源電圧供給線の電圧降下及び前記第２電源電圧供給線の電圧降下を補償する電源電圧補償部とを含み、それぞれの前記複数の画素回路は、発光入力信号に応答して光を放出する発光部と、走査信号に応答してデータ信号を入力されるデータ入力部と、前記データ信号によって前記発光入力信号を生成して前記発光部に出力し、前記第１電源電圧を印加されて駆動される駆動部と、前記第２電源電圧を印加されて前記駆動部に入力される前記データ信号に対して、前記駆動部のスレショルド電圧を補償するスレショルド電圧補償部とを含む。

【0010】

本発明の第４側面による発光表示装置の駆動方法は、前記第２電源電圧を前記スイッチ素子を介して前記補償キャパシタに印加し、前記補償キャパシタを前記駆動トランジスタのスレショルド電圧レベルに充電させる段階と、データ信号を前記補償キャパシタを介して前記駆動トランジスタのゲート電極に入力する段階であって、前記補償キャパシタは、前記駆動トランジスタのスレショルド電圧を補償する段階と、前記駆動トランジスタによって生成された発光入力信号を、前記発光素子に入力する段階とを含み、ここで、前記第１電源電圧を供給する第１電源電圧供給線及び前記第２電源電圧を供給する第２電源電圧供給線は、電気的に連結される。また、前記発光表示装置の駆動方法は、前記補償キャパシタを充電させる間、前記駆動トランジスタをダイオード連結させる段階をさらに含むことができる。

【発明の効果】

【0011】

本発明による発光表示装置及び発光表示装置の駆動方法は、発光表示装置のパネルのサイズが増大することによってそれぞれの画素回路に印加される電源電圧の電圧降下を補償することが可能である。
また電源電圧の電圧降下を補償し、パネルのサイズが増大することによって発光表示装置の出力画像が歪曲される現象を軽減させることができる。
さらに、複数の電源電圧供給線間のクロストーク現象を除去することが可能である。

【図面の簡単な説明】

【0012】

【図1】発光表示装置の画素回路を図示した図面である。

【図2】パネルの大型化による現象を説明するための図面である。

【図3】本発明による発光表示装置を図示した図面である。

【図4】本発明の第１実施形態による発光表示装置の画素回路の構造を図示した図面である。

【図5】本発明の第１実施形態による発光表示装置の構造を図示した図面である。

【図6】本発明の第２実施形態による発光表示装置の画素回路の構造を図示した図面である。

【図7】本発明の第２実施形態による発光表示装置の構造を図示した図面である。

【図8】本発明による発光表示装置の駆動方法を示すフローチャートである。

【発明を実施するための形態】

【0013】

以下、添付された図面を参照しつつ、本発明の実施形態について説明する。下記の説明及び添付された図面は、本発明による動作を理解するためのものであり、本技術分野の当業者が容易に具現できる部分は省略されうる。
また、本明細書及び図面は、本発明を制限するための目的で提供されたものではなく、本発明の範囲は、請求の範囲によって決まるものである。本明細書で使われた用語は、本発明を最も適切に表現できるように、本発明の技術的思想に符合する意味と概念とに解釈されねばならない。

【0014】

図１は、発光表示装置の画素回路を図示した図面である。
該発光表示装置は、発光素子（例えば、ＯＬＥＤ（organic light emitting diode））、駆動トランジスタＭ１、走査トランジスタＭ２及び保存キャパシタＣ_ｓｔを含む。駆動トランジスタＭ１は、走査トランジスタＭ２を介して入力されるデータ信号Ｄ_ｍに応答し、電流を発生させて発光素子ＯＬＥＤに供給する。このとき、データ信号Ｄ_ｍは、走査信号Ｓ_ｎに応答して一定区間の間でのみ、データ信号Ｄ_ｍを駆動トランジスタＭ１に印加する。また、データ信号Ｄ_ｍが走査区間の間に印加される間、保存トランジスタＣ_ｓｔにデータ信号が保存され、走査区間が終了した後にも、データ信号Ｄ_ｍに対応する電圧が、駆動トランジスタＭ１に印加される。駆動トランジスタＭ１によって発生した電流が、発光素子ＯＬＥＤに印加されれば、発光素子ＯＬＥＤは、印加された電流の大きさに対応する輝度の光を放出する。

【0015】

ここで、駆動トランジスタＭ１から発光素子に印加される電流の大きさは、次の数式１のようである。

【数1】

ここで、Ｉ_ＯＬＥＤは、発光素子ＯＬＥＤに流れる電流、Ｖ_ｇｓは、駆動トランジスタＭ１のゲート電極及びソース電極間の電圧、Ｖ_ｔｈは、駆動トランジスタＭ１のスレショルド電圧、Ｖ_ｄａｔａは、走査トランジスタＭ２を介して、駆動トランジスタＭ１のゲート電極に印加されるデータ信号Ｄ_ｍの電圧、βは、定数値を示す。数式１から分かるように、発光素子ＯＬＥＤに供給される電流は、データ信号Ｄ_ｍの電圧Ｖ_ｄａｔａ、電源電圧Ｖ_ＤＤ及びスレショルド電圧Ｖ_ｔｈに依存する。ところで、パネルのサイズが大型化すると、画素の位置によって、電源電圧Ｖ_ＤＤ（以下、「第１電源電圧」という）及びスレショルド電圧Ｖ_ｔｈの大きさが変わるという問題点が発生する。

【0016】

図２は、パネルの大型化による現象について説明するための図面である。
パネルは、一般的にＮｘＭ行列の形態で配列された複数の画素回路を含み、それぞれの画素回路に、データ信号Ｄ_ｍ、走査信号Ｓ_ｎ及び第１電源電圧Ｖ_ＤＤが印加される。第１電源電圧は、あらゆる画素回路に対して共通して供給されうる。
ところで、図２に図示されているように、第１電源電圧Ｖ_ＤＤが各画素に供給されるとき、電圧降下が発生しうる。一般的に、電源電圧を供給するための配線には、寄生抵抗成分が存在し、このような配線を介して第１電源電圧が供給されれば、かような寄生抵抗成分によって電圧降下が発生する。従って、このような電圧降下によって、それぞれの画素回路に供給される第１電源電圧Ｖ_ＤＤのレベルは、その画素回路と第１電源電圧ＶＤＤの電圧源との間の配線の長さが長くなるほど、落ちてしまう（Ａ）。

【0017】

また、第１電源電圧ＶＤＤが、それぞれの画素回路の駆動トランジスタＭ１の駆動電圧として印加されれば、第１電源電圧供給線から駆動トランジスタＭ１に電流が流入する。このようなそれぞれの画素回路への電流流入によって、画素回路の位置が、第１電源電圧Ｖ_ＤＤの供給地点から遠ざかるほど、その画素回路に供給される第１電源電圧Ｖ_ＤＤの電圧レベルが落ちてしまう（Ｂ）。これによって、数式１のＶ_ＤＤ値が、画素の位置によって変わるＬＲ（long range uniformity）の問題が発生する。

【0018】

また、前述の通り、製造工程の不均一性によって生じるＴＦＴ（thin film transistor）のスレショルド電圧Ｖ_ｔｈの偏差によって、発光素子ＯＬＥＤに供給される電流の量が変わるというＳＲ（short range uniformity）の問題が発生する。このような問題は、パネルが大型化するほどさらに激しくなる。それぞれの画素回路のスレショルド電圧Ｖ_ｔｈの不均一性を補償するために、画素回路は、駆動トランジスタのゲート端子に連結された補償キャパシタＣ_ｖｔｈをさらに含み、補償キャパシタＣ_ｖｔｈに所定の電源電圧を印加することによって、スレショルド電圧Ｖ_ｔｈの不均一性を補償できる。ここで、所定の電源電圧として、別途の第２電源電圧Ｖ_ｓｕｓを具備できる。ところで、第２電源電圧Ｖ_ｓｕｓもまた、前述の通り、第２電源電圧供給線の寄生抵抗成分による電圧降下（Ａ）、及びそれぞれの画素回路に流入する電流による電圧降下（Ｂ）によって、画素回路の位置によってその電圧レベルが変わりうる。

【0019】

一般的に、第２電源電圧Ｖ_ｓｕｓの供給線は、第１電源電圧Ｖ_ＤＤの供給線に比べて供給容量が小さい場合が多い。このような場合、第２電源電圧Ｖ_ｓｕｓは、パネルが大型化すれば、さらに敏感に変化する。
このような問題点を解決するために、本発明は、第１電源電圧Ｖ_ＤＤ及び第２電源電圧Ｖ_ｓｕｓを電気的に連結し、第２電源電圧Ｖ_ｓｕｓの変化を第１電源電圧Ｖ_ＤＤで補償する構造を提供する。

【0020】

図３は、本発明による発光表示装置を図示した図面である。
本発明による発光表示装置３００は、複数の画素回路Ｐ_ｎｍ、第１電源電圧供給線３１０、第２電源電圧供給線３２０及び電源電圧補償部３３０を含むことができる。
複数の画素回路Ｐ_ｎｍは、図５に図示されているように、ＮｘＭマトリックス状に配列されうる。
第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、図５に図示されているように、それぞれの画素回路Ｐｎｍに連結され、それぞれ第１電源電圧Ｖ_ＤＤ及び第２電源電圧Ｖ_ｓｕｓを印加する。このために、第１電源電圧供給線３１０は、第１電源電圧Ｖ_ＤＤを供給する第１電源電圧源（図示せず）に電気的に連結され、第２電源電圧供給線３２０は、第２電源電圧Ｖ_ｓｕｓを供給する第２電源電圧源（図示せず）に電気的に連結されうる。

【0021】

また、第１電源電圧Ｖ_ＤＤ及び第２電源電圧Ｖ_ｓｕｓは、望ましくは、同じ電圧レベルを有する。１つの実施形態として、第１電源電圧Ｖ_ＤＤ及び第２電源電圧Ｖ_ｓｕｓが同じ電圧レベルを有する場合、第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、同じ電圧源に連結されうる。

【0022】

電源電圧補償部３３０は、第１電源電圧供給線３１０及び第２電源電圧供給線３２０の電圧レベルの変化を補償する。本発明の一実施形態として、電源電圧補償部３３０は、第１電源電圧供給線３１０及び第２電源電圧供給線３２０を電気的に連結させて具現されうる。また、このような電気的連結は、第１電源電圧供給線３１０及び第２電源電圧供給線３２０間での別途の配線によって具現されうる。代案として、このような電気的連結は、所定の制御信号に応答し、第１電源電圧供給線３１０及び第２電源電圧供給線３２０を電気的に連結させるスイッチ素子でありうる。しかし、本発明は、かような形態に限定されるものではなく、電源電圧補償部３３０は、第１電源電圧供給線３１０の電圧降下、及び第２電源電圧供給線３２０の電圧降下を補償できる形態であるならば、いかなる形態でも可能である。

【0023】

前記複数の画素回路Ｐ_ｎｍは、それぞれ発光部３４０、データ入力部３５０、駆動部３６０及びスレショルド電圧補償部３７０を含むことができる。
発光部３４０は、発光入力信号を入力され、発光入力信号の大きさによる輝度の光を出力する。発光部３４０は、電気的入力信号に応答して光を放出する発光素子であるならば、いかなる形態でも可能であり、前記発光素子は、例えばＯＬＥＤでありうる。また、発光入力信号は、電流入力形態で入力されうる。

【0024】

さらに、発光部３４０は、発光制御信号Ｅ_ｎに応答し、一定の周期でのみ発光入力信号を入力されるように構成されうる。かような具現で、発光入力信号は、発光制御信号Ｅ_ｎに応答してスイッチングされる所定のスイッチ素子を介して発光素子に入力されうる。
データ入力部３５０は、走査信号Ｓ_ｎに応答してデータ信号Ｄ_ｍを入力され、一定の区間の間に入力されたデータ信号Ｄ_ｍを保存する。このために、データ入力部３５０は、走査信号Ｓ_ｎに応答してスイッチングされるスイッチ素子を含むことができる。また、入力されたデータ信号Ｄ_ｍを保存するために、保存キャパシタを含むことができる。

【0025】

スレショルド電圧補償部３７０は、データ信号Ｄ_ｍが入力される前に、駆動部３６０のスレショルド電圧を補償するために、スレショルド電圧に該当する電圧を保存し、データ信号Ｄ_ｍが駆動部３６０に入力されるとき、スレショルド電圧に該当する電圧レベルを補償する。このために、スレショルド電圧補償部３７０は、スレショルド電圧に該当する電圧を保存するための補償キャパシタを含むことができる。また、スレショルド電圧補償部３７０は、データ信号Ｄ_ｍが入力される前に、一定区間の間に活性化される初期化制御信号Ｓ_ｎ−１に応答し、前記補償キャパシタに第２電源電圧Ｖ_ｓｕｓを印加するスイッチ素子を含むことができる。さらに、スレショルド電圧補償部３７０は、初期化制御信号Ｓ_ｎ−１に応答し、駆動部３６０の駆動トランジスタをダイオード連結させるスイッチ素子をさらに含むことができる。

【0026】

駆動部３６０は、スレショルド電圧補償部３７０を介して入力されたデータ信号Ｄ_ｍを入力され、データ信号Ｄ_ｍの大きさに対応する発光入力信号を発生させ、発光入力信号を発光部３４０に出力する。駆動部３６０は、このために、駆動トランジスタを含むことができる。前記駆動トランジスタは、ゲート電極からデータ信号Ｄ_ｍを入力され、発光入力信号を発生させることができる。前記駆動トランジスタの駆動電圧として、前記駆動トランジスタのソース電極に、第１電源電圧Ｖ_ＤＤが第１電源電圧供給線３１０を介して印加されうる。

【0027】

図４は、本発明の第１実施形態による発光表示装置の画素回路の構造を図示した図面である。
本発明の第１実施形態による画素回路は、発光素子ＯＬＥＤ、駆動トランジスタＭ１、第１スイッチ素子Ｍ３、補償キャパシタＣ_ｖｔｈ、第２スイッチ素子Ｍ２、及び保存キャパシタＣ_ｓｔを含む。第１電源電圧供給線３１０は、駆動トランジスタＭ１の駆動電圧に連結され、第２電源電圧供給線３２０は、第１スイッチ素子Ｍ１の一端に連結される。

【0028】

本発明の一実施形態によって、第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、第１電源電圧供給線３１０の電圧降下、及び第２電源電圧供給線３２０の電圧降下を補償するように、互いに電気的に連結されうる。このために、第１電源電圧供給線３１０及び第２電源電圧供給線３２０間に、別途の電源電圧補償配線４００が備わりうる。

【0029】

走査信号Ｓ_ｎが活性化されることによって、データ信号Ｄ_ｍが入力される前に、補償キャパシタＣ_ｖｔｈに駆動トランジスタＭ１のスレショルド電圧を補償するための電圧が蓄電される。このために、初期化制御信号Ｓ_ｎ−１が、走査信号Ｓ_ｎが活性化される前に、一定区間の間活性化され、初期化制御信号Ｓ_ｎ−１の活性化に応答し、第１スイッチ素子Ｍ３を介して、第２電源電圧Ｖ_ｓｕｓが補償キャパシタＣ_ｖｔｈに印加される。補償キャパシタＣ_ｖｔｈは、第２電源電圧Ｖ_ｓｕｓによって、駆動トランジスタＭ１のスレショルド電圧に該当する電圧レベルほど蓄電される。

【0030】

初期化制御信号Ｓ_ｎ−１の活性化区間が終了した後、走査信号Ｓ_ｎが活性化され、第２スイッチ素子Ｍ２を介して、データ信号Ｄ_ｍが入力される。データ信号Ｄ_ｍは、走査信号Ｓ_ｎが活性化される区間の間、保存キャパシタＣ_ｓｔに印加され、保存キャパシタＣ_ｓｔは、データ信号Ｄ_ｍを保存する。このとき、データ信号Ｄ_ｍは、保存キャパシタＣ_ｓｔに電圧書き込み方式、または電流書き込み方式によって保存されうる。

【0031】

保存キャパシタＣ_ｓｔに保存されたデータ信号Ｄ_ｍは、補償キャパシタＣ_ｖｔｈを介して、駆動トランジスタＭ１のゲート電極に入力される。このとき、補償キャパシタＣ_ｖｔｈによって、駆動トランジスタＭ１のスレショルド電圧が補償され、駆動トランジスタＭ１で生成される発光入力信号は、駆動トランジスタＭ１のスレショルド電圧に独立的である。
発光入力信号は、発光素子ＯＬＥＤに入力され、発光素子ＯＬＥＤは、発光入力信号の大きさに対応する輝度の光を発生させる。このとき、発光入力信号は、電流入力の形態で入力されうる。

【0032】

第１スイッチ素子Ｍ３及び第２スイッチ素子Ｍ２は、Ｐ型ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistors）として図示されているが、これに限定されるものではなく、所定の制御信号に応答してスイッチ機能を行う素子であるならば、いかなる形態でも可能である。
ここで、第２スイッチ素子Ｍ２及び保存キャパシタＣ_ｓｔはデータ入力部３５０に、第１スイッチ素子Ｍ３及び補償キャパシタＣ_ｖｔｈはスレショルド電圧補償部３７０に、駆動トランジスタＭ１は駆動部３６０に、発光素子ＯＬＥＤは発光部３４０に、それぞれ対応しうる。また、電源電圧補償配線４００は、電源電圧補償部３３０に対応しうる。

【0033】

図５は、本発明の第１実施形態による発光表示装置の構造を図示した図面である。
複数の画素回路Ｐ_ＮＭは、ＮｘＭマトリックス状に配列されうる。第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、それぞれの画素回路Ｐ_ＮＭに連結される。第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、電源電圧補償配線４００を介して、電気的に連結されうる。また、本発明の第１実施形態による発光表示装置は、複数の画素回路Ｐ_ＮＭに、走査信号Ｓ_ｎを供給する走査駆動部５１０、及び複数の画素回路Ｐ_ＮＭにデータ信号Ｄ_ｍを供給するデータ駆動部５２０をさらに含むことができる。一実施形態によれば、走査信号Ｓ_ｎは、同じ行の画素回路Ｐ_ＮＭに共通して印加され、データ信号Ｄ_ｍは、同じ列の画素回路Ｐ_ＮＭに共通して印加されうる。

【0034】

本発明の一実施形態として、電源電圧補償配線４００は、複数の位置で備わりうる。また、本発明の他の実施形態として、電源電圧補償配線４００は、第１電源電圧供給源（図示せず）から、画素回路Ｐ_ＮＭ間の第１電源電圧供給線３１０の配線長が他の画素回路Ｐ_ＮＭに比べて相対的に長い画素回路Ｐ_ＮＭ周辺の第１電源電圧供給線３１０及び第２電源電圧供給線３２０間に、優先的に配されうる。同様に、電源電圧補償配線４００は、第２電源電圧供給源（図示せず）から、画素回路Ｐ_ＮＭ間の第２電源電圧供給線３２０の配線長が他の画素回路Ｐ_ＮＭに比べて相対的に長い画素回路Ｐ_ＮＭ周辺の第１電源電圧供給線３１０及び第２電源電圧供給線３２０間に優先的に配されうる。

【0035】

図６は、本発明の第２実施形態による発光表示装置の画素回路の構造を図示した図面である。
本発明の第２実施形態による発光表示装置は、発光素子ＯＬＥＤ、第４スイッチ素子Ｍ５、駆動トランジスタＭ１、第１スイッチ素子Ｍ３、第３スイッチ素子Ｍ４、補償キャパシタＣ_ｖｔｈ、第２スイッチ素子Ｍ２及び保存キャパシタＣ_ｓｔを含む。第１電源電圧供給線３１０は、駆動トランジスタＭ１の駆動電圧に連結され、第２電源電圧供給線３２０は、第１スイッチ素子Ｍ１の一端に連結される。

【0036】

初期化制御信号Ｓ_ｎ−１が活性化されれば、第１スイッチ素子Ｍ３及び第３スイッチ素子Ｍ４が、ターンオンされる。
第３スイッチ素子Ｍ４がターンオンされることによって、駆動トランジスタＭ１は、ダイオード連結され、駆動トランジスタＭ１のゲート電極及びソース電極間の電圧Ｖ_ｇｓが駆動トランジスタＭ１のスレショルド電圧Ｖ_ｔｈまで変わる。このとき、駆動トランジスタＭ１のソース電圧は、第１電源電圧Ｖ_ＤＤであるから、駆動トランジスタＭ１のゲート端子、すなわち補償キャパシタＣ_ｖｔｈの一端に印加される電圧は（Ｖ_ＤＤ＋Ｖ_ｔｈ）となる。
また、第１スイッチ素子Ｍ３がターンオンされることによって、補償キャパシタＣ_ｖｔｈの他端に、第２電源電圧Ｖ_ｓｕｓが印加される。

【0037】

従って、補償キャパシタＣ_ｖｔｈの両端にかかる電圧Ｖ_ｃｖｔｈは、次の数式２の通りである。

【数2】

ここで、Ｖ_{Ｃｖｔｈ１}は、補償キャパシタＣ_ｖｔｈ一端に印加される電位、Ｖ_{Ｃｖｔｈ２}は、補償キャパシタＣ_ｖｔｈの他端に印加される電位である。
次に、初期化制御信号Ｓ_ｎ−１が非活性化になり、走査信号Ｓ_ｎが活性化される。走査信号Ｓ_ｎが活性化されることによる第２スイッチ素子及び保存キャパシタＣ_ｓｔの動作は、図４で説明したところの通りである。
保存キャパシタＣ_ｓｔにデータ信号Ｄｍが保存された後、駆動トランジスタＭ１のゲート

【0038】

電極及びソース電極間の電圧Ｖ_ｇｓは、次の数式３の通りである。

【数3】

発光素子ＯＬＥＤに流れる電流Ｉ_ＯＬＥＤは、次の数式４の通りである。

【数4】

【0039】

すなわち、発光素子ＯＬＥＤには、数式４のような発光入力信号が入力され、発光入力信号の電流Ｉ_ＯＬＥＤの大きさによる輝度の光を発光素子ＯＬＥＤから放出する。このとき、発光入力信号の大きさは、数式４に示されているように、データ信号の大きさＶ_ｄａｔａと、第２電源電圧Ｖ_ｓｕｓの大きさとに依存する。従って、第２電源電圧Ｖ_ｓｕｓが、第２電源電圧供給線３２０の寄生抵抗成分による電圧降下（Ａ）、または画素回路Ｐ_ＮＭへの電流流入による電圧降下（Ｂ）によって、各画素回路Ｐ_ＮＭに、その位置によって異なって印加されれば、表示される映像に歪曲現象が発生する。

【0040】

よって、本発明は、かような問題点を解決するために、第２電源電圧供給線３２０の電圧降下を補償するための構造を含む。例えば、かような構造は、第１電源電圧供給線３１０と第２電源電圧供給線３２０との間の電源電圧補償配線４００でありうる。第１電源電圧供給線３１０と第２電源電圧供給線３２０は、互いに補完的な関係にあり、一本が太くなる場合、他の一本は細くなり、これによって、一方の電圧降下が激しくなれば、クロストーク（cross-talk）が発生しうる。本発明の一実施形態は、第１電源電圧供給線３１０と第２電源電圧供給線３２０とを互いに電気的に連結させることにより、第１電源電圧供給線３１０の電圧降下と第２電源電圧供給線３２０の電圧降下とを互いに補償し、クロストーク現象を防止する。

【0041】

図７は、本発明の第２実施形態による発光表示装置の構造を図示した図面である。
複数の画素回路Ｐ_ＮＭは、ＮｘＭマトリックス状に配列されうる。第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、それぞれの画素回路Ｐ_ＮＭに連結される。第１電源電圧供給線３１０及び第２電源電圧供給線３２０は、電源電圧補償配線４００を介して、電気的に連結されうる。また、本発明の第２実施形態による発光表示装置は、複数の画素回路Ｐ_ＮＭに、走査信号Ｓ_ｎ及び発光制御信号Ｅ_ｎを供給する走査駆動部５１０；複数の画素回路Ｐ_ＮＭに、データ信号Ｄ_ｍを供給するデータ駆動部５２０をさらに含むことができる。本発明の一実施形態によれば、走査信号Ｓ_ｎは、同じ行の画素回路Ｐ_ＮＭに共通して印加され、データ信号Ｄ_ｍは、同じ列の画素回路Ｐ_ＮＭに共通して印加されうる。また、本発明の一実施形態によれば、初期化制御信号Ｓ_ｎ−１は、ある画素回路ＰＮＭに対する走査信号Ｓ_ｎが活性化される前に印加される１行前の走査信号でありうる。

【0042】

図８は、本発明による発光表示装置の駆動方法を示すフローチャートである。
本発明による発光表示装置は、１フレーム単位でそれぞれの画素回路にデータ信号Ｄ_ｍが入力され、１フレーム周期の間に走査信号Ｓ_ｎが活性化される間、同行に配された画素回路Ｐ_ＮＭを単位に、データ信号Ｄ_ｍが順次に入力されうる。また、初期化制御信号Ｓ_ｎ−１及び発光制御信号Ｅ_ｎは、同行に配された画素回路ＰＮＭに共通して印加され、それぞれの行に対して順次に活性化されうる。

【0043】

初期化制御信号Ｓ_ｎ−１が活性化されれば、駆動トランジスタＭ１がダイオード連結され、補償キャパシタＣ_ｖｔｈに第１スイッチ素子Ｍ３を介して、第２電源電圧Ｖ_ｓｕｓが印加される（Ｓ８０２）。補償キャパシタＣ_ｖｔｈは、初期化制御信号Ｓ_ｎ−１が活性化される間、駆動トランジスタＭ１のスレショルド電圧Ｖ_ｔｈレベルまで充電される。
初期化制御信号Ｓ_ｎ−１が非活性化になった後、走査信号Ｓ_ｎが活性化される。走査信号Ｓ_ｎが活性化される間にデータ信号Ｄ_ｍを入力され、保存キャパシタＣ_ｓｔにデータ信号Ｄ_ｍを保存する（Ｓ８０４）。保存キャパシタＣ_ｓｔに保存されたデータ信号Ｄ_ｍは、補償キャパシタＣ_ｖｔｈを介して、駆動トランジスタＭ１のゲート端子に入力され、駆動トランジスタＭ１は、入力されたデータ信号Ｄ_ｍに応答して発光表示信号を生成する。

【0044】

次に、発光制御信号Ｅ_ｎが活性化され、駆動トランジスタＭ１によって生成された発光表示信号が、発光制御信号Ｅ_ｎが活性化される間、発光素子ＯＬＥＤに入力される（Ｓ８０６）。発光素子ＯＬＥＤは、発光表示信号による輝度の光の放出する。

【0045】

以上、図面と明細書とで最適実施形態が開示された。ここで、特定の用語が使われているが、それらは単に、本発明について説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者であるならば、それらから多様な変形及び均等な他実施形態が可能であるという点を理解することが可能であろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるものである。

【符号の説明】

【0046】

３００ 発光表示装置
３１０ 第１電源電圧供給源
３２０ 第２電源電圧供給源
３３０ 電源電圧補償部
３４０ 発光部
３５０ データ入力部
３６０ 駆動部
３７０ スレショルド電圧補償部
４００ 電源電圧補償配線
５１０ 走査駆動部
５２０ データ駆動部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】