特許 5676476 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5676476

(24)【登録日】2015年1月9日

(45)【発行日】2015年2月25日

(54)【発明の名称】集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法

(51)【国際特許分類】

   H01L 21/027 20060101AFI20150205BHJP

   G03F 7/20 20060101ALI20150205BHJP

【ＦＩ】

   H01L21/30 516Z

   G03F7/20 521

【請求項の数】12

【全頁数】25

(21)【出願番号】特願2011-545313(P2011-545313)

(86)(22)【出願日】2010年1月8日

(65)【公表番号】特表2012-514866(P2012-514866A)

(43)【公表日】2012年6月28日

(86)【国際出願番号】NL2010050004

(87)【国際公開番号】WO2010080028

(87)【国際公開日】20100715

【審査請求日】2013年1月7日

(31)【優先権主張番号】09150298.9

(32)【優先日】2009年1月9日

(33)【優先権主張国】EP

(73)【特許権者】

【識別番号】511166770

【氏名又は名称】タクミ テクノロジー コーポレイション

(74)【代理人】

【識別番号】110000442

【氏名又は名称】特許業務法人 武和国際特許事務所

(72)【発明者】

【氏名】ベルケンス，マルティヌス マリア

(72)【発明者】

【氏名】ミタル，アニュラグ

【審査官】 松岡 智也

(56)【参考文献】

【文献】 特開２００４−０５４２６３（ＪＰ，Ａ）

【文献】 特開２００７−０３５６７１（ＪＰ，Ａ）

【文献】 特表２００７−５２０８９２（ＪＰ，Ａ）

【文献】 特開２００８−１６６７７７（ＪＰ，Ａ）

【文献】 特開２００８−２５８３６１（ＪＰ，Ａ）

【文献】 特表２００９−５４３３３３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２７

Ｇ０３Ｆ ７／２０−７／２４、９／００−９／０２

(57)【特許請求の範囲】

【請求項1】

互いに対して所定の幾何学的関係を有するいくつかの多角形パターンで構成された集積回路レイアウトを対象基板に転写するプロセスにおいて、リソグラフィ装置の照明条件セットを選択する方法であって、
−照明条件の初期セットを用意することと、
−回路機能に重要な照明条件を要する複数の多角形パターンを用意することと、
−前記照明条件の初期セットについて、前記多角形パターンと転写された多角形パターンとの間の少なくとも１つの限界寸法の差分尺度を照明条件に応じて規定するローカルコスト数値をコスト数値関数から計算することと、
−各多角形パターンについて前記コスト数値を合計することと、
−最適化された総コスト数値を有する最適な照明条件セットを選択するように、前記照明条件を変化させることと、
を含む方法であって、前記方法は、
−多角形パターンを既定の複合回路素子として特定することをさらに含み、前記ローカルコスト数値は、回路の設計意図を表すように、前記特定された複合回路素子に個々に対応付けられたコスト数値関数から計算される方法。

【請求項2】

選択された数のホットスポット領域として前記多角形パターンを用意するように、前記集積回路レイアウト内の複数のホットスポット領域を選択することをさらに含み、前記ホットスポット領域はクリティカリティ尺度に従って順位付けされる照明条件を要する、請求項１に記載の方法。

【請求項3】

前記複数の多角形パターンを既定セット内の回路素子に対してマッチングし、マッチした回路素子に対するコスト数値関数を多角形パターンごとに選択することをさらに含む、請求項１に記載の方法。

【請求項4】

前記マッチングは、既定の積層構成における前記多角形パターンの存在を判定することを含む、請求項３に記載の方法。

【請求項5】

前記複数の多角形パターンは、前記複数の多角形パターン内の複数の複合回路素子を示す複合回路素子インジケータ層を含む複数の層の設計レイアウトデータに対応付けて設けられ、前記回路素子のコスト数値関数は、前記複合回路素子インジケータ層に基づき計算される、請求項１に記載の方法。

【請求項6】

前記集積回路レイアウトは、局部パターンの複数の形状を表す複数の多角形の角部座標および縁部座標を格納することによって用意される、請求項１に記載の方法。

【請求項7】

プログラム可能な装置上で実行されたとき、請求項１乃至５の何れか１項に記載の方法のステップを実行するための複数のプログラムコード部分を含む、コンピュータプログラム製品。

【請求項8】

コンピュータ上の利用可能資源へのアクセスを提供するためのコンピュータ可読命令を内部に有するコンピュータ使用可能媒体付きの製造品であって、前記コンピュータ可読命令は請求項１乃至５の何れか１項に記載のステップをコンピュータに実行させることを含む、製造品。

【請求項9】

集積回路レイアウトを対象基板に転写するためのリソグラフィ装置の照明条件セットを選択するためのシステムであって、
−照明条件の初期セットを受け取ると共に、回路機能に重要な照明条件を要する複数の多角形パターンを受け取るための入力と、
−処理回路であって、
ｏ複数の多角形パターンを既定の複数の複合回路素子として特定し、
ｏ前記初期セット内の照明条件について、前記多角形パターンと転写された多角形パターンとの間の少なくとも１つの限界寸法の差分尺度を照明条件に応じて規定する、前記複合回路素子のローカルコスト数値であって、回路素子の設計意図を表すように、前記特定された複合回路素子に個々に対応付けられた回路素子のコスト数値関数として表されるコスト数値を計算し、
ｏ各多角形パターンについて前記コスト数値を合計し、
ｏ最適化された総コスト数値を有する最適な照明条件セットを選択するように、前記照明条件を変化させる、
ように構成された処理回路と、
−前記選択された最適化された総コスト数値を有する最適な照明条件セットを出力するための出力と、
を含むシステム。

【請求項10】

前記処理回路は、ホットスポット形状を所定の機能回路構造セットに対してマッチングすることによってホットスポット回路機能を特定するように構成され、前記ローカルコスト数値関数は、前記特定されたホットスポット回路機能に対応付けられた所定のクラスに従って分類される、請求項９に記載のシステム。

【請求項11】

前記入力は設計レイアウトデータの入力を含み、前記処理回路は、多角形パターンの設計レイアウトデータに応じてコスト数値関数を選択するために、前記設計レイアウトデータを受け取るように構成される、請求項９に記載のシステム。

【請求項12】

互いに対して所定の幾何学的関係を有するいくつかの多角形パターンで構成された集積回路レイアウトを対象基板に転写するプロセスにおいてリソグラフィ装置の照明条件セットを選択する方法であって、
−照明条件の初期セットを用意することと、
−複数の多角形パターンを用意することと、
−前記初期セット内の照明条件について、前記多角形パターンと転写された多角形パターンとの間の少なくとも１つの限界寸法の差分尺度を照明条件に応じて規定するローカルコスト数値をコスト数値関数から計算することと、
−前記コスト数値を多角形パターンごとに合計することと、
−最適化された総コスト数値を有する最適な照明条件セットを選択するように、前記照明条件を変化させること、
とを含む方法であって、前記方法は、
二次元パターン形状を表すように、前記多角形パターンの少なくとも２つの限界寸法に相互依存性を持たせるためのコスト数値関数を選択すること、
をさらに含む方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、互いに対して所定の幾何的関係を有するいくつかの多角形パターンで構成された集積回路レイアウトを対象基板に転写するプロセスにおいて、リソグラフィ装置の照明条件セットを選択する方法に関する。

【背景技術】

【0002】

集積回路は、ポリシリコン（ポリ）、二酸化珪素、ドープ領域、誘電体、および金属領域など各種材料から成る多層構造に配置された、複数の多角形または多角形構造として形成される複数の複合回路素子の幾何学的配置によって決まる回路機能を有する。複合回路素子の例として、ＦＥＴ（電界効果トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、さまざまな機能目的を有するダイオード、抵抗器、インダクタ、コンデンサ、所望の目的および構成を有する各種の受動および能動素子を接続する相互接続等が挙げられる。さらに、１つのトランジスタなどの単一デバイスから、整合トランジスタ対、クリティカルタイミングパス上のトランジスタ、減結合コンデンサ／結合インダクタを組み合わせて形成されうる何れかの回路構成、さらにはクロックツリー、センス増幅器、ＩＯドライバ、メモリの行／列デコーダ、電流ミラー、温度センサ、ＰＬＬ、ＤＬＬ、およびメモリアレイ全体などのより複雑な構成までが複合回路素子と見なされる。要するに、これらの素子は、電気回路スキームにおいて認識される既定の電気的機能を有し、複数の多角形構造によって画成される電気回路の能動および受動素子を構成する。通常、回路レイアウトはマスク体のマスクレイアウトとしてフォトリソグラフィ装置に設けられる。マスクレイアウトは、リソグラフィ装置において、例えばレンズ系および／または投射系による、光学転写中に発生する近接効果を光学的に補正するための幾何学的適応化を含むことができる。これらの光学転写システムは、リソグラフィチューニングパラメータの最適設定をもたらすために調整可能な特定の光学的特性を有する。時には、これらのパラメータをリソグラフィ装置の特定の設定を要する特定の回路レイアウトに対応付けることもできる。また、リソグラフィシステムは光学系の欠陥特性（レンズの収差等）をいくつか有するが、これらは回路レイアウトに行う光近接効果補正において考慮することができる。

【0003】

マスクレイアウトは特定のリソグラフィシステムに合わせて調整されることが多いので、照明パラメータを慎重に選択しないと、印刷が困難になる。これは、製造業者がリソグラフィシステムの交換を選択した場合に特に当てはまる。したがって、目的は、パターンを対象基板に転写するプロセスにおいて、許容可能な転写特性が達成されて不良回路の生産ロスが低減される程度まで、リソグラフィ装置における照明条件セットを選択することである。全般的に、この明細書本文全体にわたって、照明条件の最適化とは、正しく機能する集積回路を得るために関係のあるリソグラフィプロセスパラメータを最適化することである。これらのパラメータとして、焦点、露光量、開口数、σｉｎ、σｏｕｔなどのチューニングパラメータが挙げられるが、これだけに限定されるものではない。

【0004】

歩留まり予測値を最適化するために最適化可能なコスト数値を特定の照明設定について計算することは、異なる製造設備用の照明設定を特定する高度な方法として見なすことができる。すなわち、コスト数値が悪すぎる場合は、より良い製造歩留まりを得るために照明設定の修正を選択しうる。

【0005】

歩留まり予測値の計算を扱っている刊行物の１つは米国特許第６，７３８，９５４号である。この刊行物においては、提案されたレイアウトに対して品質数値の計算が行われている。一回路のいくつかの区画が評価され、各区画について平均不良数とこの不良数の統計誤差値とが求められる。平均数の統計誤差が誤差限界未満になるまで、平均数の統計誤差が繰り返し低減される。

【0006】

米国特許第７，０１３，４４１号は、一集積回路から予測される製造歩留まりの計算に関する別の刊行物である。この刊行物では、集積回路の設計案に含める複数のライブラリ要素を設計データベースから選択することによって、ライブラリ要素に対応付けられた、所与の欠陥に対する当該ライブラリ要素の感受性を考慮するために用いられる、正規化係数に基づき、歩留まりが計算される。

【0007】

米国特許第７２４５３５６号は、パターニングデバイスのパターンの画像の転写を構成する方法に関する。リソグラフィ装置の各パラメータを最適化するために、マスクレイアウトに含まれたアグレッシブ構成を表すパターンが選択される。最適な照明構成を決定するいくつかの個別光源点に対する照明系の応答を特定するために、転写画像をシミュレートするシミュレーションモデルが用意される。

【発明の概要】

【課題を解決するための手段】

【0008】

集積回路のレイアウトを対象基板に転写するプロセスにおけるリソグラフィ装置の照明条件セットの選択方法においてさらなる最適化をもたらすことが望ましい。本発明の一態様によると、請求項１に記載の方法が提供される。特に、この態様によると、照明条件の初期セットを用意することと、回路機能のために重要な照明条件を要する複数の多角形パターンを用意することと、多角形パターンと転写された多角形パターンとの間の少なくとも１つの限界寸法の差分尺度を照明条件に応じて規定するローカルコスト数値を照明条件の初期セットについて計算することと、各多角形パターンについてコスト数値を合計することと、最適化された総コスト数値を有する最適な照明条件セットを選択するように照明条件を変化させること、を含む方法が提供される。本方法は、多角形パターンを既定の複合回路素子として特定することをさらに含み、コスト数値は、回路素子の設計意図を表すように、特定された複合回路素子に個々に対応付けられた回路素子コスト数値関数として表される。別の態様においては、請求項１２に記載のシステムが提供される。このシステムは、入力と、出力と、請求項１の方法を実施するように構成されたプロセッサとを含む。

【0009】

さらに別の態様においては、互いに対して所定の幾何学的関係を有するいくつかの多角形パターンで構成された集積回路レイアウトを対象基板に転写するプロセスにおいてリソグラフィ装置の照明条件セットを選択する方法であって、照明条件の初期セットを用意することと、回路機能のために重要な照明条件を要する複数の多角形パターンを用意することと、多角形パターンと転写された多角形パターンとの間の少なくとも１つの限界寸法の差分尺度を照明条件に応じて規定するローカルコスト数値を照明条件の初期セットについて計算することと、各多角形パターンについてコスト数値を合計することと、最適化された総コスト数値を有する最適な照明条件セットを選択するように照明条件を変化させることと、を含む方法において、二次元パターン形状を表すように多角形パターンの少なくとも２つの限界寸法に相互依存性を持たせるようにコスト数値関数を選択することをさらに含む方法が提供される。

【0010】

次に、添付の概略図面を参照しながら、本発明の実施形態を単なる例として説明する。これらの図面において、対応する参照符号は対応する部分を示す。

【図面の簡単な説明】

【0011】

【図1】集積回路レイアウトの一細部におけるクリティカルエリアを模式的に示す。

【図2】設計意図を用いたスキャナ最適化の一例を示す。

【図3】設計意図を用いたスキャナ最適化の別の例を示す。

【図4】設計意図を用いたスキャナ最適化の別の例を示す。

【図5】最適化方式のフロー例を示す。

【図6】近接多角形構造の作用を示す。

【図7】グリッドパターンの従来の一次元の寸法変動を示す。

【図8】グリッドパターンの多次元の幾何学的変動を示す。

【図9】グリッドパターンの多次元の幾何学的変動を示す。

【図10】グリッドパターンの多次元の幾何学的変動を示す。

【図11】比較例の印刷輪郭結果を示す。

【図12】本発明の一側面によるシステムの概略図を示す。

【発明を実施するための形態】

【0012】

図１を参照すると、一集積回路内の多角形２〜４のレイアウト細部１が模式的に示されている。この細部は、２つの隣接金属トラック２、３を含んでいる。これらのトラック２、３は、正しい電気的機能を提供するための電気的接続または電気的絶縁をもたらすために重要でありうる間隔Ｓ１を画成する。例えば図１に示されているような形態の多角形レイアウトをリソグラフィ装置を用いて基板に転写するとする。転写中、転写不良は歪みを発生させうる。この歪みは、印刷された寸法と目標寸法との間に差を生じさせる。これが特に該当するのは、異なるリソグラフィ装置上でレイアウトを転写する場合、またはリソグラフィ装置が老朽化または経年変化した場合である。そこで、最適な転写のための照明条件の選択が望まれる。この目的のために、何れのセグメントについても、描かれた目標ＣＤ（ｔａｒｇｅｔ＿ＣＤと呼称）からの（シミュレートされた）印刷ＣＤ（ｐｒｉｎｔ＿ＣＤと呼称）の逸脱に対してペナルティを計算する。これは、何らかのコスト関数を用いて行われ、その後に最適化される。この例において、目標は、コストを最小化することになろう。単一セグメントに対するコストの実現例は次のようになりうる。
ｃｏｓｔ＝（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）^＊＊２

【0013】

ここで、ＣＤは、セグメントの幅または２つのセグメント間の間隔のどちらか、例えば、Ｓ１、またはＷ１〜Ｗ３の何れか１つ、またはＳ１、Ｓ２、と定義される。これらのパラメータのうちの複数が重要と考えられる場合は、そのようなパラメータをコスト関数の追加項として追加しうる。

【0014】

所与の一設計層上のいくつかのセグメントで構成されるレイアウトの場合、目標は、例えば最小二乗の合計としての、総コストを最小化することであろう。

【0015】

このようなコスト関数は、多種多様な影響をモデル化するために使用可能であり、通常、例えば、印刷関連の歩留まり（例えば、コントラスト不良のコストの見積り）、ランダム欠陥関連の歩留まり（例えば、粒子に対する感受性、または不良接点）、電気的特性（例えば、回路速度を低下させ、動的電力消費を増加させるドレイン領域のコストの見積り）、またはマスク製造関連のコスト（例えば、マスク破損カウント、およびマスク描画装置の時間を増加させる、形状縁部におけるジョグのコストの見積り）を予測するための品質数値と見なすことができる。

【0016】

したがって、このレイアウトの統合品質数値は、このコスト関数によってもたらされる。これは、単純な総数としての推定歩留まりロスに関係しうる。ユーザまたは自動最適化ツールによる照明条件の最適化を助けるために、本発明の一側面によると、摂動されたレイアウトの摂動後の品質数値を評価するために照明または他のリソグラフィ条件を摂動しうると共に、品質数値を最適化するレイアウト摂動が選択される。したがって、本例においては、この結果、総コストが最小のレイアウトが見つかることになる。図１の例においては、単一のレイアウト細部（限界距離Ｓ１）のみがコスト関数に関して考慮されている（すなわち、隣接する複合回路素子の位置付けがコストに影響を及ぼす単一の「ホットスポット」）が、通常は、合計の総コスト数値に達するには、多くの「ホットスポット」の細部、すなわち、コスト問題が予想されうる複数のレイアウト細部、がコスト関数において考慮される。

【0017】

図２ａ〜ｃは、スキャナ最適化のさまざまな例を示す。図２ａにおいては、ｃｏｓｔ＝（ｐｒｉｎｔ＿Ｓ−ｔａｒｇｅｔ＿Ｓ）＾２により２つのポリセグメント間の間隔Ｓを最適化する通常のコスト関数を用いて従来の単純な最適化を行おうとしている。ただし、図２ｂにおいては、回路の一設計面に対応付けられた追加の相がコスト関数に導入されている。この特定のケースにおいては、接点２３〜２４がポリ構造２０〜２１を基準として示されている場合、印刷されたＳがゼロ以外の最小値であれば、接点の重なりＳ１／Ｓ２が最大になる。この目標は、良好に接触させるために、接点がポリ上に十分に載ることを保証することであろう。

【0018】

このための１つの例示的コスト関数は、ｃｏｓｔ＝ｅｘｐ（Ｓ１ｍｉｎ−Ｓ１）＋ｅｘｐ（Ｓ２ｍｉｎ−Ｓ２）＋ｅｘｐ（Ｓｍｉｎ−Ｓ）である。
式中、Ｓ１ｍｉｎ＝Ｓ２ｍｉｎは、バイアの最小の重なりであり、Ｓｍｉｎは、短絡を防止すると共に、既定の閾値を反映するための最小間隔である。

【0019】

図２ｃにおいては、さらに別の設計または機能面をコスト関数に対応付けることによって、限界距離Ｓの二次元埋め込みを表すことができる。この場合、間隔Ｓが限界距離Ｓに沿ったポリのみならず、この限界距離に直交する方向に沿ったポリパターンの関数でもあることをコスト関数に反映させることができる。確かに、追加のポリ要素２５の存在は、間隔Ｓの印刷適性に影響しうるが、単一の幾何学的寸法より多くからのコスト要因の寄与として考慮可能である。

【0020】

図３ａ〜ｃは、予め分類されたいくつかの側面に従ってホットスポットパターンの機能面を考慮した、照明条件のさらに別の最適化例を示す。特に、図３Ａは、ｃｏｓｔ＝（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）＾２に従って最適化可能な限界幅距離ＣＤを有する通常ライン３０（追加の層情報が一切ない金属ラインまたはポリラインが該当しうる）を単に示している。ただし、回路の予め分類された機能面を考慮した別のコスト関数によって限界幅距離を計算することもできる。特に、例えば、ポリＣＤがトランジスタ３１のチャネル長を表すことを層認識手法によって特定しうる。例えば、トランジスタ３１の目標設計チャネル長ＣＤをトランジスタ３１の設計目標および機能に基づき最適化できる。したがって、レイアウトが低電力回路に関する場合は、ＣＤをより大きくする方向に逸らすことができる。したがって、コストを次のように定義できる。
ｐｒｉｎｔ＿ＣＤ＞＝ｔａｒｇｅｔ＿ＣＤの場合、ｃｏｓｔ＝（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）^＊＊２、それ以外の場合、コストは無限大。

【0021】

同様に、レイアウトが高速レイアウトに関する場合、ＣＤをより小さくする方向に逸らすことができる。したがって、コストを次のように定義できる。
ｐｒｉｎｔ＿ＣＤ＜＝ｔａｒｇｅｔ＿ＣＤの場合、ｃｏｓｔ＝（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）^＊＊２、それ以外の場合、コストは無限大。

【0022】

さらに、トランジスタ３１がクリティカルタイミングパス上にあると特定される場合もある。この場合は、タイミングパスをできる限り正確に予測するために、二次関数的寄与より厳密に印刷ＣＤを目標ＣＤにマッチさせる必要がありうる。

【0023】

したがって、そのコスト関数をｃｏｓｔ＝ｅｘｐ｜（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）｜と定義することもできる。

【0024】

このような限界設計構成においては、コスト数値関数を二次関数または他のべき級数、例えば指数関数等、以外の数学的形式に変えるように選択できることが分かっている。

【0025】

さらに、図３ｃを参照すると、ＣＤのＣＤ１およびＣＤ２は、一対の整合トランジスタ３１、３２の構成部分、例えば整合トランジスタのセンス増幅器、電流ミラー、または他の限界アナログ回路構成内などの、一部であることが追加の入力によって特定されうる。したがって、この特定により、コスト関数を最適化に対応付けることもできる。この最適化により、ＣＤ１とＣＤ２との間の差が最小になり、それぞれの限界距離ＣＤ１、ＣＤ２の印刷レイアウトと目標レイアウトとの間の差に起因するペナルティがほんの僅かであるようにコスト関数が最適化されることになる。したがって、コスト関数の一例は次のようになりうる。
ｃｏｓｔ＝ｅｘｐ｜（ｐｒｉｎｔ＿ＣＤ１−ｐｒｉｎｔ＿ＣＤ２）｜＋（ｐｒｉｎｔ＿ＣＤ１−ｔａｒｇｅｔ＿ＣＤ１）^＊＊２＋（ｐｒｉｎｔ＿ＣＤ２−ｔａｒｇｅｔ＿ＣＤ２）^＊＊２

【0026】

コストを相互に依存するいくつかの限界寸法として表せることが示されている。相互依存性は、ある程度互いに影響し合う変数を含む複数のコスト要因の代数式として表される。これを統計的相関関係として表すことが望ましければ、そうすることもできる。パターン設計意図および／または二次元パターン形状を表すために、複数の幾何学的寸法においてコスト関数のゼロ以外の導関数によって相互依存性を特定することもできる。

【0027】

多角形パターンを既定の複合回路素子として特定する例として、図３Ａ〜Ｃの例は、多角形パターン３０〜３２を既定の複合回路素子セットに対してマッチング可能であることを示しており、設計された素子機能を考慮するために、マッチした回路素子に対する多角形パターンごとにコスト数値関数を選択することができる。一般に、このプロセスは、多角形パターンを既定の複合回路素子として特定することと、回路の設計意図を表現するように、上記特定された複合回路素子に個々に対応付けられた回路素子コスト数値関数としてコスト数値を表すこととを含む。

【0028】

この設計意図の抽出は、既存の層および／または、多角形パターン内の複合回路素子を示す複合回路素子インジケータ層として見なすことができる追加の入力層、を用いて行うことができる。回路素子のコスト数値関数は、上記複合回路素子インジケータ層に基づき計算される（図１２、入力１２１１を参照）。あるいは、設計意図を表す回路レイアウト解析においてファジーパターンマッチングを使用できる。より一般的には、複合回路素子のコスト関数の形成は、レイアウトから抽出可能な何れかの情報、またはレイアウトに加えて与えることができる、電気的機能または用途への解釈に関する何れかの情報、に基づき行うことができる。すなわち、このような複合回路素子情報は、それぞれの用途に関する解釈を行わずに多角形セットから抽出可能な単純な幅／間隔／トポロジー知識とは異なる。

【0029】

一例として、このような情報は、一般に、次のブール演算評価によって評価可能な、積層構成における多角形パターンの存在を判定しうる。
何れかのセット内の層間のＡＮＤ（論理積）／ＯＲ（論理和）／ＡＮＤＮＯＴ（否定論理積）。

【0030】

例えば図４ａの構造を参照されたい。機能要素をトランジスタのゲートとして特定するために、層４０および４１の重なり（ブール型論理積）が用いられている。このように、多角形パターンを複合回路素子の機能要素として特定することができる。また、複合回路素子の機能を得るために、多角形パターン内の各多角形のサイズを評価できる。

【0031】

別の例として、テキストラベルの存在、接続性、（何れの層においても）他の形状との相互作用、形状特性（面積、点の数、最大／最小幅／高さ、角部の種類（内向き／外向き）などであるが、これだけに限定されるものではない）に基づきコスト関数の選択を行うことができる。

【0032】

図４ａおよび図４ｂは、さらに別の例を示している。この例において、回路レイアウトの機能面は、最適化対象のコスト関数においてコストペナルティとして表される。この機能面は、特定のコスト関数の選択に反映される。回路の機能面を考慮せずに、最適な転写のみを考慮すると、図４ａのレイアウトのコストは、多角形４１〜４３の限界距離ＣＤ１、ＣＤ２、およびＣＤ３に起因する個々のコストの無相関の合計になる。ただし、トランジスタ４１のＣＤであるＣＤ１をクリティカルタイミングパス上で最適化する必要があると想定すると、ＣＤ２およびＣＤ３は単にポリセグメント４１、４２として最適化されるので、コスト関数を次のように表すことができる。
ｔｏｔａｌＣＯＳＴ＝ｅｘｐ｜（ｐｒｉｎｔ＿ＣＤ１−ｔａｒｇｅｔ＿ＣＤ１）｜＋（ｐｒｉｎｔ＿ＣＤ２−ｔａｒｇｅｔ＿ＣＤ２）^＊＊２＋（ｐｒｉｎｔ＿ＣＤ３−ｔａｒｇｅｔ＿ＣＤ３）^＊＊２

【0033】

これは、図４ｂの例と同様であり、従来の最適化においては、全てのポリＣＤが個別に最適化され、コストは、全てのｉ（１〜８）についてのｃｏｓｔ＿ｉ＝（ｐｒｉｎｔ＿ＣＤ＿ｉ−ｔａｒｇｅｔ＿ＣＤ＿ｉ）^＊＊２の合計として表される。

【0034】

ただし、活性層が存在する場合は、ＣＤ１〜ＣＤ４をトランジスタ４４、４５の一部として特定しうる。ＣＤ５〜ＣＤ８は、ダミーフィーチャ４６、４７を表すので、大きく逸脱してもよい。この結果、ダミー多角形４６、４７の寄与は除外され、ｉ（１〜４）について修正されたコスト関数ｃｏｓｔ＿ｉ＝（ｐｒｉｎｔ＿ＣＤ＿ｉ−ｔａｒｇｅｔ＿ＣＤ＿ｉ）^＊＊２になりうる。選択された多角形パターンの寄与を不変（ゼロ）にすることによって、素子の設計意図をローカルコスト関数に表せることが示されている。

【0035】

上の各例においては、回路機能のために重要な照明条件を要する複数の多角形パターン４０〜４７を用意できることが示されている。これらの例において、コスト数値関数は、多角形領域４０〜４７に対応付けられた回路素子機能に関して適応化される。したがって、素子の設計意図をローカルコスト関数に表すことができる。あるいは、転写される通常のマスクレイアウトパターンから所定の多角形領域をこのマスクレイアウトパターン内で特定されたホットスポット領域として選択することもできる。これを図５のフローによってさらに説明する。各ステップは以下のとおりである。
１． 印刷および処理に問題となりそうな領域を見つけるために、マスクレイアウトを解析する。このステップの結果は、印刷品質の評価に用いることができるいくつかのレイアウトパターンである。このステップの主な理由は、動作の効率化である。マスクレイアウト全体のサイズは１００Ｇｂ超になりうるので、最適化中に扱うことは不可能である。得られるパターン、ホットスポットクリップは、はるかに小さいデータである。例えば２×２ミクロンについて、例えば１Ｋから１Ｍ個の（潜在的）ホットスポットを見つけることができる。この場合、ホットスポットデータは１Ｍｂから１Ｇｂになるであろう。
２． レイアウトクリップのデータベース（図１２を参照）に対して、最適化を実行する。印刷設定の変更に有効であるように、印刷歩留まりに関してクリップを解析する。その結果は、最良の結果をもたらす設定である。
３． 最終ステップは、検証ステップである。ステップ２に見られるようなリソグラフィ設定で、シミュレーションおよびホットスポット検出をレイアウト全体にわたって実行する。ホットスポットが何も見つからなかった場合は、ジョブは終了する。見つかった場合は、追加のレイアウトクリップをホットスポットデータベースに追加し（ステップ４）、ステップ２を繰り返す。最後に、全てのホットスポットを処理すると、最終的な最適照明条件を導き出すことができる（ステップ５）。

【0036】

また、図５のステップ３に示されているように、ホットスポットクリップデータベース内の全てのクリップに対してコスト関数解析を行う。次の２つのモードを識別できる。
１． 全てのホットスポットクリップの独立評価。全てのクリップが得点を発生させるので、これらの得点を単に加算する。最適化によって、この合計数値の最小化を試みる。この評価は、独立の不良メカニズムに適している。
２． 全てのクリップの同時評価。独立評価法は、印刷関連の歩留まりロスのシステマティック性を考慮しない。例えば、１つのホットスポットの許容可能な露光量範囲が−１％から＋２０％である場合、そのホットスポットはモード＃１によると良い得点を得られる。範囲−２０％から＋１％のホットスポットについても同様である。したがって、方法＃１においては、これは許容可能な組み合わせになるであろうが、実際にはこの２つのクリップの露光量範囲は−１％から＋１％になるため良くない。これを考慮するために、同時評価において、発明者らは、クリップ解析は、歩留まり評価関数においてチェックされる許容可能な限界（例えばＣＤ変動の限界）に従ってレイアウトが良好に印刷される一組の統計的に独立した（露光量、焦点のような）プロセス変動パラメータを生成すると想定する。最適化時、全てのホットスポットについて全ての範囲の重なりを求め、この（さまざまな変動パラメータについて加重されている）重なりを最適化する。

【0037】

このように、回路機能に重要な照明条件を要し、クリティカリティ尺度に従って順位付けされた、選択された数のホットスポット領域として多角形パターンを用意するように、集積回路レイアウト内の複数のホットスポット領域を選択することを含む方法が示されている。クリップの評価は、図２〜図４の例に従って行うことができる。

【0038】

図６は、回路６１の電子顕微鏡画像６０を示す。この図は、コスト関数を適応化していない場合の、近接多角形構造の影響による短絡の危険性を示している。対応する画像に示されているように、ランディングタブ６２が左側の接点６０に近接しているために、接点６０は金属ライン６１に短絡する（ＣＤ１は必要最小限未満でありうる）。

【0039】

この構成の場合は、近接する幾何学的パターン６１、６２の光近接効果を考慮するように、コスト関数を選択できる。一側面において、本発明は、光近接歪みを制御するように、ホットスポットパターンの二次元形状を考慮するコスト関数の選択に関する。

【0040】

図７は、グリッドパターン７０の従来の一次元変動を示す。特に、グリッドパターン７０において、ピッチは１３０、１５０、１７０、および３００ｎｍの間で変動し、限界寸法の幅変動は４０、５０、および６０ｎｍの間で変動する。このパターンセットについて累積コスト関数を計算する。これは、（ｐｒｉｎｔ＿ＣＤ−ｔａｒｇｅｔ＿ＣＤ）＾２と（各パターンについて）定義される。

【0041】

図８〜図１０は、集積回路レイアウト内で特定されうるいくつかの多角形パターン８０〜１００を示している。これらの多角形パターンは、正しい画像転写が回路機能に重要であり、回路機能に潜在的に影響しうるホットスポットを汎用回路レイアウト内に構成しうる、ＣＤとして示されている、限界寸法を含みうる。図８には、グリッドパターンの一次元変動に加え、直交方向へのライン端間隔８１の９０、９０、１００、および１２０ｎｍの変動が加えられている。図９には、ピッチおよび幅の直線的変動に加え、幅変動を有するＴ字形構成９１が加えられた。図１０には、別のライン端変動１０１が加えられた。

【0042】

この結果、パターンが追加された。この場合、局所的近接効果は限界寸法の転写に影響しうるので、最小化すべきコスト関数に寄与しうる。

【0043】

一例示的実施形態として、以下の条件のうちの１つが従来のＣプログラミング記法において満たされる場合は、ホットスポットを特定しうる。
−間隔が小さすぎる。標本点において、間隔は７５ｎｍ未満になり得ない。
ｃｏｓｔ＝ｓ＞７５ｎｍ？ ０：（ｓ−７５ｎｍ）＾２
−幅が小さすぎる。標本点において、幅は４０ｎｍ未満になり得ない。
ｃｏｓｔ＝ｗ＞４０ｎｍ？ ０：（ｓ−４０ｎｍ）＾２
−バイアカバーマージンが小さすぎる（パターンは、接点またはバイアに一部重なるべき金属であると想定）。標本点において、マージンは−５ｎｍ未満になり得ない。
ｃｏｓｔ＝ｍ＞−５ｎｍ？ ０：（ｍ＋５ｎｍ）＾２

【0044】

この例においては、要素形状をローカルコスト関数で表すために、コスト関数を不連続関数として表せることが示されている。

【0045】

従来の選択結果と新しい選択結果のシミュレートされた印刷結果の比較が図１０に示されている。具体的には、一比較例においては、対象スキャナのための照明条件が求められた。本来のスキャナは、開口数が１．３、σｉｎが約０．５５、σｏｕｔが約０．８５、および閾値が０．３４で動作した。他のリソグラフィ装置のチューニングパラメータは、ベーク時間およびレジスト現像時間などのレジスト処理パラメータを含みうる。

【0046】

したがって、対象スキャナのいくつかの照明パラメータを表１に従って段階的に変化させることによって、標準グリッドサーチにおける合計条件数を５＊９＊９＊９＝３６４５にした。

【0047】

【表1】

【0048】

さらなる収差が光学系および照明系に存在しないと想定した。

【0049】

１−Ｄ変動を使用し、設計意図および２−Ｄ変動を使用しない最適化。この最適化された条件に相当する２−Ｄランクは、表３の上位１０位以内にない。

【0050】

【表2】

【0051】

設計意図および２−Ｄ変動を使用した最適化。この最適化された条件に該当する１−Ｄランクは、表２のランク６に等しい。

【0052】

【表3】

【0053】

結果として得られる印刷輪郭形状が図１１に示されている。この図には、Ｔ字形の目標１１００に対して、１Ｄ法により選択された最適な輪郭形状１１０１と、２Ｄ法により選択された最適な輪郭形状１１０２とが示されている。図１１には、１Ｄ輪郭形状１１０１は、回路機能に影響しうる最小幅寸法Ｗを生じさせることが示されている。

【0054】

したがって、比較結果は以下のことを示している。
１−ＤのＯＰＥマッチングと２−Ｄマッチングとでは、異なるスキャナパラメータが選択される。
最良の１−Ｄパラメータは、２−Ｄレイアウトの印刷結果が悪く、これらのレイアウトは著しく狭められたプロセスウィンドウを有する。
最良の２−Ｄパラメータは、印刷問題を回避し、より良いプロセスウィンドウを有する。
最良の２−Ｄパラメータは、１−Ｄパターンに対してより大きなＣＤ変動をもたらすが、最大ＣＤ誤差の増加は制限される（２．３ｎｍ−＞２．６ｎｍ）。
１−Ｄマッチングでは、大半のＣＤがより良くマッチするるが、見かけ上の最悪ケースは大差ない。

【0055】

図１２は、集積回路レイアウトを対象基板に転写するリソグラフィ装置の照明条件セットを選択するための、システム１２００の設定を示している。この図には、例示的データフローが模式的に示されている。このシステムは、入力１２０１と、処理部１２０２と、データベース１２０３と、出力１２０４とを含む。

【0056】

具体的には、入力１２０１は、以下の機能入力に関与しうるが、これだけに限定されるものではない。

【0057】

マスクレイアウト入力１２１０：最適化されたスキャナ設定を見つける必要があるマスクのレイアウト全体。

【0058】

最適化が実行される層に対する設計レイアウトデータ入力１２１１。この入力は随意であり、既定の種類の複合回路素子の存在を示す複合回路素子インジケータ層と見なすことができる。このデータ層は、図２〜図４に説明されているように、コスト関数の定義時に使用されうる。この層には、コスト関数の選択時に追加の設計情報を含めることができる。また、最適化を実行する層に付属する複数の層の設計レイアウトデータを含めることができる。

【0059】

本来の（最適化されていない）設定による、シミュレートされた輪郭形状の入力１２１２。目標の印刷を本来の印刷に対してマッチングする歩留まり関数が存在するときに、この入力を使用しうる。

【0060】

ＳＥＭ画像入力１３１３。場所によっては、ＳＥＭ画像が存在可能であり、これらの場所についてＣＤマッチングを行いうる。

【0061】

さらに、処理部１２０２は、以下の機能処理回路を含みうる。
データ入力１２１０から入力された集積回路レイアウトにおいて複数のホットスポット領域を検出するための検出回路１２２０。この検出は随意である。あるいは、既定の単一または複数のホットスポット領域を入力しうる。
多角形パターンに適応化させたコスト数値関数を選択するための選択回路１２２１。この選択は、入力１２１１から受け取った設計レイアウトデータの入力処理によって行われうる。あるいは、適応化されたコスト関数を外部入力から受け取るようにシステム１２００を構成しうる。
全ての多角形パターンに対する総コスト数値を計算するための計算回路１２２２、および
最適化された総コスト数値を有する照明条件セットの最適化回路１２２３。この最適化回路は、図５に詳細に説明されているように機能する。

【0062】

処理におけるさらなる使用のために、および最適化プロセスでのアクセスを容易にするために、および出力用に、ホットスポット領域をホットスポットクリッピングデータベース１２０３に格納することもできる。この目的のために、本システムは、例えば、ＧＵＩ１２４１と組み合わされた出力データファイル１２４０の形態の出力１２０４を備える。出力１２０４は、得られたコストスコアに最も寄与する有限数のホットスポットと、（歩留まり評価関数によって定義されるような）複数の歩留まりロス種別への総スコアのブレークダウンおよびそこでの寄与が最大のホットスポットと、実行時間、ジョブ振り分け、最適化の進捗、開始／中間／最終結果等についての得点値のような全般的な最適化情報とを一覧するように構成される。

【0063】

本発明においては、実際のグローバル最適化の実施方法に関するものではなく、適正なトレードオフおよび適正な計算のためのコスト関数を用意する方法に関する。実際の最適化は、例えば、線形プログラミング（コスト関数が凸および区分線形関数である場合）、整数線形プログラミング（コスト関数が区分線形関数であり、凸関数でない場合）、遺伝的アルゴリズムまたは擬似焼きなまし法（コスト関数が不恰好な場合）等によって行うことができる。

【0064】

さらに、さまざまな回路レイアウト構造、例えばポリシリコン構造、金属構造、またはドープ材料を含む能動領域区域など、に対して最適化を行うことができる。例えば、金属構造の場合、これらの構造が一クロックツリーの対称セグメントに属すると特定された場合は、それぞれのＣＤ間のデルタの最小化に高い優先順位が割り当てられ、これらの構造が全く同じように最適化される。なお、このような金属構造は互いにかなり離れて配置されることもあるが、同じクロックツリーの構成部分であり得ることに留意されたい。

【0065】

さらに、セグメントがクリティカルタイミングアークの一部であることが既知であり、そのセグメントによる遅延を正確に知る必要がある場合は、目標レイアウトからの金属ラインの幅（および何れかの隣接ラインからの間隔）に関するＣＤのデルタをｐｓ単位の正味タイミングスラック情報に関連付けることもできる。

【0066】

例えば、許容可能なタイミングスラックを５ｐｓにできる場合は、ＣＤのデルタを「ｘ」ｎｍにできる一方で、１０ｐｓの場合は、ＣＤのデルタを「ｙ」ｎｍにすることができる。同様に、より小さなタイミングスラックを満足させるために、何れかの隣接ラインへの間隔を最適化することもできる。クリティカルタイミングアークの一部である同じセグメントについてバイアの位置も既知である場合は、バイア抵抗に関するスペックがより厳密になるようにバイアの重なりＳを最適化する。複数のバイアが存在する場合は、単一バイアに関する抵抗スペックの厳密性を緩めて重なりＳを最適化することもできる。

【0067】

さらに別の例として、交流結合を引き起こす複数の攻撃ラインが信号ラインの側面にあることが既知である場合は、例えば回路機能に従ってコスト関数を適応化できる。このような複数の攻撃ラインからの交流結合が等しいと想定される回路を設計する場合は、これらの攻撃ラインの幅および信号ラインまでの間隔を全く同じ許容誤差で最適化すると都合がよい。一方、信号ラインに隣接するラインが攻撃ラインではなく、静電シールドラインである場合は、このような最適化を省くことができる。

【0068】

一部の側面において、本方法は、互いに対して所定の幾何学的関係を有するいくつかの多角形から成る集積回路レイアウトのパターンを対象基板に転写するプロセスにおいてリソグラフィ装置の照明条件セットを選択する方法であって、照明条件の初期セットを用意することと、集積回路レイアウトを用意することと、回路機能に重要な照明条件を要するホットスポット領域を集積回路レイアウト内で少なくとも１つ特定することと、照明条件の初期セットについて、当該ホットスポット領域内で、当該ホットスポット領域と転写ホットスポット領域との間の差分尺度を表すローカルコスト数値をホットスポットの形状および照明条件に応じて評価することと、上記照明条件セットを変化させることによって上記コスト数値を摂動させることと、最適な照明条件セットを選択するようにコスト数値を最適化する上記照明条件の摂動を選択することとを含み、上記コスト数値は、所定のホットスポット回路機能に対応付けられた所定のクラスに従って分類されたコスト関数として表される、方法として特徴付けられ得る。ホットスポットの回路機能の判定は、ホットスポット形状を所定の機能回路構造セットに対してマッチングすることによって行うこともできる。

【0069】

各図においては、焦点がコスト関数の解析に置かれており、特に、多角形の角部および縁部の座標を格納することによって、前記回路レイアウトの幾何学的特性を含む最良マッチの物理的特性が評価される。ただし、コスト関数は、材料組成比などの非幾何学的パラメータも含みうる。さらに、コスト関数解析は、レイアウト部品の二次元変動に焦点を合わせるだけでなく、高さ変動にも関わりうる。特に、これは、化学機械研磨によって引き起こされる金属の高さ変動を正確に予測する際、または金属／誘電システムの化学機械研磨による変動を軽減するためにダミー３Ｄ構造を用意する際、に重要である。全般的に、コスト関数または品質数値は、レイアウトの最適化に関連があると考えられる何れの側面にも関わりうる。このような側面として、印刷関連の予測歩留まり、ランダム欠陥関連の予測歩留まり、電気回路の予測性能値、特に回路速度および／または電力消費、マスク製造関連のコスト、ランダム欠陥感受性、設計内の複数の導電層を接続するバイアの品質、当該回路レイアウト内の電気素子の品質、および／またはエレクトロマイグレーション感受性が挙げられるが、これだけに限定されるものではない。さらに、これらの側面の最適な解析が重要であるばかりでなく、選択された最適条件のロバスト性の解析も重要でありうる。後者の側面は、コスト関数の高次の差分解析を含みうる。

【0070】

この説明の文脈において、用語「クリティカルエリア」の使用は、欠陥の有無が検査される領域、特に、電気的接続または電気的絶縁をもたらすという観点から正しい電気的機能を提供し、隣接する縁部と共通の引き回し長とによって形成される領域、を指すことを当業者は理解されるであろう。よって、クリティカルエリアは、集積回路のレイアウト細部を構成する多角形領域またはこのような多角形間の間隔によって画成される。多角形とは、本願全体にわたって、共に（微小）電気回路の機能を提供および定義する複数の物理的実体を基板上に画成するために用いられる、多角形の形態の実体である。

【0071】

用語「摂動させる」、「摂動」等は、その標準的な数学的意味で用いられるが、小さな変化、特に照明設定における段階的変化、に関する場合もある。

【0072】

本発明の特定の実施形態について上で説明したが、記載以外の方法でも本発明を実施し得ることを理解されるであろう。特に、上記説明は、例示を目的としたものであり、限定を目的としたものではない。したがって、添付の特許請求の範囲から逸脱せずに、記載のように本発明に変更を加えうることは当業者には明らかであろう。

【図12】

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】