特許 5682102 逆耐圧を有する縦型窒化ガリウム半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5682102

(24)【登録日】2015年1月23日

(45)【発行日】2015年3月11日

(54)【発明の名称】逆耐圧を有する縦型窒化ガリウム半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20150219BHJP

   H01L 29/12 20060101ALI20150219BHJP

   H01L 29/06 20060101ALI20150219BHJP

   H01L 21/336 20060101ALI20150219BHJP

   H01L 21/28 20060101ALI20150219BHJP

   H01L 29/417 20060101ALI20150219BHJP

【ＦＩ】

   H01L29/78 652L

   H01L29/78 652N

   H01L29/78 652T

   H01L29/78 652P

   H01L29/78 653A

   H01L29/78 653D

   H01L29/78 658E

   H01L29/78 658F

   H01L21/28 301B

   H01L29/50 M

   H01L29/06 301M

   H01L29/06 301V

【請求項の数】3

【全頁数】14

(21)【出願番号】特願2009-108793(P2009-108793)

(22)【出願日】2009年4月28日

(65)【公開番号】特開2010-258327(P2010-258327A)

(43)【公開日】2010年11月11日

【審査請求日】2011年12月12日

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100150441

【弁理士】

【氏名又は名称】松本 洋一

(72)【発明者】

【氏名】岩室 憲幸

【審査官】 工藤 一光

(56)【参考文献】

【文献】 特開２００８−１２４２１７（ＪＰ，Ａ）

【文献】 特開２００３−２４９６５４（ＪＰ，Ａ）

【文献】 特開２００３−３３２５８８（ＪＰ，Ａ）

【文献】 特開２００７−１２９１６６（ＪＰ，Ａ）

【文献】 特開２００９−０５４６５９（ＪＰ，Ａ）

【文献】 特開２００９−０８８３２７（ＪＰ，Ａ）

【文献】 特開２００９−２７８０６７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ２１／２８

Ｈ０１Ｌ２１／３３６

Ｈ０１Ｌ２９／０６

Ｈ０１Ｌ２９／１２

Ｈ０１Ｌ２９／４１７

Ｈ０１Ｌ２９／７８−２９／７９２

(57)【特許請求の範囲】

【請求項1】

半導体基板と、前記半導体基板と該半導体基板に成長させる窒化ガリウム半導体層との間の結晶構造変換ならびに結晶品質改善のために前記半導体基板の一面上に設けられるバッファ層と、前記バッファ層上に設けられた窒化ガリウム半導体層と、前記半導体基板の他面から前記窒化ガリウム半導体層に到達する複数のトレンチ溝と、該トレンチ溝内に露出する前記窒化ガリウム半導体層および前記半導体基板と接触して形成された導電物と、を備え、
前記半導体基板の他面から前記窒化ガリウム半導体層に達するように形成されたトレンチ溝が素子端部にも形成され、該素子端部のトレンチ溝に絶縁体が充填されており、前記トレンチ溝内の導電物と窒化ガリウム半導体層とがショットキー接合を形成していることを特徴とする逆耐圧を有する縦型窒化ガリウム半導体装置。

【請求項2】

前記半導体基板がシリコンであることを特徴とする請求項１に記載の逆耐圧を有する縦型窒化ガリウム半導体装置。

【請求項3】

縦型窒化ガリウム半導体装置が、ＭＯＳＦＥＴ、もしくはＭＩＳＦＥＴであることを特徴とする請求項１または２に記載の逆耐圧を有する縦型窒化ガリウム半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、大電流、高電圧を制御するパワー半導体装置であって、ドレイン・ソース間の電圧が逆方向に印加されても、所定の耐圧を維持できるパワー半導体装置に関する。

【背景技術】

【0002】

従来、交流から任意の電圧と周波数の交流を発生させモーターを駆動し、電力変換する装置として、図１３（ａ）にあるようなインバーターが用いられている。最近、これと異なるタイプのマトリックスコンバータと呼ばれる図１３（ｂ）のような構成で、交流から直接交流へと変換するような装置が開発されている。マトリックスコンバータは、インバーターがいったん交流から直流の中間電圧をつくってから、さらに交流に変換するのに対して、直接交流から交流を作るために、その電力変換効率が高く、さらに直流を使わないことから中間に入るコンデンサーを必要としない。通常のインバーターではこのコンデンサーに電解コンデンサーを使用しており、その寿命が装置の寿命を決めるなど、以前から課題となっていた。さらに、電力を双方向に送るのに最適な構成であり、昨今の省エネルギーへの要請から電力回生技術が多く取り入れられるようになってきているが、基本的には電力回生が容易にできる装置となっている。また、マトリックスコンバータは複雑な制御を必要とするが、最近ではマイコンが著しく発展して、短時間に複雑な制御が可能になったことから、マトリックスコンバータへの期待が高まっている。

【0003】

このような電力変換装置において使用されるパワーデバイスは、図１３（ｂ）で示す、双方向に電流を流すことの可能な双方向スイッチ３０である。このようなパワーデバイスは単体では構成することはできないが、図１４（ａ）にあるように、２個のダイオード３１、２個のトランジスタ３２によって構成可能である。このとき、ダイオード３１はトランジスタ３２に逆方向耐圧が印加されたときに、耐圧を維持するようにと付加されたものである。これは、図１４（ａ）において、トランジスタ３２はＩＧＢＴを想定しているが、通常のＩＧＢＴをはじめとするパワーデバイスは、逆方向の耐圧を保障することはできないからである。最近、これを改善する手段として、新しいタイプのパワーデバイスが開発されている。これは逆阻止ＩＧＢＴと呼ばれるもので、デバイス単体で逆方向の耐圧があり、電気的特性としては図１５のような特性を持っている（非特許文献１、非特許文献２）。すなわち、順方向（図の第一象限）では通常のＩＧＢＴと同じ動作をし、逆方向（図の第３象限）では、順方向と同じ程度の耐圧を維持する。これまでの報告では６００Ｖ、１２００Ｖ対応の素子が製造されている。またそれぞれ、シリコンの厚さは１００μｍ、２００μｍ程度である。逆阻止ＩＧＢＴを用いると、図１４（ｂ）のように、２個の半導体スイッチ３３で双方向スイッチが構成できるので、素子数が少なくなるため、電力損失が小さくなって、かつ全体のサイズが小さくなるというメリットが生じる。このことから、低コストでコンパクトなマトリックスコンバータを提供することが可能となる。

【0004】

このような逆阻止ＩＧＢＴのデバイス構造は図１６に示されている。基本的には主電流を流す部分の構造は従来のＩＧＢＴと同じである。エミッタ端子１は、ベース領域７およびエミッタ領域８に電気的に接続され、ゲート端子２は、エミッタ領域８とドリフト領域４との間のベース領域７の表面上に絶縁膜９を介して形成されているゲート電極１０に電気的に接続されている。コレクタ端子３は、半導体チップ裏面に形成されたコレクタ領域３４にコレクタ電極１２を介して電気的に接続されている。半導体チップ側面にＰ型の保護領域５が設けられ、保護領域５に隣接してＰ型の領域６が設けられている。保護領域５を設けることにより、側面にＰＮ接合が露出する部分を排除して、デバイスの活性領域をＰＮ接合で包み込むような構造となっている。このため、コレクタ側のＰＮ接合に逆バイアスが印加された場合、空乏層は図中１４のように広がり、空乏層１４が半導体外部に現れるところは、デバイス表面側となる。この部分にはガードリングなどの耐圧構造を維持するための構造を作りこむことで、全体として耐圧を維持することが可能である。

【0005】

窒化ガリウム（ＧａＮ）半導体は、そのエネルギーギャップが３ｅＶ以上と高く、青色ＬＥＤ（発光ダイオード）やＬＤ（レーザーダイオード）などの光デバイス開発が行われていた。しかしながらここ数年、破壊電界が高く最大電界強度もシリコンより１桁以上大きいという特徴から、低オン抵抗で高速スイッチングが可能なパワーデバイスへの研究開発が行われるようになってきた。いままで、ＧａＮ材料を使ったスイッチングデバイスとして、サファイア基板上にＧａＮを成長させたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が一般に知られている。この素子は高移動度特性を有しているためオン抵抗が極めて小さくなるという特徴を有しているが、絶縁体であるサファイア基板を用いているため、電流取り出し電極を表面に設置する必要があり、特許文献１にあるように必然的に横型デバイス構造となる。

【0006】

そのため高耐圧化は可能であるが、（１）電流が素子表面近傍のみに流れやすく不均一な電流分布になる、（２）また表面電極の配線抵抗分が大きくなる、などの理由から大電流を流すことができずパワーデバイスとしては不向きな構造であるという欠点があった。つまりパワーデバイスには、電流取り出し電極が表面と裏面に設置され、電流が素子内を縦方向に均一に流れる縦型構造が適している。そのため、例えばＧａＮ基板上にＧａＮを成長させ、そこにＨＥＭＴ構造作り込んだ縦型ＨＥＭＴ素子の検討も非特許文献３に示されている。
しかしながら、ＧａＮ基板は極めて高価であり、かつウェハの大口径化に難点があるため、量産化には極めて不向きであるという欠点がある。そこで、安価でかつ大口径化が可能なシリコン基板上にＧａＮを成長させた基板を用いて半導体素子を開発するという試みが多数なされている。これができれば現状シリコンパワー半導体と同様の量産性を有する高性能半導体が可能となるのである。しかしながらシリコンとＧａＮでは結晶格子定数が異なるためそのままシリコン基板上にＧａＮを成長させると、ＧａＮ結晶内に結晶欠陥が発生しその界面からＧａＮ結晶に転位が入ってしまい、それが原因で素子ＯＦＦ状態においてもれ電流が多く発生するなど、電子デバイスとしての不都合が生じてしまう。そのため、ＡｌＮ層をはじめとするバッファ層をシリコンとＧａＮ層の間に設けることでＧａＮ層の結晶性を向上させる方法が知られている（特許文献２、特許文献３）。

【0007】

しかしながら、ＡｌＮ層などのバッファ層のバンドギャップが極めて高く（６．２ｅＶ），そのため抵抗が高くなり、その結果縦方向に電流を流す場合、ＡｌＮ層での電流がほとんど流れず素子全体の抵抗が極めて大きくなってしまうという課題があった。
さらに、シリコン半導体基板にトレンチをあらかじめ形成した後にＮ^-ＧａＮ層を形成する製造方法について特許文献４に開示されている。この文献では、金属領域がトレンチを形成された下層内に形成され窒化ガリウム層と接触している構成が開示されている。しかしながら、具体的なデバイス構造および窒化ガリウム層と金属領域との接合については、開示されていない。
また、シリコンなどからなる基板の上に、バッファ層を介して高不純物濃度の窒化ガリウム層と低不純物濃度の窒化ガリウム層を順次エピタキシャル成長させ、基板裏面から高不純物濃度の窒化ガリウム層に達するトレンチを形成し、トレンチ内に導電体を埋め込む窒化ガリウムＭＯＳＦＥＴについて、特許文献５（図７）に記載されている。しかし、この文献に記載されている窒化ガリウムＭＯＳＦＥＴは、高濃度の窒化ガリウム層を有し、基板裏面から形成されるトレンチが、この高濃度の窒化ガリウム層で留まるもので、逆耐圧を有するＭＯＳＦＥＴではない。

【0008】

また、コレクタ層を突き抜けドリフト層に達するトレンチを基板裏面から形成し、トレンチ内で導電体を埋めて、この導電体とドリフト層とがショットキー接触する、シリコンを用いたＩＧＢＴが特許文献６に記載されている。しかしながら、この文献には、ＭＩＳＦＥＴについては記載されていない。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２００４−３１８９６号公報

【特許文献2】特開２００３−６０２１２号公報

【特許文献3】特開平５−３４３７４１号公報

【特許文献4】特開２００６−１６５１９１号公報

【特許文献5】特開２００９−５４６５９号公報

【特許文献6】米国特許第７１３２３２１号明細書

【非特許文献】

【0010】

【非特許文献1】Ｈ．タカハシ（Ｈ．Ｔａｋａｈａｓｈｉ）、外２名、「１２００Ｖ クラス リバース ブロッキング ＩＧＢＴ（ＲＢ−ＩＧＢＴ）フォ ＡＣ マトリックス コンバータ（１２００Ｖ ｃｌａｓｓ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＩＧＢＴ （ＲＢ−ＩＧＢＴ） ｆｏｒ ＡＣ Ｍａｔｒｉｘ Ｃｏｎｖｅｒｔｅｒ）」、 プロシーディング オブ ２００４ インターナショナル シンポジウム オン パワー セミコンダクタ デバイスズ ＆ アイシーズ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ２００４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ）、２００４年５月２４日、 ｐ．１２１−１２４

【非特許文献2】Ｔ．ナイトウ （Ｔ．Ｎａｉｔｏ）、 外２名、 「１２００Ｖ リバース ブロッキング ＩＧＢＴ ウィズ ロー ロス フォ マトリックス コンバータ（１２００Ｖ Ｒｅｖｅｒｓｅ Ｂｌｏｃｋｉｎｇ ＩＧＢＴ ｗｉｔｈ ｌｏｗ ｌｏｓｓ ｆｏｒ Ｍａｔｒｉｘ Ｃｏｎｖｅｒｔｅｒ）」、プロシーディング オブ ２００４ インターナショナル シンポジウム オン パワー セミコンダクタ デバイスズ ＆ アイシーズ（Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ２００４ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ）、２００４年５月２４日、 ｐ．１２５−１２８

【非特許文献3】兼近将一、外８名、「絶縁ゲートＡｌＧａＮ／ＧａＮ−ＨＦＥＴの縦型動作」、電気学会研究会、ＥＤＤ−０６−１０４、 ２００６年

【発明の概要】

【発明が解決しようとする課題】

【0011】

まず本発明の目的は、大口径化が可能で安価な基板上にバッファ層を設け、その上に窒化ガリウム半導体層を成長させた基板を用い、前記成長基板およびバッファ層の抵抗に関係なく、パワーデバイスとして十分な電流を流せる、高信頼性を有する縦型素子が容易に作成可能な素子構造を提供することにある。さらに、これに逆阻止能力を有するようにすることで、マトリックスコンバータなどにも適用可能な低オン抵抗で高速スイッチング特性を有する素子を提供することにある。しかしながら、以下に示す課題がある。
第一に、従来、逆阻止能力をもつ単体素子として逆阻止ＩＧＢＴがよく知られているが、これはシリコンによって作成されている。当然ながら素子耐圧が高くなってくると、シリコン自身の抵抗が大きくなることから、全体の効率が低下し、またデバイスサイズも非常に大きくなって、実用性が損なわれる。

【0012】

第二に、逆方向耐圧を実現するために、１００μｍ〜２００μｍ程度の深いＰ⁺層の拡散が必要であるため、百時間以上の拡散が必要で結晶内に欠陥が生じやすく、また素子作成のリードタイムが極めて長く効率が悪い。
第三に、窒化ガリウム（以下ＧａＮ）などのいわゆるワイドバンドギャップ材料を用いるパワーデバイスが開発されているが、これらの材料においては、ＰＮ接合のビルトイン電圧が３Ｖ程度と極めて大きいことから、これらの材料でＩＧＢＴを構成すると順方向電圧が大きくなり損失が増大してしまう。
第四に、逆阻止ＩＧＢＴにおいては、フリーホイーリングダイオード（ＦＷＤ）としての動作も要求される。したがって、ＩＧＢＴとしての最適なデバイス構造とダイオードとしての最適な構造をひとつの構造で実現する必要がある。現在の最先端ＩＧＢＴであるＦＳ−ＩＧＢＴ構造においては、順方向に耐圧が印加された場合の空乏層ストッパーであるｎ型高濃度層、いわゆるフィールドストップ層（ＦＳ層）が必要であるが、この層があると逆阻止能力を持たせることができないため、現在の逆阻止ＩＧＢＴはＮ型高濃度層を設けないで、しかたなくベース層を厚く設定している。そのため、ＩＧＢＴもダイオードもそのドリフト層が厚くなり、スイッチング特性やオン電圧がそれぞれ最適化されたＩＧＢＴならびにＦＷＤデバイスよりも悪化するという課題がある。

【課題を解決するための手段】

【0013】

前記の目的を達成するために、特許請求の範囲の請求項１記載の発明によれば、半導体基板と、前記半導体基板と該半導体基板に成長させる窒化ガリウム半導体層との間の結晶構造変換ならびに結晶品質改善のために前記半導体基板の一面上に設けられるバッファ層と、前記バッファ層上に設けられた窒化ガリウム半導体層と、前記半導体基板の他面から前記窒化ガリウム半導体層に到達する複数のトレンチ溝と、該トレンチ溝内に露出する前記窒化ガリウム半導体層および前記半導体基板と接触して形成された導電物と、を備え、
前記半導体基板の他面から前記窒化ガリウム半導体層に達するように形成されたトレンチ溝が素子端部にも形成され、該素子端部のトレンチ溝に絶縁体が充填されており、を備え、前記半導体基板の他面から形成されたトレンチ溝が素子端部にも形成され、そこに絶縁体が充填されており、前記トレンチ溝内の導電物と窒化ガリウム半導体層とがショットキー接合を形成している逆耐圧を有する縦型窒化ガリウム半導体装置とする。

【0014】

また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記半導体基板がシリコンであることとする。

【0015】

また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、縦型窒化ガリウム半導体装置が、ＭＯＳＦＥＴ、もしくはＭＩＳＦＥＴであることとする。

【発明の効果】

【0016】

この発明によれば、高抵抗層であるバッファ層ならびにシリコン基板またはサファイア等の絶縁基板の抵抗に関係なく、電流はトレンチ溝内に形成された導電物を流れることとなり、大電流が導通可能で低オン抵抗・高速スイッチング特性を有する縦型素子が完成する。さらに、窒化ガリウム層とトレンチ内金属層の間で形成されるショットキー接合と半導体基板の場合には素子端部に絶縁膜を充填されたトレンチ溝によりもれ電流が少なく逆阻止能力を有することができる。

【図面の簡単な説明】

【0017】

【図1】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴの概略断面図である。

【図2】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ製造工程の概略断面図である。

【図3】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ製造工程の概略断面図である。

【図4】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ製造工程の概略断面図である。

【図5】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ製造工程の概略断面図である。

【図6】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子端部の概略断面図である。

【図7】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子平面概略図である。

【図8】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子の耐圧波形を示す図である。

【図9】本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子ならびにシリコンＩＧＢＴ（トレンチＦＳ−ＩＧＢＴならびにシリコンＲＢ−ＩＧＢＴ）のＩ−Ｖ特性の比較図である。

【図10】本発明第１実施にて比較のために用いたシリコントレンチＦＳ−ＩＧＢＴの活性部の断面図である。

【図11】本発明第１実施にて比較のために用いたシリコンＲＢ−ＩＧＢＴの素子端部ならび活性部の断面図である。

【図12】本発明第２実施形態のＧａＮ−ＭＯＳＦＥＴ素子端部の断面図である。

【図13】従来の電力変換装置とマトリクスコンバータを示す図である。

【図14】双方向スイッチの構成を示す図である。

【図15】逆阻止型パワーデバイスの特性を示す図である。

【図16】逆阻止型パワーデバイスの断面構造を示す図である。

【発明を実施するための形態】

【0018】

実施の形態を以下の実施例で説明する。従来構造と同一部位には同一の符号を付した。

【実施例1】

【0019】

以下、本発明の実施の形態について、図１から図１１を参照して説明する。なお本実施例では、縦型素子として、耐圧６００ＶのＭＯＳＦＥＴを示した。
図１は、本実施例の窒化ガリウムＭＯＳＦＥＴ装置の概略断面図を示す。この図に示すように、本実施例の窒化ガリウムＭＯＳＦＥＴは、シリコン基板１０１とその上にバッファ層として窒化アルミニウム（ＡｌＮ）層１０２とＧａＮ層１０３が形成され、その上に低濃度Ｎ^-ＧａＮ層１０４が配置されている。さらにシリコン基板１０１には裏面から前記Ｎ^-ＧａＮ層１０４に達するトレンチ溝１１２が掘られ、その中に導電物として金属膜１１３が形成されさらに半田層１１４で充填されている。本実施例では金属膜１１３はＮ^-ＧａＮ層１０４とショットキー接合をするショットキー電極として機能し、このショットキー電極としてニッケル（Ｎｉ）を用い、その後金（Ａｕ）をメッキした。

【0020】

次に、ＭＯＳＦＥＴの製造方法を説明する。
図２から図５は、本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ製造工程の概略断面図である。まず、シリコン基板１０１として主面が（１１１）面である基板を準備し、この上に、周知の技術である有機金属化学的気相成長法（ＭＯＣＶＤ）を用いてＡｌＮ層１０２とノンドープのＧａＮ層１０３を形成する。シリコン（１１１）面の格子定数は０．３８４０ｎｍで、ＧａＮのそれは０．３８１９ｎｍであり比較的近い値であるため、シリコン（１１１）面を選択した。シリコン基板１０１は、直径２００ｍｍ厚さ５００μｍであり、その上に形成したＡｌＮ層１０２は１５ｎｍ、ノンドープのＧａＮ層１０３は２００ｎｍの厚みを持っている。また、ＡｌＮ層１０２は結晶構造の変換のために、またＧａＮ層１０３は結晶の品質改善のための層として形成している。さらに、その上にＮ^-ＧａＮ層１０４μｍをエピタキシャル成長させる。不純物濃度は２．１×１０¹⁶ｃｍ^-3とした。このとき、ガリウムの材料としてトリメチルガリウムを、また、窒素の材料としてアンモニアガスを用いた。またＮ型化するために、ドーパント材料としてモノシランを用いた。その上にＰ^-ＧａＮ層１０５μｍをエピタキシャル成長させる。不純物濃度は２×１０¹⁷ｃｍ^-3とし、ドーパント材としてマグネシウムを用いた。これで、図２に示すように基本的な層構成は完成する。次にＰ^-ＧａＮ層１０５の表面にシリコン酸化膜（ＳｉＯ₂膜）を形成し、パターニンングし、マスク酸化膜１２０をマスクとしてＰ⁺層１０６を形成する（図３）。前記Ｐ⁺層１０６は、マグネシウムを加速電圧４５ｋｅＶ、不純物濃度３×１０¹⁸ｃｍ^-3とした。その後、前記マスク酸化膜（ＳｉＯ₂膜）１２０を除去し、再度ＳｉＯ₂を選択的に形成してマスク酸化膜１２１を形成し、Ｎ⁺層１０７を形成する（図４）。前記Ｎ⁺層１０７はシリコンならびにアルミニウムを不純物としてイオン注入して形成した。その時の不純物濃度は３×１０¹⁸ｃｍ^-3とした。その後、表面から深さ３μｍのトレンチ溝１０８を形成後、シリコン酸化膜からなるゲート絶縁膜１０９を厚さ１００ｎｍにて形成する。その後不純物をドープした低抵抗ポリシリコンを埋め込んでゲート電極１１０を形成する。なお、本実施例ではゲート絶縁膜１０９としてシリコン酸化膜を用いたが、たとえば窒化シリコン膜等、シリコン酸化膜以外の絶縁膜を用いても何ら問題もない。また、ソース電極１１１としてチタンとアルミニウムの積層膜を前記Ｎ⁺層１０７、Ｐ⁺層１０６にオーミック接触するように形成する（図５）。次に厚さ５００μｍあるシリコン基板１０１を裏面からバックグラインドしトータル厚さ１００μｍにする。通常シリコン基板は５００μｍ程度と厚いため、本実施例ではその後のトレンチエッチング工程を簡略化するためにバックグラインドをしたが、元の基板が十分薄ければバックグラインド工程を省いても良い。その後、シリコン基板１０１の裏面に厚さ１．６μｍの酸化膜を成長させ、フォトリソグラフおよびエッチングにより６μｍおきに６μｍ幅の酸化膜マスクを形成した後、トレンチエッチングによりシリコン基板１０１、ＡｌＮ層１０２、ＧａＮ層１０３をエッチングにより取り除く。その際、Ｎ^-ＧａＮ層１０４に達するまで掘ることでトレンチ溝１１２先端にＮ^-ＧａＮ層１０４が現れる。その後Ｎｉ膜とＡｕ膜の２層からなる金属膜１１３をメッキ法で形成した。このＮｉ膜とＮ^-ＧａＮ層１０４とがショットキー接合を形成し、例えばドレイン電極となる金属膜１１３に負の電圧を印加する（このとき、ゲート電極１１０とソース電極１１１はゼロ電圧とする）と、前記ショットキー接合が印加された逆電圧を保持する。

【0021】

図６は、本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子端部の概略断面図である。また、図７は、本発明第１実施形態のＧａＮ−ＭＯＳＦＥＴ素子平面概略図であり、１チップ分の平面図である。また、図７は、図６においてトレンチ溝１１２の途中でトレンチ溝１１２と垂直方向に切断したものをトレンチ溝１１２側から見た平面概略図である。なお、素子活性領域７０２に形成されているトレンチ溝１１２は、図示されていない。
このように、裏面から形成するトレンチ溝１１２を素子端部にも形成しそこに絶縁体１３０を充填する。そうすれば逆電圧を印加した際、素子端部７０１での電界は前記絶縁体１３０内で負担することとなる。つまり空乏層がダイシング部の結晶欠陥に直接接触することなく、その結果逆耐圧を保持することができる。ウェハ状態からチップ状態にするダイシング時に、半導体結晶にはダイシングによるダメージによって結晶欠陥が多数存在するため、そこに空乏層がかかるともれ電流が発生し、十分な逆耐圧が得られない。そこで、前記のような構造をとれば、もれ電流を極めて少なく逆耐圧特性を得ることが可能となる。こうすることで縦型の逆阻止型ＧａＮ−ＭＯＳＦＥＴが完成する。なお、本実施例ではメッキ法で金属膜１１３を形成したが、ＣＶＤ法、蒸着法、さらにはスパッタ法にて形成してもよい。

【0022】

その後、ウェハから個別チップにするためにダイシングで切り分けた後、パッケージに組み立てる。その際、チップの裏面とパッケージを半田付けする必要がある。そこで半田シートをチップ裏面に載せ、１０Ｐａ（パスカル）に減圧後３５０℃に過熱して半田層１１４を前記トレンチ溝１１２内に埋め込むように形成した。これにより、半田層１１４にボイドが形成されずに均一な導電体層が形成された。なお、トレンチ溝１１２を半田層１１４により埋めた後で、ウェハをダイシングによりチップに切り分けてもよい。この場合、ダイシング時にウェハにクラックが入ることを抑制できる。また、形成条件としては、上記では、１０Ｐａとしたが３０Ｐａ以下の減圧雰囲気下で形成できる。
図８、９は上記実施例に基づいて作成した逆阻止型ＧａＮ−ＭＯＳＦＥＴ（ＲＢ−ＭＯＳＦＥＴ）の耐圧特性ならびにＩ−Ｖ特性を示す。本発明実施例素子の耐圧特性を測定したところ、順方向素子耐圧７１２Ｖ、逆方向素子耐圧６８７Ｖとなり、６００Ｖ耐圧素子として十分な阻止特性を示していることがわかる。今回の測定に用いた素子のチップサイズは５ｍｍ×５ｍｍ、定格電流を５０Ａ（活性面積＝０．２ｃｍ²、電流密度は２５０．０Ａ／ｃｍ²）とした。また比較のために、通常の定格電圧６００Ｖで定格電流５０ＡのシリコントレンチＦＳ−ＩＧＢＴならびにシリコン逆阻止ＩＧＢＴの波形も示す（活性面積＝０．２ｃｍ²、電流密度は２５０．０Ａ／ｃｍ²）。図１０は、比較のために用いたシリコントレンチＦＳ−ＩＧＢＴの活性部の断面図である。ベース領域８０６内にエミッタ領域８０５が形成され、Ｎ^-層に達するトレンチ８０１内に絶縁膜８０４を介してゲート電極８０２が形成され、エミッタ領域８０５とベース領域８０６に接触しているエミッタ電極８０３を有する。Ｎ^-層の下にはＦＳ層（フィールドストップ層）８０７が形成され、その下にはコレクタ領域８０８とコレクタ領域８０８に接触するコレクタ電極８０９が形成されている。図１１は、比較のために用いたシリコンＲＢ−ＩＧＢＴの概略断面図であり、同図（ａ）は、主に素子端部の概略断面図を示し、同図（ｂ）は、活性部の断面図を示す。

【0023】

活性部９１２は、表面側には、ベース領域９０６内にエミッタ領域９０５が形成され、ベース領域９０６とエミッタ領域９０５にエミッタ電極９０３が接触している。Ｎ^-層とエミッタ領域９０５との間のベース領域９０６の表面上には、絶縁膜９０４を介してゲート電極９０２が形成されている。活性部９１２には、これらの領域が複数形成されている。
活性部９１２の裏面側は、図１０のＦＳ層８０７は形成されず、コレクタ領域９０８とそれに接触するコレクタ電極９０９が形成されている。
素子端部９１１は、複数の平面形状が環状に形成されたガードリング９１０により耐圧構造を形成し、ガードリング９１０間の表面には絶縁層９１３が形成されている。ガードリング９１０はそれぞれ浮遊領域である。この耐圧構造の外側には、コレクタ領域９０８と接触して形成されたＰ⁺領域からなる接合分離領域を有する。

【0024】

厚さはトレンチ図１０のＦＳ−ＩＧＢＴが６５μｍ、図１１のＲＢ−ＩＧＢＴが１００μｍである。本発明素子は、オン電圧１．２８ＶとシリコントレンチＦＳ−ＩＧＢＴや逆阻止ＩＧＢＴよりも十分低オン電圧が得られている。また、図９のＩ−Ｖ波形から、定格電流の２倍以上（１００Ａ）の電流が流れても抵抗が増加することもないことがわかり、このことからシリコントレンチＦＳ−ＩＧＢＴならびに逆阻止ＩＧＢＴ以上の特性を示し、縦型デバイスとして十分機能している。
さらに、ターンオフ特性を測定すると、シリコントレンチＦＳ−ＩＧＢＴ（Ｅｏｆｆ＝４．１１ｍＪ）ならびにシリコン逆阻止ＩＧＢＴ（４．３２ｍＪ）に比べ、約４分の１のＥｏｆｆ＝１．１０ｍＪのターンオフ損失となり、低損失化が図られている。なお、ターンオフ損失の測定はすべて１２５℃で計測した。さらに、本発明素子とシリコン逆阻止ＩＧＢＴのダイオードモードでの逆回復損失も併せて測定したところ、本発明素子では０．４２ｍＪであったのに対し、シリコン逆阻止ＩＧＢＴでは４．１３ｍＪと約１０分の１の低損失化が実現できることを確認した。

【実施例2】

【0025】

図１２は、本発明第２実施形態のＧａＮ−ＭＯＳＦＥＴ素子端部の断面図である。
図１２のＧａＮ−ＭＯＳＦＥＴは、図１に示したＧａＮ−ＭＯＳＦＥＴのシリコン基板１０１をサファイア基板１４０に代えたものである。このように、実施例１のシリコン基板１０１をサファイア基板１４０に代えてもよい。
製造方法としては、サファイア基板１４０上に周知の技術である有機金属化学的気相成長法（ＭＯＣＶＤ）を用いてバッファ層としてＡｌＮ層１０２とノンドープのＧａＮ層１０３を形成する。サファイア基板１４０は直径７５ｍｍ厚さ５００μｍであり、その上に形成したＡｌＮ層１０２は１５ｎｍ、ノンドープのＧａＮ層１０３は２００ｎｍの厚みを持っている。また、ＡｌＮ層１０２は結晶構造の変換のために、またＧａＮ層１０３は結晶の品質改善のための層として形成している。さらに、その上にＮ^-ＧａＮ層１０４μｍをエピタキシャル成長させる。不純物濃度は２．１×１０¹⁶ｃｍ^-3とした。このとき、ガリウムの材料としてトリメチルガリウムを、また窒素の材料としてアンモニアガスを用いた。また、Ｎ型化するために、ドーパント材料としてモノシランを用いた。その上にＰ^-型ＧａＮ層１０５を２μｍの厚さでエピタキシャル成長させる。不純物濃度は２×１０¹⁷ｃｍ^-3とし、ドーパント材としてマグネシウムを用いた。その後は前記実施例１と同様の作成法を用いた。ただし、サファイア基板１４０が絶縁体であるため、前記実施例１のように素子端部にトレンチ溝１１２を形成し絶縁体を充填する必要が無いため、図１２に示すように素子端部にトレンチ溝１１２を形成しない構造とした。本発明実施例素子の耐圧特性を測定したところ、順方向素子耐圧７１６Ｖ、逆方向素子耐圧６９２Ｖとなり、６００Ｖ耐圧素子として十分な阻止特性を示していることがわかる。今回の測定に用いた素子のチップサイズは前記実施例１と同様、５ｍｍ×５ｍｍ、定格電流を５０Ａ（活性面積＝０．２ｃｍ²、電流密度は２５０．０Ａ／ｃｍ²）とした。本発明素子は、オン電圧１．２８Ｖと前記実施例１とまったく同一の特性を示すことを確認し、これはシリコントレンチＦＳ−ＩＧＢＴや逆阻止ＩＧＢＴよりも十分低オン電圧な特性である。定格電流の２倍以上（１００Ａ）の電流が流れても抵抗が増加することもないことがわかり、このことからシリコントレンチＦＳ−ＩＧＢＴならびに逆阻止ＩＧＢＴ以上の特性を示し、縦型デバイスとして十分機能している。さらにターンオフ特性を測定すると、実施例１とほぼ同等のＥｏｆｆ＝１．０３ｍＪとなった。これは、シリコントレンチＦＳ−ＩＧＢＴならびにシリコン逆阻止ＩＧＢＴに比べ、それぞれ約４分の１の１ターンオフ損失となり、低損失・高速化が図られている。なお、ターンオフ損失の測定はすべて１２５℃で計測した。さらに、本発明素子とシリコン逆阻止ＩＧＢＴのダイオードモードでの逆回復損失も併せて測定したところ、本発明素子では０．４０ｍＪで低損失化が実現できることを確認した。

【0026】

以上の実施例では、ＭＯＳＦＥＴについて説明しているが、ゲート絶縁膜をシリコン酸化膜以外の絶縁膜を用いて形成するＭＩＳＦＥＴとしても同様の効果を奏する。

【符号の説明】

【0027】

１０１ シリコン基板
１０２ ＡｌＮ層
１０３ ＧａＮ層
１０４ Ｎ^-ＧａＮ層
１０５ Ｐ^-ＧａＮ層
１０６ Ｐ⁺層
１０７ Ｎ⁺層
１０８ トレンチ溝
１０９ ゲート絶縁膜
１１０ ゲート電極
１１１ ソース電極
１１２ トレンチ溝
１１３ 金属膜
１１４ 半田層
１２０、１２１ マスク酸化膜
１３０ 絶縁体
１４０ サファイア基板
７０１ 素子端部
７０２ 素子活性領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】