(58)【調査した分野】(Int.Cl.,DB名)
前記上部カバー層の厚さDと前記下部カバー層の厚さBとの比率D/Bは、0.048≦D/B≦0.565の範囲を満たす、請求項1に記載の積層セラミックキャパシタ。
前記セラミック本体の全体厚さの1/2であるAに対する前記下部カバー層の厚さBの比率B/Aは、0.601≦B/A≦1.128の範囲を満たす、請求項1に記載の積層セラミックキャパシタ。
前記下部カバー層の厚さBに対する前記活性層の全体厚さの1/2であるCの比率C/Bは、0.362≦C/B≦1.092の範囲を満たす、請求項1に記載の積層セラミックキャパシタ。
電圧印加時に前記活性層の中心部において発生する変形率と前記下部カバー層において発生する変形率との差異により、前記セラミック本体の両端面に形成された変曲点が前記セラミック本体の厚さの中心部以下に形成される、請求項1に記載の積層セラミックキャパシタ。
前記上部カバー層の厚さDと前記下部カバー層の厚さBとの比率D/Bは、0.048≦D/B≦0.565の範囲を満たす、請求項6に記載の積層セラミックキャパシタの実装基板。
前記セラミック本体の全体厚さの1/2であるAに対する前記下部カバー層の厚さBの比率B/Aは、0.601≦B/A≦1.128の範囲を満たす、請求項6に記載の積層セラミックキャパシタの実装基板。
前記下部カバー層の厚さBに対する前記活性層の全体厚さの1/2であるCの比率C/Bは、0.362≦C/B≦1.092の範囲を満たす、請求項6に記載の積層セラミックキャパシタの実装基板。
電圧印加時に前記活性層の中心部において発生する変形率と前記下部カバー層において発生する変形率との差異により、前記セラミック本体の両端面に形成された変曲点が前記はんだの高さ以下に形成される、請求項6に記載の積層セラミックキャパシタの実装基板。
【背景技術】
【0002】
積層チップ電子部品の一つである積層チップキャパシタは、液晶表示装置(LCD、Liquid Crystal Display)及びプラズマ表示装置パネル(PDP、Plasma Display Panel)などの映像機器、コンピュータ、個人携帯用端末機(PDA、Personal Digital Assistants)及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充填または放電させる重要な役割をするチップ形態のコンデンサである。
【0003】
このような積層セラミックキャパシタ(MLCC、Multi−Layered Ceramic Capacitor)は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
【0004】
上記積層セラミックキャパシタは、複数の誘電体層間に異なる極性の内部電極が交互に積層された構造を有することができる。
【0005】
しかし、上記誘電体層は、圧電性及び電歪性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、上記内部電極の間で圧電現象が生じて振動が発生する可能性がある。
【0006】
上記振動は、上記積層チップキャパシタの外部電極を通じて上記積層チップキャパシタが実装された印刷回路基板に伝達されて上記印刷回路基板全体が音響反射面となって雑音となる振動音を発生させるおそれがある。
【0007】
上記振動音は、人に不快感を与える20から20000Hz領域の可聴周波数に該当する。このように、人に不快感を与える振動音をアコースティックノイズ(acoustic noise)と言い、上記アコースティックノイズを低減させるための研究が求められる実情にある。
【0008】
下記特許文献1には、下部カバー層が上部カバー層に比べて厚い厚さを有する積層セラミックキャパシタが記載されている。また、下記特許文献1は、外部電極がセラミック本体の両端面に形成される構造を開示する。
【発明を実施するための形態】
【0020】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【0021】
本発明の実施形態を明確に説明するために、六面体の方向を定義すると、
図1に示されるL、W及びTは、それぞれ長さ方向、幅方向、厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層される積層方向と同一の概念で用いられることができる。
【0022】
また、本実施形態では、説明の便宜のために、セラミック本体の長さ方向に第1及び第2外部電極が形成される面を左右両端面に設定し、これと直交する面を両側面に設定して共に説明する。
【0024】
図1及び
図2を参照すると、本発明の一実施形態による積層セラミックキャパシタ100は、幅が長さに比べて大きいセラミック本体110と、第1及び第2内部電極121、122を含む活性層115と、上部及び下部カバー層112、113と、セラミック本体110の長さ方向に相対する両端面を覆うように形成された第1及び第2外部電極131、132と、を含む。
【0025】
セラミック本体110は、幅が長さに比べて大きい複数の誘電体層111を厚さ方向に積層してから焼成して形成されることができる。このとき、長さと幅との比率は、約1:2になるように形成されることができるが、このようなセラミック本体110の形状、寸法及び誘電体層111の積層数が本実施形態に示されるものに限定されるものではない。
【0026】
また、セラミック本体110を形成する複数の誘電体層111は、焼結された状態で、走査電子顕微鏡(SEM、Scanning Electron Microscope)を利用せずには隣接する誘電体層111間の境界が確認できないほど一体化されていることができる。
【0027】
このようなセラミック本体110は、キャパシタの容量形成に寄与する部分である活性層115と、上下マージン部として活性層115の上部及び下部にそれぞれ形成された上部及び下部カバー層112、113と、を含むことができる。
【0028】
活性層115は、誘電体層111を介して複数の第1及び第2内部電極121、122を繰り返し積層して形成されることができる。
【0029】
このとき、誘電体層111の厚さは、積層セラミックキャパシタ100の容量設計に応じて任意に変更することができ、焼成後の1層の厚さが0.01から1.00μmになるように構成することができるが、本発明はこれに限定されるものではない。
【0030】
また、誘電体層111は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム(BaTiO
3)系またはチタン酸ストロンチウム(SrTiO
3)系粉末を含むことができるが、本発明はこれに限定されるものではない。
【0031】
上部及び下部カバー層112、113は、内部電極を含まないことを除いては誘電体層111と同一の材質及び構成を有することができる。
【0032】
このような上部及び下部カバー層112、113は、単一または2つ以上の誘電体層を活性層115の上部及び下部面にそれぞれ厚さ方向に積層して形成することができる。また、上部及び下部カバー層112、113は、基本的に物理的または化学的ストレスによる第1及び第2内部電極121、122の損傷を防止する役割をすることができる。
【0033】
このとき、下部カバー層113は、上部カバー層112より誘電体層の積層数を増やすことで、上部カバー層112に比べて厚い厚さを有することができる。
【0034】
第1及び第2内部電極121、122は、異なる極性を有する一対の電極であり、複数の誘電体層111上に所定の厚さで導電性金属を含む導電性ペーストを印刷して誘電体層111の積層方向に沿ってセラミック本体110の長さ方向に相対する両端面から交互に露出するように形成されることができ、その間に配置された誘電体層111によって電気的に絶縁されることができる。
【0035】
即ち、第1及び第2内部電極121、122は、セラミック本体110の両端面から交互に露出する部分によって第1及び第2外部電極131、132とそれぞれ電気的に連結されることができる。
【0036】
これにより、第1及び第2外部電極131、132に電圧が印加されると、対向する第1及び第2内部電極121、122の間に電荷が蓄積され、このとき、積層セラミックキャパシタ100の静電容量は、第1及び第2内部電極121、122が重畳する領域の面積と比例するようになる。
【0037】
第1及び第2内部電極121、122の厚さは、用途に応じて決定されることができる。例えば、セラミック本体110のサイズを考慮して0.2から1.0μmの範囲内にあるように決定することができるが、本発明はこれに限定されるものではない。
【0038】
また、第1及び第2内部電極121、122を形成する導電性ペーストに含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)またはこれらの合金であることができるが、本発明はこれに限定されるものではない。
【0039】
なお、上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【0040】
第1及び第2外部電極131、132は、導電性金属を含む導電性ペーストによって形成されることができる。上記導電性ペーストに含まれる導電性金属は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)またはこれらの合金であることができるが、本発明はこれに限定されるものではない。
【0041】
以下では、本実施形態による積層セラミックキャパシタに含まれる構成要素の寸法とアコースティックノイズとの関係を説明する。
【0042】
図3を参照してセラミック本体110の全体厚さの1/2をA、下部カバー層113の厚さをB、活性層115の全体厚さの1/2をC、上部カバー層112の厚さをDと規定する。
【0043】
ここで、セラミック本体110の全体厚さは、セラミック本体110の上面S
Tから下面S
Bまでの距離を意味し、活性層115の全体厚さは、活性層115の最上部に形成された第1内部電極121の上面から活性層115の最下部に形成された第2内部電極122の下面までの距離を意味する。
【0044】
また、下部カバー層113の厚さBは、活性層115の厚さ方向の最下部に形成された第2内部電極122の下面からセラミック本体110の下面S
Bまでの距離を意味し、上部カバー層112の厚さDは、活性層115の厚さ方向の最上部に形成された第1内部電極121の上面からセラミック本体110の上面S
Tまでの距離を意味する。
【0045】
セラミック本体110の両端面に形成された第1及び第2外部電極131、132に異なる極性の電圧が印加されると、誘電体層111の逆圧電効果(Inverse piezoelectric effect)によってセラミック本体110が厚さ方向に膨張及び収縮するようになり、第1及び第2外部電極131、132の両端部は、ポアソン効果(Poisson effect)によってセラミック本体110の厚さ方向への膨張及び収縮とは逆に収縮及び膨張するようになる。
【0046】
ここで、活性層115の中心部は、第1及び第2外部電極131、132の長さ方向の両端部で最も大きく膨張する部分であり、アコースティックノイズを発生させる原因となる。
【0047】
即ち、本実施形態では、アコースティックノイズを減少させるために、電圧印加時に活性層115の中心部CL
Aにおいて発生する変形率と下部カバー層113において発生する変形率との差異により、セラミック本体110の両端面に形成された変曲点(PI、point of inflection)がセラミック本体110の厚さの中心部CL
C以下に形成されることができる。
【0048】
このとき、アコースティックノイズをさらに減少させるために、活性層115の中心部CL
Aがセラミック本体110の中心部CL
Cから外れた比率(B+C)/Aは、1.042≦(B+C)/A≦1.537の範囲を満たすことが好ましい。
【0049】
また、上部カバー層112の厚さDと下部カバー層113の厚さBとの比率D/Bは、0.048≦D/B≦0.565の範囲を満たすことができる。
【0050】
なお、セラミック本体110の全体厚さの1/2であるAに対する下部カバー層113の厚さBの比率B/Aは、0.601≦B/A≦1.128の範囲を満たすことができる。
【0051】
さらに、下部カバー層113の厚さBに対する活性層115の全体厚さの1/2であるCの比率C/Bは、0.362≦C/B≦1.092の範囲を満たすことができる。
【0053】
本発明の実施例及び比較例による積層セラミックキャパシタは、以下の通り製作された。
【0054】
まず、チタン酸バリウム(BaTiO
3)などの粉末を含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥し、幅が長さに比べて大きく、1.8μmの厚さを有するように製造された複数のセラミックグリーンシートを用意する。
【0055】
次に、上記複数のセラミックグリーンシート上にスクリーンなどを用いて導電性ペーストを塗布することで、上記セラミックグリーンシートの長さ方向に相対する両端面から交互に露出するように複数の第1及び第2内部電極121、122を形成する。
【0056】
続いて、上記セラミックグリーンシートを約370層積層して積層体を形成する。また、上記積層体を85℃において1000kgf/cm
2の圧力条件で等圧圧縮成形(isostatic pressing)した。
【0057】
次いで、圧着されたセラミック積層体を個別のチップ状に切断した。上記切断されたチップは大気雰囲気で230℃、60時間維持して脱バインダーを行った。
【0058】
その後、1200℃において第1及び第2内部電極121、122が酸化しないようにNi/NiO平衡酸素分圧より低い10
−11から10
−10atmの酸素分圧下の還元雰囲気で焼成した。焼成後のセラミック本体110のサイズは、長さ×幅(L×W)が約0.85mm×1.67mm(L×W、いわゆるLICCタイプ)であった。ここで、製作公差は長さ×幅(L×W)が±0.1mm内の範囲になるように決定した。
【0059】
次に、セラミック本体110の両端面に第1及び第2外部電極131、132を形成し、メッキ工程を経て積層セラミックキャパシタ100を製作した後、実験を行ってアコースティックノイズを測定した。
【0061】
上記表1のデータは、
図3に示されているように、積層セラミックキャパシタ100におけるセラミック本体110の幅方向(W)の中心部から長さ方向(L)及び厚さ方向(T)に切開した断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)で撮影した写真を基準にそれぞれの寸法を測定したものである。
【0062】
ここで、A、B、C及びDは、上記の通り、セラミック本体110の全体厚さの1/2をA、下部カバー層113の厚さをB、活性層115の全体厚さの1/2をC、上部カバー層112の厚さをDと規定した。
【0063】
アコースティックノイズを測定するために、アコースティックノイズ測定用基板当たり1つのサンプル(積層セラミックキャパシタ)を、下部カバー層113が下面S
Bになるように印刷回路基板210上に実装した後、その基板を測定用治具(Jig)に装着した。
【0064】
また、DCパワーサプライ(Power supply)及び信号発生器を(Function generator)を用いて測定治具に装着されたサンプルの第1及び第2外部電極131、132にDC電圧及び電圧変動を印加した。また、印刷回路基板210の真上に設置されたマイクを用いてアコースティックノイズを測定した。
【0065】
上記表1において、サンプル1は、下部カバー層113の厚さB及び上部カバー層112の厚さDが殆ど類似したカバー対称構造を有する比較例であり、サンプル2から6は、上部カバー層112の厚さDが下部カバー層113の厚さBより厚い構造を有する比較例である。
【0066】
また、サンプル15及び16は、下部カバー層113の厚さBが上部カバー層112の厚さDより厚い構造を有する比較例であり、サンプル7から14は、本発明の実施形態による実施例である。
【0067】
ここで、(B+C)/A値が略1の場合は、活性層115の中心部がセラミック本体110の中心部から大きく外れないことを意味する。下部カバー層113の厚さB及び上部カバー層112の厚さDが殆ど類似した上下マージン対称構造を有するサンプル1の(B+C)/A値は略1である。
【0068】
また、(B+C)/A値が1より大きいと、活性層115の中心部がセラミック本体110の中心部から上部方向に外れたことを意味する。なお、(B+C)/A値が1より小さいと、活性層115の中心部がセラミック本体110の中心部から下部方向に外れたことを意味する。
【0069】
上記表1を参照すると、活性層115の中心部がセラミック本体110の中心部から外れた比率(B+C)/Aが1.042≦(B+C)/Aの範囲を満たす実施例であるサンプル7から14及び比較例であるサンプル15及び16において、アコースティックノイズが30dB未満に著しく減少することが確認できる。
【0070】
また、活性層115の中心部がセラミック本体110の中心部から外れた比率(B+C)/A値が1.042未満のサンプル1から6は、活性層115の中心部がセラミック本体110の中心部から殆ど外れないか、または活性層115の中心部がセラミック本体110の中心部から下部方向に外れた構造を有することを意味する。上記サンプル1から6は、アコースティックノイズが30dB以上であることから、本発明による実施例に比べて著しく高い値を有することが分かる。
【0071】
また、活性層115の中心部がセラミック本体110の中心部から外れた比率(B+C)/A値が1.537を超過するサンプル15及び16の場合は、アコースティックノイズが減少するが、目標容量に対して静電容量も過度に減少するようになるため、容量不良が発生するという問題点があった。
【0072】
上記表1において、容量具現率(即ち、目標容量に対する静電容量の比率)が「NG」と示されるものは、目標容量値を100%とするとき、目標容量に対して静電容量値が80%未満の場合を意味する。
【0073】
また、上部カバー層112の厚さDと下部カバー層113の厚さBとの比率(D/B)が0.048≦D/B≦0.565の範囲を満たすサンプル7から14において、アコースティックノイズが著しく減少することが分かる。
【0074】
これに対し、上部カバー層112の厚さDと下部カバー層113の厚さBとの比率(D/B)が0.565を超過するサンプル1から6は、アコースティックノイズの減少効果がないことが分かる。
【0075】
また、実施例において、セラミック本体110の全体厚さの1/2であるAに対する下部カバー層113の厚さBの比率B/Aが0.601≦B/A≦1.128の範囲を満たし、下部カバー層113の厚さBに対する活性層115の全体厚さの1/2であるCの比率C/Bが0.362≦C/B≦1.092の範囲を満たす実施例であるサンプル10から14において、アコースティックノイズが20dB以下にさらに減少することが分かる。
【0076】
これに対し、セラミック本体110の全体厚さの1/2であるAに対する下部カバー層113の厚さBの比率(B/A)が1.128を超過したり、下部カバー層113の厚さBに対する活性層115の全体厚さの1/2であるCの比率(C/B)が0.362未満であったりするサンプル15及び16の場合は、目標容量に対して静電容量が低いことが原因で容量不良が発生した。
【0078】
図4及び
図5を参照すると、本実施形態による積層セラミックキャパシタ100の実装基板200は、積層セラミックキャパシタ100が垂直実装される印刷回路基板210と、印刷回路基板210の上面に離隔形成された第1及び第2電極パッド221、222と、を含む。
【0079】
このとき、積層セラミックキャパシタ100は、下部カバー層113が下側に配置され、第1及び第2外部電極131、132がそれぞれ第1及び第2電極パッド221、222上に接触するように位置した状態で、はんだ230によって印刷回路基板210と電気的に連結されることができる。
【0080】
上記のように積層セラミックキャパシタ100が印刷回路基板210に実装された状態で、電圧が印加されると、アコースティックノイズが発生する可能性がある。
【0081】
このとき、第1及び第2電極パッド221、222のサイズは、積層セラミックキャパシタ100の第1及び第2外部電極131、132と第1及び第2電極パッド221、222とを連結するはんだ230の量を決定する指標になり得る。また、このようなはんだ230の量によってアコースティックノイズのサイズを調節することができる。
【0082】
また、本実施形態の積層セラミックキャパシタ100は、幅(W)に比べて長さ(L)が短く形成されることから、印刷回路基板210への実装時に積層セラミックキャパシタ100において発生した振動の伝達が減少し、アコースティックノイズを低減させることができる。
【0083】
図6を参照すると、積層セラミックキャパシタ100が印刷回路基板210に実装された状態で、積層セラミックキャパシタ100の両端部に形成された第1及び第2外部電極131、132に異なる極性を有する電圧が印加されると、誘電体層111の逆圧電効果(Inverse piezoelectric effect)によってセラミック本体110は、厚さ方向に膨張及び収縮するようになり、第1及び第2外部電極131、132の両端部は、ポアソン効果(Poisson effect)によってセラミック本体110の厚さ方向への膨張及び収縮とは逆に収縮及び膨張するようになる。
【0084】
ここで、活性層115の中心部は、第1及び第2外部電極131、132の長さ方向の両端部で最も大きく膨張する部分であり、アコースティックノイズを発生させる原因となる。
【0085】
積層セラミックキャパシタ100の長さ方向の両端面が最も大きく膨張すると、はんだ230の上部では、膨張によって外部に押し出される力(F1)が生じ、はんだ230の下部では、膨張によって外部に押し出される力により外部電極を押す、収縮する力(F2)が生じる。
【0086】
従って、本実施形態のように、電圧印加時に活性層115の中心部CL
Aにおいて発生する変形率と下部カバー層113において発生する変形率との差異により、セラミック本体110の両端面に形成された変曲点がはんだ230の高さ以下に形成されると、アコースティックノイズをさらに減少させることができるようになる。
【0087】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。