特許 5689091 面実装マルチフェーズインダクタの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5689091

(24)【登録日】2015年2月6日

(45)【発行日】2015年3月25日

(54)【発明の名称】面実装マルチフェーズインダクタの製造方法

(51)【国際特許分類】

   H01F 41/04 20060101AFI20150305BHJP

   H01F 41/02 20060101ALI20150305BHJP

   H01F 37/00 20060101ALI20150305BHJP

【ＦＩ】

   H01F41/04 B

   H01F41/02 D

   H01F37/00 A

   H01F37/00 C

【請求項の数】4

【全頁数】9

(21)【出願番号】特願2012-79239(P2012-79239)

(22)【出願日】2012年3月30日

(65)【公開番号】特開2013-211330(P2013-211330A)

(43)【公開日】2013年10月10日

【審査請求日】2013年6月21日

(73)【特許権者】

【識別番号】000003089

【氏名又は名称】東光株式会社

(72)【発明者】

【氏名】齋藤 公一

(72)【発明者】

【氏名】宗内 敬太

【審査官】 久保田 昌晴

(56)【参考文献】

【文献】 特開２０１０−２４５４７３（ＪＰ，Ａ）

【文献】 特開平０４−２５７２０８（ＪＰ，Ａ）

【文献】 特開２００６−１００７３８（ＪＰ，Ａ）

【文献】 特開平０８−１４８３６７（ＪＰ，Ａ）

【文献】 特開平０８−３０６５７０（ＪＰ，Ａ）

【文献】 特開２００４−１８６５５０（ＪＰ，Ａ）

【文献】 特開２００４−２２１４５８（ＪＰ，Ａ）

【文献】 国際公開第２００４／０１９３５２（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｆ １７／００−１９／０８、２７／２４−２７／３２、

Ｈ０１Ｆ ３０／００−３８／１２、３８／１６、３８／４２、

Ｈ０１Ｆ ４１／００−４１／１２

(57)【特許請求の範囲】

【請求項1】

成型金型を用いて主に樹脂と磁性粉末とからなる封止材で複数のコイルを封止した面実装マルチフェーズインダクタの製造方法において、
導線を両端部が外周に位置する様に巻回して形成された空芯コイルを、該封止材を平板形状の周縁部に柱状凸部を有する形状に予備成形して形成されたタブレットに載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の外側側面に沿わせる工程と、
該空芯コイルが載置されたタブレットを、該成型金型内の１つのキャビティに対して複数組、対を構成する空芯コイルの引き出し端部が互いに反対方向に延在し、かつ、それぞれの空芯コイルの引き出し端部が該タブレットの柱状凸部の外側側面と該キャビティの内壁面との間に挟まれる様に配置する工程と、
該空芯コイルの引き出し端部が該タブレットの柱状凸部の外側側面と該キャビティの内壁面との間に挟まれた状態で複数の空芯コイルと該封止材を樹脂成形法もしくは圧粉成形法を用いて一体化させて複数の空芯コイルを内蔵するコア部を形成する工程と、
該コア部の表面に該空芯コイルの引き出し部の少なくとも一部が露出する部分と接続する外部電極を該コア部の表面または外周に設ける工程を有することを特徴とする面実装マルチフェーズインダクタの製造方法。

【請求項2】

成型金型を用いて主に樹脂と磁性粉末とからなる封止材で複数のコイルを封止した面実装マルチフェーズインダクタの製造方法において、
導線を両端部が外周に位置する様に巻回して形成された空芯コイルを、該封止材を平板形状の周縁部に柱状凸部を有する形状に予備成形して形成されたタブレットに載置し、該空芯コイルの引き出し端部を該タブレットの柱状凸部の外側側面に沿わせる工程と、
該空芯コイルが載置されたタブレットを、内壁に凸部が設けられた成型金型内の１つのキャビティに対して複数、互いの間に該内壁の凸部が位置し、かつ、それぞれのコイルの引き出し端部が該タブレットの柱状凸部の外側側面と該キャビティの内壁面との間に挟まれる様に配置する工程と、
該空芯コイルの引き出し端部が該タブレットの柱状凸部の外側側面と該キャビティの内壁面との間に挟まれた状態で複数の空芯コイルと該封止材を樹脂成形法もしくは圧粉成形法を用いて一体化させて複数の空芯コイルを内蔵し、少なくとも１つ以上の側面に凹部が設けられたコア部を形成する工程と、
該コア部の表面に該空芯コイルの両端部の少なくとも一部が露出する部分と接続する外部電極を該コア部の表面または外周に設ける工程を有することを特徴とする面実装マルチフェーズインダクタの製造方法。

【請求項3】

前記封止材において、
前記磁性粉末が金属磁性粉末からなり、封止材の透磁率が１０〜３０となるように前記封止材を調製した請求項１または請求項２に記載の面実装マルチフェーズインダクタの製造方法。

【請求項4】

前記外部電極を形成する工程において、
該外部電極に導電性ペーストを用いた請求項１乃至請求項３のいずれかに記載の面実装マルチフェーズインダクタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は面実装マルチフェーズインダクタの製造方法に関する。

【背景技術】

【0002】

近年、デジタル機器等の小型・薄型化に伴う高密度実装化が進んでおり、電子部品の小型化や低背化への要求が強まっている。そこで出願人は、先に出願した特許文献１において、平角導線をその端部の両方が外周に引き出されるように渦巻き状に巻回したコイルと予備成形されたタブレットを用いた小型の面実装インダクタとその製造方法を提案した。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１０−２４５４７３

【発明の概要】

【発明が解決しようとする課題】

【0004】

回路基板上に同特性のインダクタが複数個並列に実装できるような回路パターンになっている場合、単品を複数個実装するよりも複数個が１パッケージに内設される方が実装効率を高めることができる。そのため、複数個のインダクタが１パッケージ化された面実装マルチフェーズインダクタが求められている。

【0005】

そこで本発明では、面実装マルチフェーズインダクタの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本発明の面実装マルチフェーズインダクタの製造方法は、成型金型を用いて主に樹脂と磁性粉末とからなる封止材で複数のコイルを封止し、以下の工程を有する。
（１）封止材を平板形状の周縁部に柱状凸部を有する形状に予備成形して複数のタブレットを形成する
（２）導線を巻回してコイルを形成する
（３）タブレットにコイルを載置し、コイルの両端部をタブレットの柱状凸部の外側側面に沿わせたものを成型金型内の１つのキャビティに対して複数配置する
（４）コイルの両端部がタブレットの柱状凸部の外側側面とキャビティの内壁面との間に挟まれた状態でコイルと封止材を樹脂成形法もしくは圧粉成形法を用いて一体化させてコア部を形成する
（５）コア部の表面にコイルの両端部の少なくとも一部が露出する部分と接続する外部電極をコア部の表面または外周に設ける

【発明の効果】

【0007】

本発明の面実装マルチフェーズインダクタの製造方法は、回路基板上の高密度実装を実現することができる。

【0008】

本発明の面実装マルチフェーズインダクタの製造方法では、タブレットを用いてそれぞれのコイルおよびその端部の位置だしが容易となる。そのため、コイルおよびその端部の位置ズレを防止する。そして、コイルとそれに対応するタブレットを複数用いることによって、コイルの巻回方向や個数、配置などの設計変更に柔軟に対応することができる。

【0009】

封止材として主に金属磁性粉末と樹脂を用い、その透磁率を１０〜３０となるように調製した封止材でタブレットを作製した場合には、コイル間の結合係数を０．１以下とした面実装マルチフェーズインダクタを作成することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施例で用いるコイルの斜視図。

【図2】本発明の実施例で用いるコイルとタブレットと板状タブレットの配置を示す斜視図・

【図3】本発明の第１の実施例のコイルとタブレットの成形金型での配置を示す上面図。

【図4】本発明の第１の実施例の面実装マルチフェーズインダクタの製造工程の一部を示す図３のＡ−Ｂ−Ｃ−Ｄ組合せ断面に対応する断面図。

【図5】本発明の第１の実施例の面実装マルチフェーズインダクタの製造工程の一部を示す図３のＡ−Ｂ−Ｃ−Ｄ組合せ断面に対応する断面図。

【図6】本発明の第１の実施例の面実装マルチフェーズインダクタの製造工程の一部を示す図３のＡ−Ｂ−Ｃ−Ｄ組合せ断面に対応する断面図。

【図7】本発明の第１の実施例のコア部の構造を示す斜視図。

【図8】本発明の第１の実施例の面実装マルチフェーズインダクタの斜視図。

【図9】本発明の第１の実施例におけるその他の電極構成を有する面実装マルチフェーズインダクタの斜視図。

【図10】本発明の第２の実施例のコイルとタブレットの成型金型での配置を示す上面図。

【図11】本発明の第２の実施例のコア部の構造を示す斜視図。

【図12】本発明の第２の実施例の面実装マルチフェーズインダクタの斜視図。

【図13】本発明のその他の実施例の面実装マルチフェーズインダクタの構造を示す斜視図。

【図14】本発明のその他の実施例の面実装マルチフェーズインダクタの構造を示す斜視図。

【発明を実施するための形態】

【0011】

以下に、図面を参照しながら本発明の面実装マルチフェーズインダクタの製造方法について説明する。

【0012】

（第１の実施例）
図１〜図９を参照しながら、本発明の第１の実施例の面実装マルチフェーズインダクタの製造方法について説明する。まず、本発明の実施例で用いるコイルについて説明する。図１に本発明の実施例で用いるコイルの斜視図を示す。図１に示すように、平角線を両端部１ｂが最外周となるように２段の外外巻きに巻回して巻回部１ａを形成してコイル１を得る。端部１ｂは巻回部１ａを挟んで対向するように引き出されるようにした。

【0013】

次に、本発明の実施例で用いる封止材について説明する。本実施例では封止材として、鉄系金属磁性粉末とエポキシ樹脂とを混合して粉末状に造粒したものを用いる。本実施例では封止材の透磁率が２５となるように鉄系金属磁性粉末の充填量を調整した。この封止材を用いてタブレットを作成する。図２に第１の実施例のコイルとタブレットと板状タブレットの配置関係を示す。タブレット２と板状タブレット３は加圧成型で作成する。本実施例ではタブレット２の強度を高めるために、さらに熱処理をして封止材を半硬化状態とした。図２に示すように、タブレット２はコイル１を囲うように平面部の周縁に２つの柱状凸部２ａを有する形状に形成する。コイル１の両端部１ｂは柱状凸部２ａの外側側面に沿うように配置する。

【0014】

次に、第１の実施例の製造方法のコイルとタブレットを成型金型へ配置する工程を説明する。図３と図４に成型金型におけるコイルとタブレットの配置について示す。なお、図４は図３のＡ−Ｂ−Ｃ−Ｄ組み合わせ断面に対応する断面図である。図３と図４に示すように、第１の実施例では割型ダイ４ａと割型ダイ４ｂとからなるダイ４と、下型６とを有する成型金型を用いる。ダイ４と下型６とを組み合わせることによってキャビティ５が形成される。キャビティ５にコイル１が配置されたタブレット２を２つを装填する。このようにコイル１とタブレット２を配置すれば、コイル１はタブレット２の平面部の厚みによって成型金型内で適正な高さに配置される。そして、コイル１の端部１ｂは、タブレット２の柱状凸部２ａと割型ダイ４ａの内壁面もしくはタブレット２の柱状凸部２ａと割型ダイ４ｂの内壁面とで挟まれた状態となり、コイル１の両端部１ｂが適正な位置で固定される。

【0015】

次に、第１の実施例の製造方法のコア部を形成する工程を説明する。図５と図６に第１の実施例の製造方法のコア部の成形工程を説明する断面図を示す。なお、図５と図６の断面は図３のＡ−Ｂ−Ｃ−Ｄ組み合わせ断面に対応する。図５に示すように、コイル１とタブレット２の上に板状タブレット３を２つ配置し、その上にパンチ７をセットして、成型金型を予熱する。本実施例では成型金型を封止材の軟化温度以上に予熱しており、タブレット２と板状タブレット３は軟化状態となるようにした。

【0016】

次に、サンドブラスト処理を行いバリ取りと露出する両端部１ｂの被膜を除去し、磁性体コア８の４隅に導電性ペーストをディップ法で被覆し硬化させる。これにより導電性ペーストと内部のコイル１は導通する。最後に、めっき処理を行い導電性ペーストの表面上に外部電極９を形成し、図８に示すような面実装マルチフェーズインダクタを得る。なお、めっき処理によって形成される電極は、Ｎｉ、Ｓｎ、Ｃｕ、Ａｕ、Ｐｄなどから１つもしくは複数を適宜選択して形成すれば良い。また、印刷法を用いて導電性ペーストを転写塗布させて、図９に示すようなＬ字状に外部電極９を形成してもよい。

【0017】

第１の実施例で作成した面実装マルチフェーズインダクタのコイル間の磁気結合係数を求めたところ０．０３であり、コイル間の結合は認められなかった。そして、第１の実施例では２つのコイル１を点対称となるように配置した。そのように配置することで、左右の方向性のない構造となる。

【0018】

（第２の実施例）
図１０〜図１２を参照しながら、本発明の面実装マルチフェーズインダクタの第２実施例を説明する。第２の実施例では、第１の実施例と同一構成のコイルと、封止材およびタブレットと、同様の成形金型を用いてコイルを３つ内包した面実装マルチフェーズインダクタを作成する。なお、第１実施例と重複する部分の説明は割愛する。

【0019】

図１０に成型金型におけるコイルとタブレットの配置について示す。第２の実施例では第１の実施例と同様に割型ダイ１１と割型ダイ１２とからなるダイと、下型と、パンチを有する成型金型を用いる。ダイと下型を組み合わせることによってキャビティ１３が形成される。第１の実施例と異なる点は、図１０に示すように割型ダイ１１に凸部１１ａと割型ダイ１２に凸部１２ａがそれぞれ２つずつ設けられている。キャビティ１３にコイル１が配置されたタブレット２を３つを装填する。このとき、ダイの凸部１１ａ、１２ａが隣り合うタブレット２同士の間になるようにタブレット２とコイルを配置する。このようにすると、凸部１１ａ、１２ａによって複数のタブレット２の位置だし精度が向上するという効果を奏する。なお、本実施例では３つのコイルは同方向に並列するように配置した。

【0020】

次に、キャビティ１３に秤量した封止材をさらに充填し、型締めした後パンチを用いて圧粉成形し、硬化して図１１に示すコア部１４を得た。図１１に示すように、凸部１１ａ、１２ａによって、コア部１４のコイルの端部１ｂが露出する側面は凹部１４ａが２つずつ形成された状態となる。

【0021】

次に、サンドブラスト処理を行いバリ取りと露出する両端部１ｂの被膜を除去し、磁性体コア１４に転写印刷法を用いて内部のコイル１と導通するように導電性ペーストを塗布し、硬化させる。さらに、めっき処理して外部電極１５を形成して図１２に示すような面実装マルチフェーズインダクタを得る。図１２に示すように、コア部１４の凹部１４ａによって容易に分割された外部電極１５を形成することができる。これによって、内部のコイルはそれぞれに対応した外部電極を有する構成となる。本実施例では成形金型に凸部を設けてコア部の凹部を作成したが、コア部を切除するような加工を行って形成しても良い。

【0022】

第２の実施例で作成した面実装マルチフェーズインダクタのコイル間の磁気結合係数を求めたところ０．０３であり、コイル間の結合は認められなかった。なお、本実施例ではコイルを３つ内包する面実装インダクタを作成したが、２つあるいは４つ以上であってもよく、適宜凹部の数を増減させればよい。

【0023】

（その他の実施例）
図１３と図１４を参照しながらその他の実施例について説明する。図１３と図１４は１つの入力電極と複数の出力電極を有する構成の面実装マルチフェーズインダクタの斜視図を示す。１つの入力電極と複数の出力電極を有する面実装マルチフェーズインダクタを実現させるため、図１３に示すように、コア部２２の一方の側面だけに任意の数の凹部２２ａを設けて、１つの入力電極２３と複数の出力電極２４を有する構成にする。もしくは、図１４に示すように、コイル３１の端部を隣り合うようにコア部３２に露出させ、隣り合うように露出するコイル３１の端部の両方と導通するように電極を形成して入力電極３３を形成し、他方のコイルの３１の端部と導通するようにそれぞれ出力電極３４を形成する。

【0024】

上記実施例では、封止材として磁性粉末に鉄系金属磁性粉末、樹脂にエポキシ樹脂を混合し、透磁率が２５となるように調製したものを用いた。しかしながら、これに限らず例えば、磁性粉末としてフェライト系磁性粉末などや、絶縁皮膜形成や表面酸化などの表面改質を行った磁性粉末を用いても良い。また、ガラス粉末などの無機物を加えても良い。そして、樹脂としてポリイミド樹脂やフェノール樹脂などの熱硬化性樹脂やポリエチレン樹脂やポリアミド樹脂などの熱可塑性樹脂を用いても良い。

【0025】

上記実施例では、コイルとして２段の渦巻き状に巻回したものを用いたが、これに限らず例えば、エッジワイズ巻きや整列巻きに巻回したものや、楕円形だけでなく円形や矩形や台形、半円状、それらを組み合わせた形状に巻回したものでもよい。

【0026】

上記実施例では、導電性ペーストの塗布方法について、転写法、ディップ法、ポッティング法など最適な方法を適宜選択すれば良い。

【0027】

上記実施例では、コイルの端部表面の皮膜を剥離する方法としてサンドブラスト処理を用いたが、これに限らず他の機械剥離等の方法を用いても可能である。また、コアを形成する前に予め端部の皮膜を剥離してもよい。

【0028】

第１の実施例において、板状タブレットを用いたが、板状に限ることなくＴ型やＥ型などの形状に予備成形しても良い。また、未硬化状態ではなく半硬化状態でも良い。そして、その成形方法も加圧成形法やシート状成形物から切り出すなど用途に合わせて適宜選択すれば良い。

【符号の説明】

【0029】

１：コイル（１ａ：巻回部、１ｂ：端部）
２：タブレット
３：板状タブレット
４：ダイ（４ａ、４ｂ：割型ダイ）
５：キャビティ
６：下型
７：パンチ
８：コア部
９：外部電極
１１、１２：割型ダイ（１１ａ、１２ａ：凸部）
１３：キャビティ
１４：コア部
１４ａ：凹部
１５：外部電極
２１、３１：コイル
２２、３２：コア部
２２ａ：凹部
２３、３３：入力電極
２４、３４：出力電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】