(58)【調査した分野】(Int.Cl.,DB名)
【発明を実施するための形態】
【0022】
図1には電源回路100のブロックダイヤグラム略図が示される。電源回路100は既知のフロントエンド回路102と出力ステージ104とを含む。出力ステージ104は、関連する個別の光源108−1、108−2、...108−Nを駆動する複数の電圧変換回路106−1、106−2、...106−Nと、保護回路110とを含む。保護回路110は保護スイッチ112、制御回路114、電流検出回路116を含む。フロントエンド回路102は、入力電圧V
inを直接又は既知の減光回路(図示せず)を介して受け、安定化DC出力DC
regを保護回路110を介して複数の電圧変換回路106−1、106−2、...106−Nに提供する。例えばある実施例では、入力電圧V
inは120VAC/60Hz電源電圧から直接提供される交流電流(AC)入力であり得る。しかしながら、本明細書に記載する各実施例に従うシステムは、これに限定しないが、DC電源あるいはその他の、50−60Hzにおいて220−240VACを提供するAC電源等により動作され得る。
【0023】
例えば、フロントエンド回路102には入力電圧V
inを受ける既知の整流器回路、既知のスイッチング電源回路、当該スイッチング電源回路内のスイッチを制御するコントローラ、を組み込み得る。整流器回路として種々の形態が斯界において既知である。例えばある実施例では整流器回路には、既知のダイオードブリッジ整流器またはHブリッジ整流器が含まれ得る。スイッチング電源回路は整流器から整流AC出力を受け、複数の電圧変換回路106−1、106−2、...106−Nに、保護回路110を介して安定化したDC出力DC
regを提供する。例えばバックコンバータ、ブーストコンバータ、バックブーストコンバータ等を含む種々のスイッチング電源構成が斯界において既知である。これらの装置は一般に、選択的に動作して、例えばインダクタ等のエネルギー保存装置にエネルギーを保存させ、次いで当該エネルギーを1つ以上のフィルタキャパシタを用いて光源等の負荷に移送させ得るトランジスタ等のスイッチを含む。その他の既知形式のスイッチング電源には、“フライバック”電源等の既知のトランスフォーマベースのスイッチング電源が含まれる。トランスフォーマベースのスイッチング電源では、トランスフォーマの一次側が整流器の整流済みAC出力に連結され得る。安定化DC出力電圧はトランスフォーマの、前記一次側から電気的に絶縁された二次側に提供される。
【0024】
スイッチング電源のスイッチを制御するコントローラは種々のものが知られている。スイッチング電源形態が例えばバックコンバータであれば、コントローラは米国テキサス州ダラスのテキサスインスツルメンツ社から現在入手可能なモデル番号TPS40050のコントローラであり得る。スイッチング電源回路は既知の力率補正(PFC)回路をも含み得る。
【0025】
複数の電圧変換回路106−1、106−2、...106−Nの各々は既知のスイッチング電源回路(従って、複数のスイッチング電源回路)を含み得る。複数のスイッチング電源回路の各々は上述した如くスイッチ(従って、複数のスイッチ)を含み得る。複数のスイッチング電源回路は、複数のスイッチを制御する既知のコントローラを含み得る。複数の電圧変換回路106−1、106−2、...106−Nは、各々フロントエンド回路102の安定化DC出力DC
regを受け、関連するDC出力DC
out1、DC
out2、...DC
outNを、関連する光源108−1、108−2、...108−Nの1つに提供する。複数の電圧変換回路106−1、106−2、...106−Nにおけるある電圧変換回路の関連する各DC出力DC
out1、DC
out2、...DC
outNはここでは電源回路100の“チャンネル”または“出力”と参照される。関連する光源108−1、108−2、...108−Nは、これに限定しないが、白熱灯、ガス放電ランプ、又は固体光源等の任意形式の既知の光源の任意組み合わせを含み得る。関連する光源108−1、108−2、...108−Nのある光源が固体光源であれば、当該光源は直列及びまたは並列構成下に相互連結した固体光源群(例えば複数のLED)を含み得る。
【0026】
複数の電圧変換回路106−1、106−2、...106−Nの各電圧変換回路の通過電流は、制御回路114に電流検出出力を提供し得る電流検出回路116にフィードバックされ得る。ある実施例において、電流検出回路116は1つ以上の抵抗(
図2及び3に示す)として構成され得、電流検出出力は、複数の電圧変換回路106−1、106−2、...106−Nの1つ以上の電圧変換回路の通過電流を表すところの、単数あるいは複数の抵抗を横断する電圧であり得る。電流検出回路116から、所定閾値を上回る電流検出出力が提供されると、制御回路114は保護スイッチ112を、フロントエンド回路102の出力DC
regが複数の電圧変換回路106−1、106−2、...106−Nに連結される状態(即ち導電性状態)から、フロントエンド回路102の出力DC
regが複数の電圧変換回路106−1、106−2、...106−Nから切断される状態(即ち非導電性状態)に変化させる出力を当該保護スイッチ112に提供する。
【0027】
保護スイッチ112は、導電性又は“クローズド”状態及び非導電性または“オープン”状態を有する任意の部品又は部品群であり得る。ある実施例では、保護スイッチ112はトランジスタを含む。保護スイッチ112が導電性又は“クローズド”状態である場合、フロントエンド回路102の出力DC
regは複数の電圧変換回路106−1、106−2、...106−Nに接続され、非導電性または“オープン”状態であれば複数の電圧変換回路106−1、106−2、...106−Nから切断される。制御回路114は、電流検出回路116の電流検出出力に応じて保護スイッチ112の状態を変化させる出力を提供する任意形式の回路構成を有し得る。例えば、制御回路114は、電流検出出力が所定閾値を超えたときに保護スイッチ112の導電性状態を変化させる構成を有するマイクロコントローラであり得る。
【0028】
複数の電圧変換回路106−1、106−2、...106−Nが、複数のスイッチを含む複数のスイッチング電源回路として構成される実施例では制御回路114は、複数の電圧変換回路106−1、106−2、...106−Nの各電圧変換回路に対し、当該複数の電圧変換回路106−1、106−2、...106−N内の複数のスイッチを非導電性又は“オープン”状態に配置させ、複数の電圧変換回路106−1、106−2、...106−Nに不具合がないと仮定して、これら複数の電圧変換回路106−1、106−2、...106−Nの出力下において関連する光源108−1、108−2、...108−Nには電力が提供されないようにする出力を提供する構成を有する。制御回路114は例えば、複数のスイッチング電源回路内の1スイッチング電源におけるトランジスタスイッチを駆動するゲートを無効化し、かくして当該スイッチング電源をオフとし、関連する光源に前記トランジスタスイッチにより電力が供給されないようにする構成を有し得る。
【0029】
当該構成において、制御回路114が複数の電圧変換回路106−1、106−2、...106−Nを“オフ”(即ち非導電性/“オープン”状態)とすると、複数のスイッチング電源回路における複数のスイッチの通過電流は僅か又はゼロとなり、電流検出回路116の電流検出出力が所定閾値以下となるため、保護スイッチ112の導電性状態が変化する。しかしながら、例えば、複数の電圧変換回路106−1、106−2、...106−Nにおける1スイッチにおいて短絡、例えばそのトランジスタスイッチを横断する短絡が生じると、電流検出回路116が制御回路114に所定閾値を上回る電流検出出力を提供する。これに応じ、制御回路114は保護スイッチ112の導電性状態を変化させ、フロントエンド回路102の安定化DC出力DC
regを複数の電圧変換回路106−1、106−2、...106−Nから切断する。
【0030】
従って、電源回路100において保護回路110は、1つ以上の関連する光源108−1、108−2、...108−Nに過剰電力が供給される恐れのある、複数の電圧変換回路106−1、106−2、...106−Nでの故障に対する保護作用を持つ。例えばある実施例では、電流検出回路116の成分値(component values)及び制御回路114内に設定する所定閾値は、複数の電圧変換回路106−1、106−2、...106−N内の1つが故障して関連する電源回路100のチャンネルに100Wを超える電力が提供される以前に、当該複数の電圧変換回路106−1、106−2、...106−Nからフロントエンド回路102を切断し、かくしてUL1310 Class2基準に準拠させるべく確立される。
【0031】
実施例に従う電源(明細書を通し“電源回路”とも称する)は様々な構成を有し得る。
図2には電源回路100aが例示され、フロントエンド回路102、保護回路110a、各々が関連する光源108a−1、...108a−Nを駆動する関連する出力/チャンネルを提供する構成を有するところの複数の電圧変換回路106a−1、...106a−Nを含む出力ステージ、を含んでいる。
図2では関連する光源108a−1、...108a−Nは直列接続した複数の発光ダイオード202として構成される。しかしながら、本発明の範囲を逸脱することなく任意形式の光源及びまたは各チャンネル毎に異なる形式の光源を駆動する別個の出力/チャンネルを使用できる。関連する光源108a−1、...108a−Nに固体光源を含む場合、各固体光源は、直列、並列、直列の平行組み合わせ状態に連結した任意数の固体光源又は単一固体光源を含み得る。本明細書に記載する各実施例に従う電源回路の出力/チャンネルの1つに接続した固体光源の動作特性及び数は、出力/チャンネルの他の1つに接続した固体光源の動作特性及び数とは相違し得る。
【0032】
図2では複数の電圧変換回路106a−1、...106a−Nは既知のバックコンバータ構成において提供される。例えば電圧変換回路106a−1は、スイッチとして作用する酸化金属半導体電界効果トランジスター(MOSFET)Q2、スイッチコントローラ204−1、抵抗R1、ダイオードD1、インダクタL1、を含む。MOSFETQ2の電源はフロントエンド回路102からの出力DC
regのローサイド出力に抵抗R1及び保護回路110aを介して連結され、MOSFETQ2のドレインは、フロントエンド回路102からの出力DC
regのハイサイド出力にインダクタL1及び関連する光源108a−1を介して連結される。ダイオードD1は、MOSFETQ2のドレインから、フロントエンド回路102からの出力DC
regのハイサイド出力に連結されると共に、当該フロントエンド回路102からの出力DC
regのハイサイド出力に対して逆バイアスされる。スイッチコントローラ204−1は、MOSFETQ2を既知様式下に開閉するゲート駆動信号のパルス幅変調(PWM)を提供するために当該MOSFETQ2のゲートに連結される。例えばある実施例では、スイッチコントローラ204−1は米国テキサス州ダラスのテキサスインスツルメンツ社から現在入手可能なモデル番号TPS40050のコントローラであり得る。
【0033】
図2に示す複数の電圧変換回路106a−1、...106a−Nにおける各電圧変換回路は同一のバックコンバータ構成を有し得る。例えば電圧変換回路106a−Nは、スイッチとして作用する酸化金属半導体電界効果トランジスター(MOSFET)QN、スイッチコントローラ204−N、抵抗RN、ダイオードDN、インダクタLN、を含む。MOSFETQNの電源は、フロントエンド回路102からの出力DC
regのローサイド出力に抵抗RN及び保護回路110aを介して連結され、MOSFETQNのドレインは、フロントエンド回路102からの出力DC
regのハイサイド出力にインダクタLN及び関連する光源108a−Nを介して連結される。ダイオードDNは、MOSFETQNのドレインから、フロントエンド回路102からの出力DC
regのハイサイド出力に連結され、また、当該フロントエンド回路102からの出力DC
regのハイサイド出力に対して逆バイアスされる。スイッチコントローラ204−Nは、MOSFETQNを既知の様式下に開閉するPWMゲート駆動信号を提供するためにMOSFETQNのゲートに連結される。
【0034】
保護回路110aは保護スイッチ112a、電流検出回路116a、制御回路114a、を含む。
図2では保護スイッチ112aはMOSFETQ1として構成され、当該MOSFETQ1の電源は、抵抗R
senseとして構成した電流検出回路116aを介し、フロントエンド回路102の出力DC
regのローサイド出力に連結される。MOSFETQ1のドレインは、複数の電圧変換回路106a−1、...106a−Nにおける複数のスイッチQ2...QNの各スイッチの電源に、抵抗R1...RNを介し連結される。当該構成において、複数の電圧変換回路106a−1、...106a−N、特には複数のスイッチQ1...QNは、保護スイッチ112a及び電流検出回路116aを介してフロントエンド回路102の出力DC
regのローサイド出力に連結される。かくして、保護スイッチ112aが導電性又は“クローズド”(即ち、“オン”)状態にあるとフロントエンド回路102の出力DC
regのローサイド出力は複数の電圧変換回路106a−1、...106a−Nに連結されるが、保護スイッチ112aが非導電性又は“オープン”(即ち、“オフ”)状態にある場合は複数の電圧変換回路106a−1、...106a−Nから切断され、かくして電源回路100aの出力/チャンネルへの給電が停止される。
【0035】
MOSFETQ1のゲートは、制御回路114aに接続され、抵抗R
senseを横断する電圧V
senseが制御回路114aへの入力として提供される。制御回路114aに入力として提供される当該抵抗R
senseの通過電流、従って電圧V
senseが所定レベルを上回ると、複数の電圧変換回路106a−1、...106a−Nの1つ以上が短絡又は故障し得る。例えば、スイッチQ2又はスイッチQNを横断する短絡が生じると電源回路100aの関連する出力/チャンネル位置に過剰の電力が送達される恐れがある。従って、電圧V
senseが所定レベルを超えるのに対応するべく、制御回路114aはMOSFETQ1のゲートに、当該MOSFETQ1を非導電性状態または“オープン”状態に配置させる出力を提供し、かくしてフロントエンド回路102からの出力DC
regを複数の電圧変換回路106a−1、...106a−Nから切断させ、電源回路100aの全出力/チャンネルへの給電を停止させる構成を有する。
【0036】
図2では制御回路114aは、複数のスイッチQ2...QNへのスイッチコントローラ204−1...204−NのPWMゲート駆動出力提供を有効化又は無効化するための出力を複数の電圧変換回路106a−1、...106a−Nの各スイッチコントローラ204−1...204−Nに提供する構成を有する。制御回路114aからの出力によりスイッチコントローラ204−1...204−Nが有効化されると、スイッチコントローラ204−1...204−NのPWMゲート駆動出力が複数のスイッチQ2...QNを導電性(“クローズド”)状態及び非導電性(“オープン”)状態に交互に配置し、かくして当該複数のスイッチQ2...QNに連結した関連する光源108a−1...108a−Nへの給電が実施される。制御回路114aからの出力によりスイッチコントローラ204−1...204−Nが無効化されると、これらスイッチコントローラ204−1...204−NはスイッチQ2...QNを非導電性又は“オープン”(即ち、“オフ”)状態に配置し、かくして、各スイッチが正常機能する際の、関連する光源108a−1...108a−Nへの給電が停止される。
【0037】
電源回路100aの出力/チャンネルへの過剰給電の原因となり得る、複数の電圧変換回路106a−1、...106a−Nにおける故障又は短絡は、制御回路114aからスイッチコントローラ204−1...204−Nに、複数のスイッチQ2...QNを非導電性(“オープン”)状態に配置して光源への給電を停止させる出力が提供されることで検出され得る。複数のスイッチQ2...QNが非導電性状態に配置され、Q1が導電性又は“クローズド”状態に配置されると、複数のスイッチQ2...QNに故障が無ければ抵抗R
senseの通過電流は極めて僅かとなるはずである。当該状況では電圧V
senseは制御回路114aにおいて設定した所定値を超えることはなく、制御回路114aはMOSFETQ1のゲートに対し、当該MOSFETQ1を導電性又は“クローズド”状態に維持してフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1、...106a−Nに連結させる出力を提供し続ける。次いで制御回路114aは、複数のスイッチQ2...QNへのゲート駆動出力を有効化させて、関連する光源108a−1...108a−Nを通常動作させ且つ給電再開させる出力をスイッチコントローラ204−1...204−Nに提供し得る。
【0038】
しかしながら、複数のスイッチQ2...QNの1つ以上を横断する短絡の如く、複数の電圧変換回路106a−1、...106a−Nの1つ以上が故障すると、複数のスイッチQ2...QNが非導電性状態(“オープン”)状態に配置されると電流はMOSFETQ1及び抵抗R
senseを介して当該短絡部を通過し得る。これは、制御回路114a内に設定した所定値を上回る電圧V
senseを生じさせる原因となり得る。これに対し制御回路114aは、当該MOSFETQ1を非導電性状態に配置してフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1、...106a−Nから切断し、かくして出力チャンネルへの給電を停止させる出力をMOSFETQ1のゲートに提供し得る。
【0039】
図3には他の構成を有する電源回路100bが例示される。電源回路100bは、フロントエンド回路102、保護回路110b、出力ステージを含み、当該出力ステージは、関連する光源108a−1、...108a−Nを駆動する関連する出力/チャンネルを提供する構成を各々有する複数の電圧変換回路106a−1、...106a−Nを含む。
図3に示すフロントエンド回路102、複数の電圧変換回路106a−1、...106a−N、関連する光源108a−1、...108a−Nは、
図2に電源回路100aに関連して図示及び説明したそれと同一である。簡略化上、
図3の電源回路100bに関するフロントエンド回路102、複数の電圧変換回路106a−1、...106a−N、関連する光源108a−1、...108a−Nの説明は反復されない。
【0040】
図3では保護回路110bは保護スイッチ112b、電流検出回路116b、制御回路114b、を含む。電流検出回路116bは、フロントエンド回路102の出力DC
regのローサイド出力をそれを介して接地に連結するところの抵抗R
senseとして構成される。複数のスイッチQ2...QNの電源は抵抗R1...RNを介して各々接地連結される。
【0041】
保護スイッチ112bはMOSFETQ1として構成され、当該MOSFETQ1のドレインは抵抗Raを介しフロントエンド回路102の出力DC
regのハイサイド出力に接続される。MOSFETQ1の電源は、関連する光源108a−1、...108a−N及びインダクタL1を介して、及び逆バイアスされたダイオードD1...DNをも介して、複数の電圧変換回路106a−1、...106a−Nの複数のスイッチQ2...QNにおける各スイッチのドレインに夫々連結される。当該構成では複数の電圧変換回路106a−1、...106a−N、特には複数のスイッチQ2...QNは、保護スイッチ112b及び抵抗Raを介してフロントエンド回路102の出力DC
regのハイサイド出力に連結される。かくして、保護スイッチ112bが導電性又は“クローズド”状態にあると、フロントエンド回路102の出力DC
regのハイサイド出力は複数の電圧変換回路106a−1、...106a−Nに連結されるが、保護スイッチ112bが非導電性又は“オープン”状態にあると、フロントエンド回路102の出力DC
regのハイサイド出力は複数の電圧変換回路106a−1、...106a−Nから切断され、かくして電源回路100bの出力/チャンネルへの給電が停止される。
【0042】
MOSFETQ1の電源は、バイポーラ接合トランジスタ(BJT)302のコレクターに連結され、また、抵抗Rbを介してMOSFETQ1のドレインにも連結される。BJT302のエミッタは接地連結される。BJT302のベースは抵抗Rc及びRdを介して制御回路114bの出力に接続され、抵抗RcとRdとの間の接合部はフィルタキャパシタC1を介して接地連結される。制御回路114bの入力に提供される抵抗R
sense(即ち、電流検出回路116b)の通過電流、従って電圧V
senseが所定レベルを上回ると、複数の電圧変換回路106a−1、...106a−Nの1つ以上が短絡又は故障し得る。従って制御回路114bは、電圧V
senseが所定レベルを上回るのに応じて、抵抗Rd及びRcを介して、BJT302を導電性状態に配置させる出力を当該BJT302のゲートに提供する構成を有する。BJT302が導電性状態にあるとMOSFETQ1は非導電性状態または“オープン”状態に配置され、従って、フロントエンド回路102からの出力DC
regを複数の電圧変換回路106a−1、...106a−Nから切断し、電源回路100bの出力/チャンネルへの給電を停止させる。
【0043】
制御回路114bは、スイッチコントローラ204−1...204−Nから複数のスイッチQ2...QNへのPWMゲート駆動出力提供を有効又は無効化するための出力を各スイッチコントローラ204−1...204−Nに提供する構成を有する。制御回路114bの出力によりスイッチコントローラ204−1...204−Nが有効化されると、当該スイッチコントローラ204−1...204−NのPWMゲート駆動出力が複数のスイッチQ2...QNのゲートを駆動して当該複数のスイッチQ2...QNを交互に導電性状態(“クローズド”)及び非導電性状態(“オープン”)下に配置させ、当該スイッチに連結した関連する光源108a−1、...108a−Nに電力を送達させる。制御回路114bの出力によりスイッチコントローラ204−1...204−Nが無効化されると、当該スイッチコントローラ204−1...204−NのPWMゲート駆動出力が複数のスイッチQ2...QNのゲートを駆動して当該複数のスイッチQ2...QNを交互に非導電性状態(“オープン”)及び導電性状態(“クローズド”)下に配置し、各スイッチが正常機能する際に当該スイッチに連結した関連する光源108a−1、...108a−Nに送達される電力を停止させる。
【0044】
電源回路100bの出力/チャンネルへの過剰給電の原因となり得る、複数の電圧変換回路106a−1、...106a−Nにおける故障又は短絡は、制御回路114aからスイッチコントローラ204−1...204−Nに、複数のスイッチQ2...QNを非導電性状態(“オープン”)状態に配置して光源108a−1、...108a−Nへの給電を停止させる出力が提供されることで検出され得る。複数のスイッチQ2...QNが非導電性状態に配置され、MOSFTETQ1が導電性(“クローズド”)状態に配置される場合は抵抗R
senseの通過電流は極めて僅かとなるはずである。当該状況では電圧V
senseは制御回路114bにおいて設定した所定値を超えることはなく、制御回路114bはBJT302に対し、MOSFETQ1を導電性状態に維持してフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1、...106a−Nに連結させる出力を提供し続ける。次いで制御回路114bは、複数のスイッチQ2...QNのゲート駆動出力を有効化させて関連する光源108a−1...108a−Nの通常動作及びこれら光源への給電を再開させる出力をスイッチコントローラ204−1...204−Nに提供し得る。
【0045】
しかしながら、複数のスイッチQ2...QNが非導電性状態に配置される場合、複数の電圧変換回路106a−1、...106a−Nの1つ以上が故障すると抵抗R
senseの通過電流は故障のない場合と比較して増大され得る。これにより、電圧V
senseが制御回路114bにおける所定設定値を上回る恐れがある。制御回路114bはこれに応じて、MOSFETQ1を非導電性状態に配置してフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1...106a−Nから切断させる信号をBJT320に提供し、かくして出力チャンネルへの給電を停止させ得る。
【0046】
図4には、多出力チャンネル型電源、例えば
図1、2、3に示す、本明細書で説明する各実施例に示す電源回路100、100a、100b等の電源における1つ以上の出力チャンネルを過剰給電から保護する方法400及び600のブロック流れダイヤグラム図が示される。例示したブロック流れダイヤグラム図は特定のステップシーケンスを含むものとして図示及び説明され得る。しかしながら、当該ステップシーケンスはここで説明する一般的機能の開始方法例を提供するに過ぎないものである。各ステップは特に断りのない限り、記載通り実行する必要はない。
【0047】
方法400では、ステップ401において、複数の電圧変換回路が電源の1つ以上の出力チャンネルに接続した1つ以上の光源への給電用に機能しないよう、複数の電圧変換回路における各電圧変換回路を無効化する。ステップ402では、無効化した複数の電圧変換回路を介し、電流検出出力を確立するための電流を検出する。ステップ403では、電流検出出力が所定レベルを超えるか否かを決定し、所定レベル以上であれば、ステップ404でフロントエンド回路を複数の電圧変換回路から切断する。ある実施例では電圧変換回路の無効化には、ステップ405で複数の電圧変換回路における各電圧変換回路のスイッチ部分を非導電性状態に配置することを含む。ある実施例では複数の電圧変換回路からのフロントエンド回路の切断には、ステップ406での、フロントエンド回路と複数の電圧変換回路との間に連結した保護スイッチの状態を変化させることを含む。
【0048】
図1を参照するに、電流検出回路116が1つ以上の抵抗、例えば
図2及び3に示すR
senseを含む各実施例において、電流検出回路116は電源回路100における動作上関連する抵抗損失を有する。当該抵抗損失に関わる能率低下はある実施例及びまたは用途では許容し得ないものとなり得る。当該能率低下を低減又は回避するため、光源108a−1、...108a−Nへの給電の間、電流検出回路116を介して短絡回路を有効確立するバイパススイッチを電流検出回路116に設け得る。
【0049】
例えば
図5には、電流検出回路116cが例示され、バイパススイッチ502と電流センサ504とを含んでいる。電流センサ504は1つ以上の抵抗(例えば
図2、3、6に示すR
sense)として構成され得、フロントエンド回路102のローサイド出力と複数の電圧変換回路106−1、106−2...106−Nとの間に、
図3に示す如く直接、あるいは
図2に示す如く保護スイッチ112aを介して連結される。先に記載した如く、電流センサ504を横断する電圧V
senseは制御回路114への入力として提供され得る。電圧V
senseが所定値を超えると複数の電圧変換回路106a−1、...106a−Nの1つ以上に短絡または故障が生じ得る。電圧V
senseが所定値を超えるのに対応するべく、制御回路114は保護スイッチ112を、フロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1、...106a−Nから切断する状態に配置して電源回路100の全出力/チャンネルへの給電を停止させる信号を提供するよう構成される。
【0050】
バイパススイッチ502は、電流センサ504に平行接続され、制御回路114からのバイパス制御信号を受ける構成を有する。バイパススイッチ502は、制御回路114からのバイパス制御信号により制御されるところの導電性または“クローズド”状態及び非導電性または“オープン”状態を有する任意部品または部品群であり得る。例えばある実施例では、バイパススイッチ502はトランジスタを含み得る。バイパススイッチ502は、非導電性または“オープン”状態である場合(例えば開放回路)は抵抗が非常に大きいため、電流I
senseは電流センサ504を通過するが当該バイパススイッチ502は通過しない。しかしながら、バイパススイッチ502は導電性または“クローズド”状態である場合(例えば短絡回路)は抵抗が非常に小さいので、電流I
senseは電流センサ504の周囲に分路され且つ当該バイパススイッチ502を通過する。
【0051】
図1を
図5と共に再度参照するに、一般に、
図5に示す如き電流検出回路116cを含む電源回路100の電力増大時(あるいは動作中に1回以上)、制御回路114は複数の電圧変換回路106a−1...106a−Nのスイッチコントローラに光源108a−1...108a−Nへの給電を停止させる出力を提供し得、また、バイパススイッチを非導電性(または“オープン”)状態に配置するバイパススイッチ502へバイパス制御信号を提供し得る。給電が停止され且つバイパススイッチ502がオープン状態である状況下では電流I
senseは電流センサ504を通過して流れるため、制御回路114は電流センサ504を横断する電圧V
senseを検出し、当該電圧V
senseが所定閾値以上であるかを判定し得る。電圧V
senseが所定閾値以上であると制御回路114は光源108a−1...108a−Nへの給電を停止させる出力を提供し続け、また、フロントエンド回路102を複数の電圧変換回路106a−1...106a−Nから切断させるための出力をも保護スイッチ112に提供し、かくして電源回路100の全出力/チャンネルへの給電を停止させ得る。
【0052】
しかしながら、電圧V
senseが所定閾値を超えない場合は制御回路114は光源108a−1...108a−Nに電力を送達させるための信号を電圧変換回路106a...106a−Nのスイッチコントローラに提供し得、また、バイパススイッチ502を導電性(または“クローズド”)状態に配置させるバイパス制御信号をもバイパススイッチ502に提供し得る。当該構成において、電流I
senseはバイパススイッチ502を介して電流センサ504周囲に分路される。かくして、電流検出回路116cに関わる抵抗損失が低減または排除されるため、効率がバイパススイッチ502を含まない構成と比較して改善される。
【0053】
バイパススイッチ502を含む電流検出回路116cはやはり、本発明に従う任意実施例において提供され得る。例えば
図6には、例示目的のみにおいて示す保護回路110cを含む電源回路100cの1実施例が示される。保護回路110cは、電流検出回路116c、制御回路114a、保護スイッチ112a、を含む。電流検出回路116cは、電流センサ504a及びバイパススイッチ502aを含む。電流センサ504aは抵抗R
senseとして構成され、バイパススイッチ502aは当該抵抗R
senseに平行接続したMOSFETQbとして構成され、即ち、抵抗R
senseはMOSFETQbの電源とドレインとの間に連結される。MOSFETQbのゲートは制御回路114aに接続される。制御回路114aはMOSFETQbの導電性状態を変化させるためのバイパス制御信号をMOSFETQbのゲートに提供する構成を有する。
【0054】
電源回路100cは、フロントエンド回路102と、関連する光源108a−1...108a−Nを駆動するための関連する出力/チャンネルをその各々が提供する構成を有するところの複数の電圧変換回路106a−1...106a−Nとを更に含む。一般に、フロントエンド回路102、保護スイッチ回路110c、複数の電圧変換回路106a−1...106a−N、関連する光源108a−1...108a−Nは、電流検出回路116cのバイパススイッチQbが、光源108a−1...108a−Nに電流を送達する間、電流センサR
senseの周囲に電流I
senseを分路させる点を除き、
図2に関連して先に説明したと同一様式下に機能する。
【0055】
特に
図6に示す実施例において、電源回路100cの出力/チャンネルへの過剰給電を生じさせ得るところの複数の電圧変換回路106a−1...106a−Nにおける故障または短絡は、制御回路114aからスイッチコントローラ204−1...204−Nに、複数のスイッチQ2...QNを非導電性(または“オープン”)状態に配置して光源108a−1...108a−Nへの給電を停止させる信号を提供させることにより検出され得る。制御回路114aは、バイパススイッチを非導電性(または“オープン”)状態に配置するためのバイパス制御信号をもバイパススイッチQbに提供する。制御回路114aからのこれら出力は、電源回路100cの電力増大時のみにおいて、例えば、フロントエンド回路102にV
inを印加した直後の時間、または、電源回路100cの動作中に1回以上、例えば定期間隔において提供され得る。バイパススイッチQb及び複数のスイッチQ2...QNを非導電性状態に配置し、Q1が導電性(“クローズド”)状態であると、複数のスイッチQ2...QNに故障がなければ抵抗R
senseの通過電流はきわめて僅かとなるはずである。
【0056】
当該状況において、電圧V
senseは制御回路114aにおける前設定値を超えず、制御回路114aはMOSFETQ1をしてフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1...106a−Nに連結する導電性(“クローズド”)状態に保持する出力を当該MOSFETQ1のゲートに提供し続ける。制御回路114aは、複数のスイッチQ2...QNへのゲート駆動出力を有効化して関連する光源108a−1...108a−Nの通常動作及び給電を可能とする出力をもスイッチコントローラ204−1...204−Nに提供する。加えて制御回路114aは、MOSFETQbを導電性状態に配置して電流I
senseを抵抗R
senseの周囲に且つMOSFETQbを通過して分路させることで、抵抗R
senseに関わる抵抗損失に基づく効率低下を減少あるいは回避させるバイパス制御信号をMOSFETQbのゲートに提供する。
【0057】
しかしながら、例えば、複数のスイッチQ2...QNの1つ以上を横断する短絡の如く、複数の電圧変換回路106a−1...106a−Nの1つ以上を横断する短絡が生じた際、複数のスイッチQ2...QNの1つ以上が非導電性(“オープン”)状態に配置されていると、電流I
senseは短絡部、MOSFETQ1、そして抵抗R
senseを通過し得、MOSFETQbは制御回路114aからのバイパス制御信号により開放状態に保持される。この状況では電圧V
senseは制御回路114aにおける所定設定電圧を上回る恐れがある。これに対し制御回路114aは、MOSFETQ1を非導電性状態に配置してフロントエンド回路102の出力DC
regを複数の電圧変換回路106a−1...106a−Nから切断し、かくして出力チャンネルへの給電を停止させる信号をMOSFETQ1に提供し得る。
【0058】
図7には、多出力チャンネル型電源、例えば
図1、2、3、6に示す、本明細書で説明する各実施例に示す電源回路100、100a、100b、100c等の電源における1つ以上の多出力チャンネル電源の出力チャンネルを過剰給電から保護する方法700のブロック流れダイヤグラム図が示される。例示したブロック流れダイヤグラム図は特定のステップシーケンスを含むものとして図示及び説明され得る。しかしながら、当該ステップシーケンスはここで説明する一般的機能の開始方法例を提供するに過ぎないものである。各ステップは特に断りのない限り、記載通りに実行される必要はない。
【0059】
方法700ではステップ701で、電流センサに平行接続したバイパススイッチを非導電性状態に配置する。ステップ702で複数の電圧変換回路の各電圧変換回路を無効化し、かくしてこれら複数の電圧変換回路は、1つ以上の出力チャンネルに接続した1つ以上の光源に給電するようには機能しない。ある実施例では電圧変換回路を無効化するため、ステップ707で複数の電圧変換回路の各電圧変換回路のスイッチ部分を非導電性状態に配置する。ステップ703で電流センサの通過電流を検出し、無効化した複数の電圧変換回路の通過電流を表わす電流検出出力を確立する。ステップ704で、電流検出出力が所定レベル以上であるか否かを判定する。電流検出出力が所定レベル以上であればステップ705で、フロントエンド回路を複数の電圧変換回路から切断する。ある実施例では、ステップ708で、フロントエンド回路と複数の電圧変換回路との間に連結した保護スイッチの状態を変化させる。電流検出出力が所定レベルを超えない場合はステップ706で、バイパススイッチを導電性状態に配置して電流を電流センサの周囲に分路させ、複数の電圧変換回路における各電圧変換回路を有効化し、当該複数の電圧変換回路をして、1つ以上の出力チャンネルに接続した1つ以上の光源への給電するべく機能せしめる。
【0060】
ここで説明する方法及びシステムは特定ハードウェアまたはソフトウェアに限定されるものではなく、多くのコンピューティングまたはプロセシング環境に適用させ得るものとする。当該方法及びシステムはハードウェアまたはソフトウェアにおいて、またはその組み合わせにおいて開始され得る。当該方法及びシステムは、1つ以上のコンピュータプログラムにおいて開始され得、コンピュータプログラムは1つ以上のプロセッサ実行可能指令を含むものと理解され得るものとする。単数または複数のコンピュータプログラムは1つ以上のプログラム可能なプロセッサ上で実行され得、それらプロセッサで読み出し可能な1つ以上の保護媒体(揮発性及び不揮発性メモリ及びまたはストレージ要素を含む)、1つ以上の入力デバイス及びまたは1つ以上の出力デバイスに保存され得るものとする。かくして、プロセッサは1つ以上の入力デバイスにアクセスして入力データを入手し、また1つ以上の出力デバイスにアクセスして出力データと通信し得る。入力及びまたは出力装置は以下、即ち、ランダムアクセスメモリ(RAM)、 Redundant Array of Independent Disks(RAID)、フロッピー(登録商標)ドライブ、CD、DVD、磁気ディスク、内蔵ハードドライブ、外付けハードドライブ、メモリースティック、あるいはその他の、ここで提供されるプロセッサによりアクセス可能なストレージデバイスの1つ以上を含み得、上述した各実施例は包括的なものではなく、且つ例示用のものであってこれに限定されるものではない。
【0061】
単数または複数のコンピュータプログラムは、コンピュータシステムと通信するための1つ以上のハイレベルな手続き型またはオブジェクト指向のプログラム言語を用いて開始され得るが、所望であればそれらプログラムをアセンブリーまたはコンピュータ言語において開始し得る。ランゲージはコンパイラあるいはインタプリタされ得る。
【0062】
かくして、本発明では単数または複数のプロセッサをネットワーク環境内で個別にまたは相互に動作し得る1つ以上のデバイスにエンベッドし得、当該ネットワークは、例えば、ローカルエリアネットワーク(LAN)、ワイドエリアネットワーク(WAN)を含み得、及びまたはイントラネット及びまたはインターネット及びまたはその他ネットワークを含み得る。単数または複数のネットワークは有線または無線、あるいはその組み合わせであり得、また、1つ以上の通信プロトコルを用いて異なるプロセッサ間の通信を容易化し得る。各プロセッサは、分散処理用の構成を有し得、ある実施例では必要に応じたクライアントサーバーモデルであり得る。従って、本発明の方法及びシステムでは、多数のプロセッサ及びまたはプロセッサデバイスを使用し得、プロセッサからの指令がそれらの単一または多数のプロセッサ及びデバイスの中で分割され得る。
【0063】
単数または複数のプロセッサに一体化する単数または複数のデバイスまたはコンピュータシステムには、例えば、単数または複数の、パーソナルコンピュータ、ワークステーション(例えば、Sun、HP社の)、パーソナルデジタルアシスタンス(単数または複数のPDA)、携帯電話あるいはスマートフォン、ラップトップ、手持ち型デバイス、手持ち型コンピュータ、あるいは、本明細書に記載する単数または複数のプロセッサと一体化し得るその他の単数または複数のデバイス、が含まれ得る。従って、本明細書に記載する各デバイスは包括的ではなく例示目的上のものであり、これに限定しようとするものではない。
【0064】
“あるマイクロプロセッサ”及び“プロセッサ”、または“当該マイクロプロセッサ”及び“当該プロセッサ”とは、スタンドアロン及びまたは単数または複数の分散環境において通信可能であり、かくして、他のプロセッサと有線あるいは無線通信を介して通信する構成を有し得、それら1つ以上のプロセッサは類似のあるいは相違する各デバイスであり得る1つ以上のプロセッサ被制御デバイス上で動作する構成を有し得る。かくして、“マイクロプロセッサ”及び“プロセッサ”なる用語は、その例示的且つ非限定的な例を示すところの中央処理ユニット、演算論理装置、特定用途向け集積回路(IC)及びまたはタスクエンジンの使用を含むものとする。
【0065】
また、メモリとは、特に断わりのない限り、プロセッサによる読み取り及びアクセス可能な1つ以上のメモリ素子及びまたはプロセッサ制御デバイスの内外のコンポーネントを含み得、及びまたは種々の通信プロトコルを用いて有線または無線ネットワークを介してアクセス可能であり、また、特に断わりのない限り、外部及び内蔵の各メモリデバイスの組み合わせを含む構成を有し得、用途に基づき連続的及びまたは分割的なものであり得る。従って、データベースへの参照には市販入手可能なデータベースプロダクツ(例えばSQL、Informix、Oracle)及びプロプリエタリデータベースをも含み得、また、関連するメモリ用のその他の、その例示的且つ非限定的な例を示すところのストラクチャ、例えば、リンク、キュー、グラフ、ツリー、をも含み得る。
【0066】
ネットワークとは、特に断わりの無い限り、1つ以上のイントラネット及びまたはインターネットを含み得る。本明細書中で使用した、マイクロプロセッサの指令あるいはマイクロプロセッサの実行可能な指令とは、プログラム可能なハードウェアを含むものとする。
【0067】
“実質的に”とは、特に断わりのない限り、明確な関係、状態、構成、方向及びまたはその他特性と、当業者の理解するものとしての、ここに開示する方法及びシステムに実質上影響しないその偏差を含むものとする。