特許 5695462 電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5695462

(24)【登録日】2015年2月13日

(45)【発行日】2015年4月8日

(54)【発明の名称】電子部品の製造方法

(51)【国際特許分類】

   H01L 41/331 20130101AFI20150319BHJP

   H01L 41/09 20060101ALI20150319BHJP

【ＦＩ】

   H01L41/331

   H01L41/09

【請求項の数】5

【全頁数】16

(21)【出願番号】特願2011-67065(P2011-67065)

(22)【出願日】2011年3月25日

(65)【公開番号】特開2012-204561(P2012-204561A)

(43)【公開日】2012年10月22日

【審査請求日】2013年11月19日

(73)【特許権者】

【識別番号】000004064

【氏名又は名称】日本碍子株式会社

(74)【代理人】

【識別番号】110000202

【氏名又は名称】新樹グローバル・アイピー特許業務法人

(72)【発明者】

【氏名】清水 秀樹

(72)【発明者】

【氏名】北川 睦

【審査官】 加藤 俊哉

(56)【参考文献】

【文献】 特開２００７−２８１０２８（ＪＰ，Ａ）

【文献】 国際公開第２００９／１１０５４３（ＷＯ，Ａ１）

【文献】 特開２００９−２１８５６７（ＪＰ，Ａ）

【文献】 特開２００５−２７８２６５（ＪＰ，Ａ）

【文献】 特開２００６−１５７２５９（ＪＰ，Ａ）

【文献】 特開２００５−０３０２１３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ４１／３３１

Ｈ０１Ｌ ４１／０９

(57)【特許請求の範囲】

【請求項1】

第１面及びその逆側の第２面を備える基板と、前記基板の少なくとも前記第１面上に設けられた下部電極と、前記下部電極上に設けられたセラミック層と、前記セラミック層上に設けられた上部電極と、前記上部電極から少なくとも前記基板まで連続する接続配線と、を備える電子部品の製造方法であって、
（ａ）前記第１面上に下部電極を設けること、
（ｂ）前記第１面上に、熱処理を受けることで、前記下部電極と前記接続配線との間を電気的に離隔する第１マスクを配置すること、
（ｃ）前記工程（ａ）及び（ｂ）の後で、前記第１マスク、並びに前記下部電極及び／又は他のマスクをフォトマスクとして用いることで、前記第１面上の少なくとも前記第１マスク及び下部電極を除く領域に配置されたフォトレジスト層を含むレジストパターンを形成すること、
（ｄ）少なくとも前記下部電極上と前記第１マスク上に、前記セラミック層又は焼成により前記セラミック層を形成する前駆体層を設けること、
（ｅ）前記セラミック層上又は前記前駆体層上に上部電極を設けること、
（ｆ）前記上部電極から少なくとも前記基板まで連続する接続配線を設けること、及び
（ｇ）少なくとも前記工程（ｄ）後に、前記第１マスクの熱処理を行うこと、
を備える製造方法。

【請求項2】

前記工程（ｇ）は、前記第１マスクを熱処理することで、前記第１マスクを酸化し気化するか、前記基板及び／又はセラミック層に吸収させるか、粒状化させることで、前記下部電極と前記接続配線との間を電気的に離隔することを備える、
請求項１に記載の製造方法。

【請求項3】

（ｈ）前記他のマスクを、前記基板内に設けるか、前記基板の第２面に対向するように配置すること、
をさらに備える、請求項１に記載の製造方法。

【請求項4】

前記工程（ａ）は、
（ａ１）前記基板の第１面にフォトレジスト層を形成すること、
（ａ２）前記基板内又は前記基板の第２面に対向するように第２マスクを配置すること、
（ａ３）前記第２マスクをフォトマスクとして、前記工程（ａ１）で形成されたフォトレジスト層を露光し、その後未露光のフォトレジスト層を除去すること、
（ａ４）前記工程（ａ３）によってフォトレジスト層が除去された部分に前記下部電極を形成すること、
を備える請求項１〜３のいずれか１項に記載の製造方法。

【請求項5】

前記基板の内部に、キャビティが形成されており、
前記工程（ａ２）は、前記キャビティ内に遮光剤を導入することを備える、
請求項４に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、圧電素子、誘電素子、電歪素子、コンデンサ、アクチュエータ等の様々な電子部品の製造方法に関する。

【背景技術】

【0002】

特許文献１には、内部にキャビティが形成された基板と、基板の第１の主面上に設けられた下部電極、下部電極に積層された圧電／電歪体膜、及び圧電／電歪体膜に積層された上部電極を備える振動積層体と、を備える圧電／電歪膜型素子の製造方法が記載されている。

【0003】

特許文献１の製造方法では、キャビティ内に遮光剤を充填して、このキャビティによって第１の面を遮光することで、基板の第１の面中でキャビティと対応する領域（つまりキャビティ領域）から外れる領域（つまり、非キャビティ領域）に形成されたレジスト膜を選択的に露光する。未露光のレジスト膜を除去した後、レジスト膜が除去された箇所に下部電極を形成することで、キャビティ領域に下部電極が設けられる。さらに下部電極上に圧電／電歪体膜及び上部電極を積層することで、キャビティ領域に振動積層体を設けている。

【0004】

特に、特許文献１では、下部電極上に圧電／電歪体膜を形成する方法の例として、上述の通りにキャビティ領域に下部電極を設けた後、この下部電極をマスクとして、基板の裏面（基板において下部電極が形成された面とは逆の面）から光を照射することで、レジスト膜をパターニングし、こうして得られたレジストパターンを用いて、圧電／電歪体膜を下部電極上に形成することが記載されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】国際公開第２００９／１１０５４３号

【発明の概要】

【発明が解決しようとする課題】

【0006】

圧電／電歪膜型素子等の電子部品をデバイスに実装する場合、上部電極と、圧電／電歪膜型素子とデバイス内の他の部位とを接続する接続端子とを繋ぐ配線を形成する必要がある。

【0007】

しかし、特許文献１の製造方法で製造された圧電／電歪膜型素子では、このような配線と下部電極との間の電気的短絡を防止することが容易ではない。なぜなら、下部電極をマスクとして用いると、圧電／電歪体膜と下部電極とは、基板の面方向においてほぼ同じ位置に、ほぼ同じ形状及び寸法を有するように設けられるからである。この場合、上部電極からキャビティ領域外まで配線パターンを形成しようとすると、下部電極と配線パターンとの間で電気的短絡が生じやすい。このように、特許文献１の製造方法は、電子部品の実装という観点からは、改善の余地がある。

【0008】

本発明は、電気的短絡の発生を抑制することのできる電子部品の製造方法を提供することにある。

【課題を解決するための手段】

【0009】

本発明の第１の観点に係る製造方法は、第１面及びその逆側の第２面を備える基板と、前記基板の少なくとも前記第１面上に設けられた下部電極と、前記下部電極上に設けられたセラミック層と、前記セラミック層上に設けられた上部電極と、前記上部電極から少なくとも前記基板まで連続する接続配線と、を備える電子部品の製造方法である。

【0010】

この製造方法は、
（ａ）前記第１面上に下部電極を設けること、
（ｂ）前記第１面上に、熱処理を受けることで、前記下部電極と前記接続配線との間を電気的に離隔する第１マスクを配置すること、
（ｃ）前記工程（ａ）及び（ｂ）の後で、前記第１マスク、並びに前記下部電極及び／又は他のマスクをフォトマスクとして用いることで、前記第１面上の少なくとも前記第１マスク及び下部電極を除く領域に配置されたフォトレジスト層を含むレジストパターンを形成すること、
（ｄ）前記レジストパターンが形成されていない領域に前記セラミック層または焼成により前記セラミック層を形成する前駆体層を設けること、
（ｅ）前記セラミック層上又は前駆体層上に上部電極を設けること、
（ｆ）前記上部電極から少なくとも前記基板まで連続する接続配線を設けること、及び
（ｇ）少なくとも前記工程（ｄ）後に、熱処理を行うこと、
を備える。

【発明の効果】

【0011】

上記製造方法によると、工程（ｃ）のレジストパターンにおいて、フォトレジスト層は、下部電極だけでなく第１マスクが配置された部分にも形成されない。よって、このレジストパターンを用いてセラミック層を形成することで、セラミック層が、下部電極以外の箇所にも形成される。その後に、第１マスクが熱処理されることで、接続配線と下部電極との間が電気的に離隔される。こうして、実装に適した電子部品が製造される。

【図面の簡単な説明】

【0012】

【図1】電子部品の一例の要部構成を示す断面図。

【図2】（Ａ）は、電子部品の具体例であるインクジェットプリンタのヘッドの一部を示す断面図であり、（Ｂ）は、図２（Ａ）におけるＸ−Ｘ矢視断面図。

【図3】（Ａ）は、下部電極を形成するためのレジストパターン形成工程を示す図であり、（Ｂ）は、下部電極が形成された仕掛品を示す図である。

【図4】（Ａ）は、仮マスクを形成するためのレジストパターン形成工程を示す図であり、（Ｂ）は、仮マスクが形成された仕掛品を示す図である。

【図5】（Ａ）は、セラミック層を形成するためのレジストパターン形成工程を示す図であり、（Ｂ）は、セラミック層が形成された仕掛品を示す図であり、（Ｃ）は、仮マスクの熱処理工程を示す図であり、（Ｄ）は、上部電極及び上部電極の接続配線が形成された仕掛品を示す図である。

【発明を実施するための形態】

【0013】

＜１．電子部品＞
図１に、電子部品の構成の一例を示す。なお、図１の構成は、あくまでも一例であり、電子部品はさらなる層または部材を備えてもよい。

【0014】

図１に示すように、電子部品１は、基板１１、積層体１０及び接続配線１５を備える。

【0015】

基板１１は、第１面２１及び第１面２１とは逆側の第２面２２を備える、平板上の部材である。また、基板１１は絶縁性を有する部材であり、例えば絶縁性セラミックスの焼成体である。絶縁性セラミックスとしては、例えば、酸化ジルコニウム、酸化アルミニウム、酸化マグネシウム、ムライト、窒化アルミニウム及び窒化ケイ素から成る群より選択される少なくとも１種類の物質が用いられる。酸化ジルコニウムは、安定化酸化ジルコニウムであってもよい。安定化酸化ジルコニウムとは、安定化剤の添加によって結晶の相転移が抑制された酸化ジルコニウムである。安定化酸化ジルコニウムには、部分安定化酸化ジルコニウムも包含される。

【0016】

本実施形態では、基板１１は、その内部にキャビティ２３を備える。なお、キャビティ２３は必須の構成ではない。

【0017】

積層体１０は、下部電極１２、セラミック層１３及び上部電極１４を含む。

【0018】

下部電極１２は、基板１１の第１面２１上で、キャビティ２３の上方に設けられている。下部電極１２は特に、基板１１の第１面２１上で、キャビティ２３と対応する領域に設けられている。つまり、基板１１の第１面２１内で、下部電極１２の位置及び形状は、キャビティ２３の位置及び形状とほぼ一致している。

【0019】

下部電極１２の材料は、導電性材料であればよいが、好ましくは、セラミック層１３の材料との反応性及び焼成時の耐熱性等の観点から選択される。例えば、下部電極１２の材料は、高融点の貴金属として、白金（Ｐｔ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）及びこれらの合金からなる群より選択される少なくとも一種の金属であってもよいし、希土類元素を含有する複合金属材料であってもよい。

【0020】

なお、下部電極１２にも、接続配線が接続されるが、図示及びその説明は省略する。

【0021】

セラミック層１３は、下部電極１２上に設けられている。詳しく述べると、セラミック層１３は、下部電極１２を覆うと共に、第１面２１上で下部電極１２に隣接する部分にまで広がるように設けられている。つまり、セラミック層１３は、下部電極１２が形成された部分と、その部分に隣接する部分と、を含む領域に設けられる。言い換えると、セラミック層１３は、下部電極１２上に設けられた本体部１３１と、下部電極１２からオーバーハングするオーバーハング部１３２とを備える。なお、図１に示す断面では、オーバーハング部１３２は、下部電極１２の一端のみに隣接するように設けられるが、オーバーハング部１３２は、下部電極１２の両端に隣接するように、２箇所以上に設けられてもよい。

【0022】

上部電極１４は、セラミック層１３上に設けられる。上部電極１４の材料としては、電気的な接続がなされるのであれば、特に制限は無い。

【0023】

セラミック層１３は、下部電極１２と上部電極１４との間の電気的短絡を抑制する程度の絶縁性を具備すればよい。セラミック層１３は、例えば、強誘電体であってもよく、圧電／電歪体であってもよく、誘電体であってもよい。

【0024】

圧電／電歪体としては、例えば鉛系ペロブスカイト型酸化物や非鉛系ペロブスカイト型酸化物が挙げられる。より具体的な鉛系ペロブスカイト型酸化物には、チタン酸ジルコン酸鉛（ＰＺＴ：Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３）、又は単純酸化物若しくは複合ペロブスカイト型酸化物とチタン酸ジルコン酸鉛の固溶体が挙げられる。ここで、複合ペロブスカイト型酸化物としては、ニッケル酸ニオブ酸鉛（ＰＮＮ）、マグネシウム酸ニオブ酸鉛（ＰＭＮ）、亜鉛酸ニオブ酸鉛（ＰＺＮ）、マグネシウム酸タンタル酸鉛（ＰＭＴ）、ニッケル酸タングステン酸鉛（ＰＮＷ）、マンガン酸ニオブ酸鉛（ＰＭｎＮ）、マンガン酸アンチモン酸鉛(ＰＭｎＳｂ)、アンチモン酸ニオブ酸鉛（ＰＭｎＳｂ）などが挙げられる。また、非鉛系ペロブスカイト型酸化物としては、（Ｎａ，Ｎｂ）ＴｉＯ３、（Ｋ，Ｎｂ）ＴｉＯ３、（Ｂｉ，Ｎａ）ＴｉＯ３、ＢａＴｉＯ３、ＳｒＴｉＯ３が挙げられる。

【0025】

誘電体としては、チタン酸ジルコン酸鉛、ＢａＴｉＯ３、ＳｒＴｉＯ３等が挙げられる。

【0026】

接続配線１５は、上部電極１４への給電経路である。接続配線１５は、上部電極１４と電気的に接続されており、少なくとも基板１１の第１面２１まで連続するように設けられる。図１では、接続配線１５の端部と上部電極１４の端部とが、基板１１の平面方向において接触するように配置されているが、接続配線１５の端部が、上部電極１４の端部に重なるように配置されていてもよい。接続配線１５の材料としては、電気的な接続がなされるのであれば、特に制限は無い。

【0027】

電子部品は、圧電素子、誘電素子、電歪素子、コンデンサ、アクチュエータ等を包含する。電子部品は、例えば、インクジェットプリンタのヘッド、センサ、ポンプ、スピーカ等の種々のデバイスに適用される。

【0028】

以上に述べた構成の利用例として、インクジェットプリンタのヘッドについて説明する。

【0029】

図２（Ａ）及び図２（Ｂ）に示すように、ヘッド１０１は、積層体１１０、基板１１１、接続配線１１５を備える。積層体１１０は、下部電極１１２、圧電／電歪層１１３、上部電極１１４を備え、基板１１１は複数のキャビティ１２３を備える。本例では、後述するように、キャビティ１２３は、吐出されるインクが一時的に溜められるインク室として機能する。

【0030】

ヘッド１０１においては、基板１１１、下部電極１１２、圧電／電歪層１１３、上部電極１１４、接続配線１１５等は、それぞれ、上述した基板１１、下部電極１２、セラミック層１３、上部電極１４、接続配線１５等の一例である。よって、これらの構成要素について既に述べた材料、寸法等の構成は、以下で特に断らない限り、ヘッド１０１においても適用可能である。

【0031】

図２（Ｂ）１個のキャビティ１２３に対して、１個の積層体１１０が設けられる。積層体１１０間、特に圧電／電歪層１１３間のスペースは、キャビティ１２３のスペースに対応し、１μｍ以上５０μｍ以下であってもよく、３μｍ以上２０μｍ以下であってもよい。

【0032】

圧電／電歪層１１３の厚みは、特に制限はないが、例えば１５μｍ以下であってもよく、０．５μｍ以上かつ５μｍ以下であってもよい。

【0033】

また、下部電極１１２の厚みは、例えば５μm以下、０．３μm以上３μm以下等の範囲に設定可能である。下部電極１１２の幅は特に制限はないが、寸法安定性の観点からは、キャビティ１２３の寸法−３０μｍ以下が好ましく、更には−５μｍ以下であることが望ましい。

【0034】

接続配線１１５は、上部電極１１４に接続されている。特に、図２（Ａ）では、接続配線１１５の端部が、上部電極１１４の端部に重なるように配置されている。なお、下部電極１１２に接続される他の接続配線も設けられるが、この他の接続配線については、図示及びその説明を省略する。

【0035】

基板１１１は、第１面１２１及び第２面１２２を備える。また、基板１１１は、第１基板５１、第２基板５２、振動板５３を備える。第１基板５１、第２基板５２、振動板５３は、この順に積層されている。

【0036】

第１基板５１は、略均一の厚みを有する板である。第１基板５１は、丸形の平面形状を有し、キャビティ１２３から第２面１２２に貫通するインク供給孔５１１及びインク吐出孔５１２を備える。インク吐出孔５１１は、キャビティ１２３の長手方向の一端近傍に、インク供給孔５１２は他端近傍に配置される。インク共有孔５１２は、図示しないインクタンクとインク供給路で接続される。

【0037】

第２基板５２は、細長矩形の平面形状を有するキャビティ１２３を備える。図２（Ｂ）に示すように、１つのヘッド１０１において、複数のキャビティ１２３が、キャビティ１２３の短手方向において並べられている。キャビティ間のスペースは、１μｍ以上５０μｍ以下であってもよく、３μｍ以上２０μｍ以下であってもよい。キャビティ１２３の寸法は特に限定されないが、例えば短手方向の長さが２００μｍ以下、長手方向の長さが３ｍｍ以下であってもよい。また、第１基板５１及び第２基板５２の厚みの合計は、３００μｍ以下であってもよい。

【0038】

振動板５３は、略均一の厚みを有する板である。振動板５３の厚みは、３０μｍ以下であってもよく、０．５μｍ以上かつ５μｍ以下であってもよい。積層体１１０は、振動板５３上、つまり第１面１２１上に設けられる。

【0039】

ヘッド１０１によるインク吐出は、次のように行われる。インクは、インク供給孔５１１を通じて図示しないインクタンクからキャビティ１２３に供給される。積層体１１０の下部電極１１２と上部電極１１４との間に電圧が印加されると、圧電／電歪１１３が変形する。この変形によって振動板５３が振動し、キャビティ１２３内に貯留されたインクが、インク吐出孔５１２を介して外部に吐出される。

【0040】

＜２．電子部品の製造方法＞
上記＜１．＞欄の電子部品１の製造方法の一例を以下に説明する。

【0041】

（１）下部電極の形成
下部電極１２の形成工程の具体例を、図３（Ａ）及び図３（Ｂ）に示す。

【0042】

本実施形態では、まず、基板の第１面にフォトレジスト層を形成する工程の一例として、基板１１の第１面２１に、一様にフォトレジスト層３１を形成する。

【0043】

次に、フォトマスクでフォトレジスト層３１の一部を遮光しながら、フォトレジスト層３１を露光し、さらに未露光のフォトレジスト層３１を除去することで、レジストパターンを形成する。図３（Ａ）では、フォトマスクを配置する工程として、キャビティ２３内に遮光剤を入れ、その後に、矢印で示すように、光を基板１１の第２面２２に照射することで、キャビティ２３内の遮光剤をフォトマスクとして用いている。こうして、キャビティ２３と対応する領域Ａ１が遮光され、領域Ａ１から外れる領域が露光される。その後、未露光のフォトレジストを除去することで、図３（Ａ）に示すように、レジストパターンが形成される。

【0044】

遮光剤をキャビティ２３内に導入するには、例えば、遮光剤を含有する液体（すなわち遮光液）を、基板１１の第１面２１又は第２面２２に設けられた図示しない孔からキャビティ２３内に注入することで、キャビティ２３内に遮光液を充填してもよい。また、注入以外に、毛細管現象を利用して、遮光液をキャビティ２３内に導入してもよい。さらに、遮光液の溶媒（又は分散媒）を乾燥させてもよい。遮光剤は、少なくともフォトレジスト層３１の露光時にキャビティ２３内に存在すればよく、露光後に取り除かれてもよい。遮光剤は、露光に用いられる光を吸収する染料又は顔料を含んでもよい。

【0045】

フォトレジスト層３１及び以下で説明するフォトレジスト層を形成するフォトレジストとしては、ネガ型のフォトレジストとして公知の材料が好適に用いられる。具体的には、下部電極１２、セラミック層１３及び上部電極１４等の構成要素を整った矩形形状とするためには、エポキシ系、オキセタン系、ポリイミド系、アクリル系樹脂の厚膜タイプや、高アスペクト用の化学増幅型レジスト剤が望ましい。例えば、フォトレジストの塗布方法は、スピンコート、スリットコート、ロールコート、スプレー法、スクリーン印刷法であってもよい。また、感光性のドライフィルムレジストを貼り付けてもよい。

【0046】

露光後に未露光のレジストを除く方法、用いる現像液等においても、公知の手法が用いられる。

【0047】

こうして形成されたレジストパターン上から、下部電極１２の材料が、基板１１の第１面２１上に配置される。説明の便宜上、形成途中の下部電極（つまり導電材料層）についても、下部電極と同一の符号を付して、“下部電極１２”と呼ぶことがある。

【0048】

下部電極１２となる導電材料層を形成した後に、レジストパターンを除去することで、フォトレジスト層３１が形成されていない領域、つまり基板１１の第１面２１の領域Ａ１に、選択的に下部電極１２を形成することができる（図３（Ｂ））。

【0049】

下部電極１２を形成する工程は：
−導電材料を分散媒に分散させたペースト（以下、「導電ペースト」と称する）、若しくは導電材料のレジネートを溶媒に溶解させた溶液（以下、「導電レジネート溶液」と称する）を塗布し、その後分散媒又は溶媒を除去すること、又は、
−導電材料を蒸着すること、
を備えていてもよい。

【0050】

導電ペーストの塗布は、スクリーン印刷によって行うことができ、導電レジネート溶液の塗布は、スピンコート、吹きつけ等によって行うことができる。また、導電材料の蒸着は、スパッタ蒸着、抵抗加熱蒸着等により行うことができる。

【0051】

下部電極１２の形成後、レジストパターンは除去される。レジストパターンの除去は、熱処理、プラズマ処理、蒸気噴霧法、剥離液による処理等によって実行可能である。なお、他の工程における他のレジストパターンの除去についても、同様である。

【0052】

導電材料層が焼成されることで、導電材料層は下部電極１２となる。導電材料層の焼成は、導電材料層の形成後、かつレジストパターンの除去後に行われればよく、例えばさらに他の層（セラミック層１３や上部電極１４等）が形成された後であってもよい。

【0053】

（２）仮マスクの配置
電子部品の製造方法は、第１面２１に、仮マスク４を配置することを含む。仮マスク４とは、第１マスクの一例であり、熱処理を受けることで、下部電極１２と接続配線１５との間を電気的に離隔することができる。

【0054】

図４（Ａ）及び図４（Ｂ）に示すように、本実施形態において、仮マスク４は、第１面２１内で、領域Ａ１に隣接した領域Ａ２に形成される。

【0055】

まず、フォトレジスト層３２を第１面２１上に一様に形成する。その後、図４（Ａ）に示すように、フォトマスク４１を、第１面２１に対向する位置に、領域Ａ２を遮光するように配置する。図中に矢印で示すように、第１面２１に光を照射することで、領域Ａ２を除いて、フォトレジスト層３２が露光される。未露光のフォトレジスト層３２を除去することで、領域Ａ２において基板１１の第１面２１が露出したレジストパターンを形成することができる。

【0056】

なお、フォトマスク４１に代えて、第２面２２に対向するようにフォトマスクを配置してもよいし、又はキャビティ２３とは別のキャビティを基板１１内に設けて、この別のキャビティ内に導入された遮光剤をフォトマスクとして用いてもよい。フォトマスクが第２面２２に対向するか、基板１１内に設けられるとき、光は第２面２２に照射する。

【0057】

図４（Ｂ）に示すように、こうして露出された領域Ａ２に、仮マスク材料を供給することで、仮マスク４を形成する。

【0058】

仮マスク材料は、熱処理によって、酸化し気化して消失するか、粒状化するか、基板１１及び/又はセラミック層１３に吸収される材料であってもよい。さらに、仮マスク材料は、薄い厚みで高い遮光性を実現できることが好ましい。

【0059】

例えば、炭素（Ｃ）は、熱処理によって酸化することで、二酸化炭素又は一酸化炭素となって気化する。また、金（Ａｕ）、銀（Ａｇ）などの低融点の材料を用いることができる。この場合、金（Ａｕ）や銀（Ａｇ）は、熱処理において薄膜状から微粒子状になることで導電性を失う。基板１１及び/又はセラミック層１３に吸収される仮マスク材料としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン(Ｔｉ)、アルミ(Ａｌ)が挙げられる。なお、「基板１１及び/又はセラミック層１３に吸収される」とは、「基板１１及び/又はセラミック層１３内に拡散する」と言い換えてもよい。この場合、例えば駆りマスク材としてニッケル（Ｎｉ)を選定し、セラミック層１３としてニッケル酸ニオブ酸鉛とチタン酸ジルコン酸鉛の固溶体を選定したとすると、熱処理によってニッケル（Ｎｉ）が酸化ニッケル（ＮｉＯ）に酸化し、セラミック層１３に吸収され、ニッケル酸ニオブ酸鉛の一部となることで、仮マスク材として存在しなくなる。

【0060】

仮マスク材料の供給方法は特に制限はないが、薄膜形成に適した方法として、例えば、乾式法として、スパッタリング法、真空蒸着法、ＭＯＣＶＤ法（化学気相成長法）が挙げられる。また、湿式法として、金属溶液、ナノ粒子分散液、又はレジネートの塗布が挙げられる。塗布方法としては、例えばディップ法、スプレー法、スピンコート法、インクジェット法、静電塗装法、スプレー−分注法等が挙げられる。

【0061】

仮マスク４の厚みは、仮マスク４の材料が、セラミック層１３の焼成等の熱処理時にセラミック層１３等の周囲の材料に吸収されても、セラミック層１３の機能や特性に実用上の影響を及ぼさず、かつ露光時の遮光性を確保できる程度に調整されればよい。例えば、光学濃度（ＯＤ値）が２以上であってもよい。仮マスク４の厚みは、例えば1００Å以上１μｍ以下であってもよいし、５００Å以上０．５μｍ以下であってもよい。

【0062】

図４（Ｂ）に示すように、仮マスク４の形成後、フォトレジスト層３２により形成されたレジストパターンは除去される。レジストパターンの除去については、上述したとおりである。

【0063】

なお、図４（Ｂ）では、仮マスク４は、下部電極１２に隣接するように配置されている。つまり、下部電極１２と仮マスク４とは、領域Ａ１と領域Ａ２との境界において接触するように配置されている。しかし、下部電極１２と仮マスク４との間には、隙間が設けられていてもよい。この隙間は、例えば、セラミック層１３の本体部１３１とオーバーハング部１３２とが中断されずに連続するように形成できる範囲内で許容される。

【0064】

また、仮マスク４の一部が、下部電極１２に重なるように配置されてもよい。仮マスク４は、領域Ａ１に隣接する領域Ａ２内に少なくともその一部が形成されていればよく、領域Ａ１とＡ２とに跨って配置されていてもよい。

【0065】

（３）セラミック層の形成
電子部品の製造方法は、下部電極１２及び仮マスク４を形成した後で、セラミック層１３を設けることを含む。具体的には、下部電極１２及び／又は他のマスク、並びに仮マスク４をフォトマスクとして用いてレジストパターンを形成し、このレジストパターンを用いて、前駆体層１６を形成することができる。その後、焼成を行うことで、前駆体層１６をセラミック層１３とする。詳細には、以下の通りである。

【0066】

図５（Ａ）では、下部電極１２及び仮マスク４を含む領域Ａ３を除く領域に配置されたフォトレジスト層を含むレジストパターンを形成している。具体的には、仮マスク及び下部電極１２の上から、第１面２１上に一様にフォトレジスト層３３を形成する。その後、図５（Ａ）に矢印で示すように、第２面２２に光を照射することで、下部電極１２及び仮マスク４をフォトマスクとして用いて、フォトレジスト層３３を露光する。その後、未露光のフォトレジスト層３３を除去することで、領域Ａ３が露出したレジストパターンが形成される。

【0067】

なお、本実施形態では下部電極１２をフォトマスクとして用いているが、他のフォトマスクを設けることで、第１面２１において遮光される領域を確保することもできる。また、他のフォトマスクと下部電極１２との両方をフォトマスクとして用いることもできる。

【0068】

こうして形成されたレジストパターンが形成された状態で、前駆体層１６の材料を第１面２１上、具体的には下部電極１２及び仮マスク４上に供給する。前駆体層１６は後に行う焼成によってセラミック層１３となる。

【0069】

前駆体層１６の形成方法について説明する。まず、レジストパターンの上（すなわち図５（Ａ）における上）から、基板１１の第１面２１をセラミックペーストでコートする。

【0070】

セラミックペーストは固形分率が８０〜９９ｗｔ％が望ましく、焼結後のセラミックスの密度及びパターン加工性の観点から９０〜９９ｗｔ％が更に望ましい。

【0071】

ペーストは、セラミック材料及びバインダーを含有する。バインダーの種類に制限はないが、セラミック材料へのバインダーの吸着、及びバインダーへのセラミック材料の分散性の観点から、ブチラール樹脂、セルロース樹脂、アクリル樹脂等が使用可能である。複数種類のバインダーが混合されてもよい。

【0072】

セラミックペーストのコート法に特に制限はないが、例えばスピンコート、スリットコート、ロールコート、ゾルゲル法、スプレー法、スクリーン印刷法の湿式塗布、下部電極パターンを電極にした電気泳動法等が用いられる。セラミックペースト以外によるコート方法として、イオンビーム、スパッタリング、真空蒸着、ＰＶＤ、イオンプレーティング、ＣＶＤ、等の方法を挙げることができる。

【0073】

前駆体層１６の形成後、レジストパターンを除去することで、領域Ａ３以外の箇所（つまりフォトレジスト３３上）に付着した前駆体層材料を除去する。レジストパターンの除去については、上述したとおりである。こうして、ただし、フォトレジスト材料が無機添加物を含んでいなければ、この後の熱処理でフォトレジストを消失させることも可能であるので、フォトレジストパターンの除去工程は省略することができる。

【0074】

こうして、下部電極１２及び仮マスク４を用いて形成されたレジストパターンに沿って、つまりレジストパターンが形成されていない領域に、セラミック層１３が形成される（図５（Ｂ））。

【0075】

（４）熱処理
電子部品の製造方法は、仮マスク４を熱処理することを備える（図５（Ｃ））。

【0076】

熱処理における温度、時間等の諸条件は、仮マスク４が酸化するか、粒状化するか、基板１１及び/又はセラミック層１３に吸収されることで、下部電極１２と接続配線１５との間が電気的に離隔されるように設定される。熱処理における諸条件は、特定の数値及び構成に限定されず、仮マスク４の材料等に応じて変更される。

【0077】

仮マスク４の熱処理と、前駆体層１６をセラミック層１３にするための焼成を、それぞれ別の工程として行っても良いし、熱処理と焼成を一度の熱処理によって行っても良い。なお、前駆体層１６のコート方法が、セラミックペースト以外のコート方法の場合には、必ずしも焼成を行わずとも良い場合がある。つまり、セラミック層を設ける工程とは、前駆体層を設けることとそれを焼成することとを含んでいてもよいし、セラミック材料を基板上に配置することを含み、焼成することを含んでいなくてもよい。

【0078】

例えば、熱処理における温度は６００℃以上かつ１４００℃以下であってもよく、８００℃以上１３００℃以下であってもよい。

【0079】

（５）上部電極の形成
電子部品の製造方法は、少なくともセラミック層１３を形成した後（前駆体層１６の状態であってもよい）、上部電極１４を形成することを含む（図５（Ｄ））。具体的には、導電性材料をセラミック層１３、または前駆体層１６上に配置し、その後必要に応じて焼成を行うことで、上部電極１４が形成される。上部電極の形成に用いられる導電性材料及びその形成方法等については、電気的な接続がなされるのであれば、特に制限は無い。

【0080】

また、上部電極１４のパターニングは、例えばセラミック層１３をフォトマスクとして行うことができる。つまり、セラミック層１３を形成した後、基板１１の第１面２１上にフォトレジストを塗布する。その後、第２面２２側から光を照射して、フォトレジストを感光させる。未感光のフォトレジストを除去することで、セラミック層１３の上面を選択的に露出させるレジストパターンが形成される。その後、このレジストパターン上から導電材料をセラミック層１３上に配置する。レジストパターンを除くことで、セラミック層１３上に上部電極１４となる導電材料層が形成される。

【0081】

（６）接続配線の形成
電子部品の製造方法は、接続配線１５を設けることを含む。接続配線１５は、フォトレジストを用いたパターニングによって形成されてもよい。ただし、接続配線１５は、下部電極１２と接続配線１５との間にオーバーハング部１３２が介在するような位置に設けられる。これによって、下部電極１２と接続配線１５との間が電気的に離隔され、短絡の発生が抑制される。

【0082】

なお、下部電極１２に接続する接続配線は、例えばセラミック層１３の形成前に、フォトレジストを用いたパターニング等の手法によって形成される。具体的な手法については図示及び説明を省略する。

【0083】

（７）焼成
電子部品の製造方法は、下部電極１２、セラミック層１３及び上部電極１４の少なくとも１つを焼成することを備えてもよい。下部電極１２、セラミック層１３、及び上部電極１４は、別々に焼成されてもよいし、これらの構成要素のうち少なくとも２つ以上が共焼成されてもよい。また、上述したように、熱処理工程が、焼成によって実現されてもよい。

【0084】

（８）他の形態
図３（Ａ）では、第２マスクの一例として、キャビティ２３内の遮光剤をフォトマスクとして用いたが、フォトマスクは、基板１１の第１面２１又は第２面２２に対向するように配置されてもよい。

【0085】

また、基板１１の第１面２１に対向するようにフォトマスクを配置する場合、図３（Ａ）における光の照射方向は、第１面２１側から照射するように変更される。

【0086】

なお、キャビティ２３内に遮光剤を導入することは、基板内にフォトマスクを配置することの一例に過ぎない。

【0087】

いうまでもなく、以上に述べた製造方法は、図２（Ａ）及び図２（Ｂ）に示すヘッド１０１の製造方法に適用可能である。

【実施例】

【0088】

［実施例１］
図２（Ａ）及び図２（Ｂ）に基づく構成を有する試料を、以下の通り作製した。作製工程の概要は、図３（Ａ）、図３（Ｂ）、図４（Ａ）、図４（Ｂ）、図５（Ａ）、図５（Ｂ）、図５（Ｃ）で説明した通りである。

【0089】

（基板の形成）
部分安定化酸化ジルコニウムのグリーンシートを積層することで、下記寸法を有する基板を形成し、その後１４５０℃温度にて焼成した。
振動板：７μｍ
第１基板：８０μｍ
第２基板：７０μｍ
キャビティ寸法：巾８０μｍ、長さ１ｍｍ
（下部電極の形成）
キャビティ内に遮光剤を導入し、フォトマスクとして用いてレジストパターンを形成した。このレジストパターンを用いて、下部電極材料として、白金ペーストを用いたスクリーン印刷を行い、基板上に白金層を形成した。レジストを除き、温度１１００℃にて焼成することで、０．８μｍの厚みを有する下部電極を形成した。

【0090】

（仮マスクの形成）
図４（Ａ）に示すとおりに、下部電極に隣接する領域Ａ２を露出させたレジストパターンを形成した。このレジストパターン上からターゲットとしてＮｉを用いたスパッタリングによって、厚み０．３ μｍの仮マスクを形成した。

【0091】

具体的には、基板の第１面にスピンコーターにより、レジストを塗布（回転数１０００ｒｐｍ 保持時間６秒）し、ホットプレート加熱によりプリベークした（１００℃×３分）。なお、レジスト剤としてはアクリル系樹脂を使用した。

【0092】

レジスト層の厚みは５．０μｍであった（非接触形状測定機 キーエンス製にて計測）。

【0093】

所望パターンを有するフォトマスクを用いて基板の第１面を遮光しつつ、基板の第１面側から光を照射して、レジスト層を露光した。照射時間４秒、積算光量４０ｍＪ／ｃｍ^２、露光装置として、３線波長（すなわち３６５，４０５，４３６ｎｍ）の光を照射可能なウシオ製マルチライトを使用した。

【0094】

未露光レジストを除去する現像として、レジスト専用現像液（アルカリ性水溶液）を用いて、浸漬揺動法を１〜２分間実行した。その後、純水で３分リンスし、ホットプレートで120℃×3分間加熱乾燥した。

【0095】

レジストパターンが形成された基板の第１面全体を、ＲＦマグネトロン式スパッタ装置を使用して、０．３μｍの厚みのニッケル層でコーティングした。

【0096】

露光済みのレジスト層（つまりレジストパターン）の除去は、アルカリ性ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）２．３８ｗｔ％水溶液を用いた浸漬揺動法で５分処理することで実行した。その後、基板を純水で３分洗浄し、１２０℃で５分間、ホットプレートで乾燥した
（前駆体層（圧電層）形成用レジストパターンの形成）
基板の第１面（つまり振動板表面）に、スピンコーターにより、回転数６００ｒｐｍでレジスト剤を塗布した。１０秒間保持した後、８０℃×３分のホットプレート加熱によりプリベークを行った。

【0097】

レジスト剤としてエポキシ系樹脂を使用した。レジスト層の厚みは８．０μｍであった。

【0098】

基板第２面側から光を照射し、レジスト層を露光した。照射時間は40秒、積算光量 は４００ｍＪ／ｃｍ^２であった。こうして、仮マスク及び下部電極の両方をフォトマスクとして露光を行った。

【0099】

現像はレジスト専用現像液（アルカリ性水溶液）を用いて、浸漬揺動法を３分間実行した後、純水で３分リンスし、さらに１５０℃×３分間ホットプレートで加熱乾燥した。

【0100】

こうして、下部電極及び仮マスクが露出したレジストパターンが形成された。

【0101】

（前駆体層（圧電層）の形成）
セラミック材料としてＰＺＴ（（ＰｂＴｉ０．４８Ｚｒ０．５２）Ｏ３）を含有するセラミックペースト（材質／粘度)を、レジストパターン上からスピンコートにより塗布した。

【0102】

３０秒間保持した後、１２０℃×３分間ホットプレートで乾燥した。

【0103】

得られたセラミック材料層の厚みは５．０μｍであった。厚みは、非接触形状測定機：キーエンス製にて測定した。

【0104】

（前駆体層形成用のレジストの除去）
露光したレジスト層、つまりレジストパターンの除去は、レジスト除去液（有機溶剤系）による浸漬揺動法で５分処理した後、純粋３分洗浄・除去し、さらに１２０℃×５分ホットプレートで乾燥することで実行した
（前駆体層の焼成及び熱処理）
以上の作業で得られた基板、下部電極、仮マスク、及び前駆体層の積層体を、電気炉を用いて、最高温度：１２５０℃、保持時間２時間で熱処理することで、セラミック層を焼成した。また、この焼成は、後述するように、仮マスクの熱処理としても利用された。

【0105】

分光透過率計を用いて、測定波長３６５ｎｍのＩ線での試料の透過光量を測定した。

【0106】

［比較例１］
一方、仮マスクを形成しない以外は、同様の方法によって、基板と前駆体層との積層体を得た。

【0107】

［結果］
焼成前は、仮マスクを備える積層体の光の透過率は非常に小さかったが、仮マスク焼成時に電気炉の温度が上がるにつれて、徐々に透過率は上昇し、セラミックの焼成温度である１２５０℃では急激な増大を示した。これは、加熱によって、ニッケルが酸化ニッケルとなり、更にはセラミック層及び基板内に吸収されたためであると考えられる。

【0108】

一方、仮マスクを設けなかった積層体では、光の透過率に大きな変化は見られなかった。

【符号の説明】

【0109】

１ 電子部品
１０ 積層体
１１ 基板
１２ 下部電極
１３ セラミック層
１３１ 本体部
１３２ オーバーハング部
１４ 上部電極
１５ 接続配線
１６ 前駆体層
２１ 基板の第１面
２２ 基板の第２面
２３ キャビティ
３１〜３３ フォトレジスト層
４１ フォトマスク
５１ 第１基板
５２ 第２基板
５３ 振動板
Ａ１ 基板の第１面中の領域
Ａ２ 基板の第１面中の領域
Ａ３ 基板の第１面中の領域
１０１ ヘッド
１１０ 積層体
１１１ 基板
１１２ 下部電極
１１３ 電歪
１１３ 電歪層
１１４ 上部電極
１１５ 接続配線
１２１ 基板の第１面
１２２ 基板の第２面
１２３ キャビティ

【図1】

【図2】

【図3】

【図4】

【図5】