特許 5695712 変圧装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5695712

(24)【登録日】2015年2月13日

(45)【発行日】2015年4月8日

(54)【発明の名称】変圧装置

(51)【国際特許分類】

   H02M 5/02 20060101AFI20150319BHJP

   H03H 7/38 20060101ALI20150319BHJP

【ＦＩ】

   H02M5/02

   H03H7/38 C

【請求項の数】12

【全頁数】20

(21)【出願番号】特願2013-178494(P2013-178494)

(22)【出願日】2013年8月29日

(65)【公開番号】特開2015-50776(P2015-50776A)

(43)【公開日】2015年3月16日

【審査請求日】2014年12月11日

【早期審査対象出願】

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(73)【特許権者】

【識別番号】304027349

【氏名又は名称】国立大学法人豊橋技術科学大学

(74)【代理人】

【識別番号】110000280

【氏名又は名称】特許業務法人サンクレスト国際特許事務所

(72)【発明者】

【氏名】弘津 研一

(72)【発明者】

【氏名】志賀 信夫

(72)【発明者】

【氏名】中幡 英章

(72)【発明者】

【氏名】大平 孝

(72)【発明者】

【氏名】山田 恭平

【審査官】 鈴木 重幸

(56)【参考文献】

【文献】 特開２００２−２７２１２７（ＪＰ，Ａ）

【文献】 特開平０８−３０５４５０（ＪＰ，Ａ）

【文献】 特開２００２−０４９４２８（ＪＰ，Ａ）

【文献】 特開２００２−０９５２４１（ＪＰ，Ａ）

【文献】 山田 恭平，大平 孝，負荷変動に対して定変圧比となるトランスレス変圧器の提案，2013年電子情報通信学会ソサイエティ大会講演論文集 通信(2) B-9-3，日本，一般社団法人電子情報通信学会，２０１３年 ９月 ３日，P.202

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ５／０２

Ｈ０３Ｈ ７／３８

(57)【特許請求の範囲】

【請求項1】

電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、
４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、
前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺ_ｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置。

【請求項2】

４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、２線間にあるＸ_４によって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
（１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０ ∧ Ｘ_２＋Ｘ_３＋Ｘ_４＝０

【請求項3】

４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_１，１線上にあるＸ_２，２線間にあるＸ_３、前記１線上にあるＸ_４によって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ_１＋Ｘ_２＋Ｘ_３＝０ ∧ （１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０

【請求項4】

４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、によって構成されるＴ型回路と、Ｘ_１及びＸ_３の直列体に対して並列にあるＸ_４とによって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ_１＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０

【請求項5】

４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_１，Ｘ_２の第１直列体、及び、２線間にあるＸ_３，Ｘ_４の第２直列体を含み、前記第１直列体の相互接続点及び前記第２直列体の相互接続点が出力端子となる前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ_１＋Ｘ_２＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０

【請求項6】

５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ＋Ｘ_Ｅ
の関係にある請求項１に記載の変圧装置。

【請求項7】

５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ・Ｘ_Ｅ／（Ｘ_Ａ＋Ｘ_Ｅ）
の関係にある請求項１に記載の変圧装置。

【請求項8】

６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、２線間にあるＸ_Ｆ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係にある請求項１に記載の変圧装置。

【請求項9】

６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、前記１線上にあるＸ_Ｆ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係にある請求項１に記載の変圧装置。

【請求項10】

スイッチングを行う回路と、当該回路内に介挿された請求項１〜請求項９のいずれか１項に記載の変圧装置とを含む変圧装置。

【請求項11】

前記リアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用する請求項１〜請求項９のいずれか１項に記載の変圧装置。

【請求項12】

前記スイッチングの周波数は少なくとも１ＭＨｚである請求項１０に記載の変圧装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、変圧装置に関する。

【背景技術】

【0002】

商用交流の送配電系統には、変圧器が用いられる。需要家の直近では、例えば６６００Ｖ（５０Ｈｚ又は６０Ｈｚ）を、２００Ｖに変圧する柱上トランスが用いられる（非特許文献１参照。）。このような柱上トランスは、導線となる太いコイルが鉄心に巻回されており、相応の重量がある。また、さらに絶縁油やケースを含めると、例えば直径４０ｃｍ、高さ８０ｃｍのタイプでは２００ｋｇ程度の重量がある。

【0003】

一方、次世代の電力システムであるスマートグリッドの実現に向け、ＳＳＴ（Solid-State Transformer）の研究が行われている。ＳＳＴには、高周波トランスが用いられる（例えば、非特許文献２参照。）。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】中部電力ホームページ、「柱上変圧器」、［online］、［平成２５年７月１９日検索］、インターネット<URL:http://www.chuden.co.jp/e-museum/guide/3floor/exhibit_c23.html>

【非特許文献2】Falcones, S.: et al., Power and Energy Society General Meeting, 2010 IEEE, pp. 1-8, Minneapolis, July 2010

【発明の概要】

【発明が解決しようとする課題】

【0005】

従来の柱上トランスは重く、従って、取り扱いが容易ではない。また、その外形寸法を収めるに足る大きな取付スペースが、柱上に必要である。
一方、高周波トランスは、寄生容量の影響が回避できず、設計上の困難性がある。

【0006】

かかる従来の問題点に鑑み、本発明は、小型軽量で、従来のトランスのような磁気結合や電磁誘導、相互インダクタンス用のコイルや鉄心等を必要としない画期的な次世代の変圧装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺ_ｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置である。
なお、リアクタンス素子とは、誘導性リアクタンスを有するインダクタ、又は、容量性リアクタンスを有するキャパシタである。

【発明の効果】

【0008】

本発明の変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。

【図面の簡単な説明】

【0009】

【図1】二端子対回路（四端子回路）による変圧装置の概念を示す図である。

【図2】回路を構成する要素数の考え方を示す図である。

【図3】最小の要素数４で構成できる回路構成のうちの４パターンを示す図である。

【図4】４Ａ型の回路構成を示す図である。

【図5】４Ａ型の回路構成の実例６パターンを示す図である。

【図6】４Ｂ型の回路構成を示す図である。

【図7】４Ｂ型の回路構成の実例６パターンを示す図である。

【図8】４Ｃ型の回路構成を示す図である。

【図9】４Ｃ型の回路構成の実例６パターンを示す図である。

【図10】４Ｄ型の回路構成を示す図である。

【図11】４Ｄ型の回路構成の実例２パターンを示す図である。

【図12】（ａ）は、ｎ＝５の第１例の回路構成を示す図である。（ｂ）は、Ｔ型回路を示す。

【図13】（ａ）は、ｎ＝５の第２例の回路構成を示す図である。（ｂ）は、π型回路を示す。

【図14】（ａ）は、ｎ＝６の第１例の回路構成を示す図である。（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。

【図15】他の構成による変圧装置を示す回路図である。

【図16】（ａ）は、図１５における４つのスイッチのうち、上側にある２つのスイッチがオンで、下側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。

【図17】（ａ）は、図１５における４つのスイッチのうち、下側にある２つのスイッチがオンで、上側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。また、（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。

【図18】図１５の変圧装置に対する入力電圧及び入力電流をそれぞれ表す波形図である。

【図19】図１５の変圧装置における、変圧の中間段階での電圧及び電流をそれぞれ表す波形図である。

【図20】図１５の変圧装置からの出力電圧及び出力電流をそれぞれ表す波形図である。

【図21】図１５に示した変圧装置と、４Ａ型の回路構成を有する変圧装置とを、組み合わせた回路図である。

【図22】図１５に示した変圧装置と、４Ｂ型の回路構成を有する変圧装置とを、組み合わせた回路図である。

【図23】図１５に示した変圧装置と、４Ｃ型の回路構成を有する変圧装置とを、組み合わせた回路図である。

【図24】図１５に示した変圧装置と、４Ｄ型の回路構成を有する変圧装置とを、組み合わせた回路図である。

【発明を実施するための形態】

【0010】

［実施形態の要旨］
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。

【0011】

（１）これは、電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺ_ｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置である。
上記のような変圧装置では、負荷の抵抗値Ｒに関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）^１／２で入力電圧を出力電圧に変換する変圧装置が得られる。このような変圧装置を変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。

【0012】

（２）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、２線間にあるＸ_４によって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
（１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０ ∧ Ｘ_２＋Ｘ_３＋Ｘ_４＝０
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_２^２／Ｘ_４^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0013】

（３）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_１，１線上にあるＸ_２，２線間にあるＸ_３、前記１線上にあるＸ_４によって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ_１＋Ｘ_２＋Ｘ_３＝０ ∧ （１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_１^２／Ｘ_３^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0014】

（４）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、によって構成されるＴ型回路と、Ｘ_１及びＸ_３の直列体に対して並列にあるＸ_４とによって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ_１＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_１^２／Ｘ_３^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0015】

（５）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_１，Ｘ_２の第１直列体、及び、２線間にあるＸ_３，Ｘ_４の第２直列体を含み、前記第１直列体の相互接続点及び前記第２直列体の相互接続点が出力端子となる前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ_１＋Ｘ_２＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝｛（Ｘ_１＋Ｘ_２）^２／（Ｘ_１−Ｘ_２）^２｝・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0016】

（６）また、（１）の変圧装置において、５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ＋Ｘ_Ｅ
の関係にあることが好ましい。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｅ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0017】

（７）また、（１）の変圧装置において、５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ・Ｘ_Ｅ／（Ｘ_Ａ＋Ｘ_Ｅ）
の関係にあることが好ましい。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｅ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0018】

（８）また、（１）の変圧装置において、６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、２線間にあるＸ_Ｆ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係にあることが好ましい。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｆ^２）・Ｒとなり、負負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0019】

（９）また、（１）の変圧装置において、６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、前記１線上にあるＸ_Ｆ、によって前記二端子対回路が構成され、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係にあることが好ましい。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｆ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。

【0020】

（１０）また、変圧装置は、スイッチングを行う回路と、当該回路内に介挿された（１）〜（９）のいずれかの変圧装置とを含むものであってもよい。
この場合、スイッチングを行っている環境を利用して集中定数回路の変圧装置を活用することができる。

【0021】

（１１）また、（１）〜（９）のいずれかの変圧装置において、前記リアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用することも可能である。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストである。

【0022】

（１２）また、（１０）の変圧装置において、前記スイッチングの周波数は少なくとも１ＭＨｚであることが好ましい。
この場合、高周波でスイッチングを行っている環境を利用して集中定数回路の変圧装置を活用することができる。

【0023】

［実施形態の詳細］
＜集中定数回路による変圧装置＞
次に、本発明の実施形態に係る、集中定数回路を用いた変圧装置の詳細について説明する。

【0024】

《概論》
図１は、二端子対回路（四端子回路）による変圧装置２００の概念を示す図である。変圧装置として機能するには、入力インピーダンスＺ_ｉｎと負荷Ｒ（抵抗値Ｒ）との間に、
Ｚ_ｉｎ＝ｋ・Ｒ （ｋは定数）
の関係が成り立つ必要がある。これにより、負荷変動に対して入力インピーダンスＺ_ｉｎが線形に変化し、変圧比は一定である。また、入力インピーダンスＺ_ｉｎは、リアクタンス成分を持たない。すなわち、入力インピーダンスＺ_ｉｎは、実数成分がｋ・Ｒであり、虚数成分が０であることが必要である。このような入力インピーダンスＺ_ｉｎとなる変圧装置２００を、ＬＩＬＴ（Load-Invariant Linear Transformer）と称する。

【0025】

上記のような変圧装置２００では、負荷の抵抗値Ｒに関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）^１／２で入力電圧を出力電圧に変換する変圧装置２００が得られる。このような変圧装置２００を変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。

【0026】

ＬＩＬＴとなる回路構成は無数に考えられるが、リアクタンス素子の要素数ｎは少ない方が良い。本発明者らは、ｎの値を１から順に、１，２，３，４，・・・と全探索を行った結果、最小の要素数ｎは４であるという知見を得た。

【0027】

図２は、回路を構成する要素数ｎの考え方の一例を示す図である。図において、左の図には見かけ上、３つの要素Ｘ_１，Ｘ_２，Ｘ_３が存在する。しかし、トポロジー的に等価なＸ_１，Ｘ_２は１つとカウントし、電気回路として意味を成さないＸ_３はカウントしない。従って、左の回路構成は、右の回路構成と同じであり、要素数ｎは１である。

【0028】

図３は、最小の要素数４で構成できる回路構成のうちの４パターンを示す図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）の順にそれぞれ、「４Ａ型」、「４Ｂ型」、「４Ｃ型」、「４Ｄ型」と呼ぶものとする。

【0029】

《第１実施形態：４Ａ型》
図４は、４Ａ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、２線間にあるＸ_４によって二端子対回路が構成されている。この場合の入力インピーダンスＺ_ｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺ_ｉｎは、下段部で表される。
なお、以下の各式中の「ｊ」は虚数（−１）^１／２を表す。

【0030】

【0031】

すなわち、パラメータ条件が、
（１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０ ∧ Ｘ_２＋Ｘ_３＋Ｘ_４＝０
であるとき、言い換えれば、（１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０であり、かつ、Ｘ_２＋Ｘ_３＋Ｘ_４＝０であるとき、Ｚ_ｉｎ＝（Ｘ_２^２／Ｘ_４^２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図５は、４Ａ型の回路構成の実例６パターンを示す図である。

【0032】

《第２実施形態：４Ｂ型》
図６は、４Ｂ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ_１，１線上にあるＸ_２，２線間にあるＸ_３、前記１線上にあるＸ_４によって二端子対回路が構成されている。この場合の入力インピーダンスＺ_ｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺ_ｉｎは、下段部で表される。

【0033】

【0034】

すなわち、パラメータ条件が、
Ｘ_１＋Ｘ_２＋Ｘ_３＝０ ∧ （１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０
であるとき、Ｚ_ｉｎ＝（Ｘ_１^２／Ｘ_３^２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図７は、４Ｂ型の回路構成の実例６パターンを示す図である。

【0035】

《第３実施形態：４Ｃ型》
図８は、４Ｃ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ_１，２線間にあるＸ_２，前記１線上にあるＸ_３、によって構成されるＴ型回路と、Ｘ_１及びＸ_３の直列体に対して並列にあるＸ_４とによって二端子対回路が構成されている。この場合の入力インピーダンスＺ_ｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺ_ｉｎは、下段部で表される。

【0036】

【0037】

すなわち、パラメータ条件が、
Ｘ_１＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＝０
であるとき、Ｚ_ｉｎ＝（Ｘ_１^２／Ｘ_３^２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図９は、４Ｃ型の回路構成の実例６パターンを示す図である。

【0038】

《第４実施形態：４Ｄ型》
図１０は、４Ｄ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ_１，Ｘ_２，Ｘ_３，Ｘ_４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ_１，Ｘ_２の第１直列体、及び、２線間にあるＸ_３，Ｘ_４の第２直列体を含み、第１直列体の相互接続点及び第２直列体の相互接続点が出力端子となる二端子対回路が構成されている。この場合の入力インピーダンスＺ_ｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺ_ｉｎは、下段部で表される。

【0039】

【0040】

すなわち、パラメータ条件が、
Ｘ_１＋Ｘ_２＋Ｘ_３＋Ｘ_４＝０ ∧ （１／Ｘ_１）＋（１／Ｘ_２）＋（１／Ｘ_３）＋（１／Ｘ_４）＝０
であるとき、Ｚ_ｉｎ＝｛（Ｘ_１＋Ｘ_２）^２／（Ｘ_１−Ｘ_２）^２｝・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図１１は、４Ｄ型の回路構成の実例２パターンを示す図である。

【0041】

《第５実施形態：ｎ＝５（Ｔ型の応用）》
次に、要素数ｎ＝５の回路構成について考える。ｎ＝４よりも要素数は１つ増えるが、実用性はある。
図１２の（ａ）は、ｎ＝５の第１例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、によって二端子対回路が構成されている。

【0042】

一方、図１２の（ｂ）は、Ｔ型回路を示す。このＴ型回路において入力インピーダンスＺ_ｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。

【0043】

【0044】

Ｔ型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路を２段に構成すれば、Ｚ_ｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１２の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、によって前記二端子対回路が構成されているとして、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ＋Ｘ_Ｅ
の関係とする。この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｅ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。

【0045】

《第６実施形態：ｎ＝５（π型の応用）》
図１３の（ａ）は、ｎ＝５の第２例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、によって二端子対回路が構成されている。

【0046】

一方、図１３の（ｂ）は、π型回路を示す。このπ型回路において入力インピーダンスＺ_ｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。

【0047】

【0048】

π型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路を２段に構成すれば、Ｚ_ｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１３の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅとすると、入力側から見て順に、二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、によって前記二端子対回路が構成されているとして、
Ｘ_Ａ＝−Ｘ_Ｂ ∧ Ｘ_Ｅ＝−Ｘ_Ｄ ∧ Ｘ_Ｃ＝Ｘ_Ａ・Ｘ_Ｅ／（Ｘ_Ａ＋Ｘ_Ｅ）
の関係とする。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｅ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。

【0049】

《第７実施形態：ｎ＝６（前Ｔ・後π）》
次に、要素数ｎ＝６の回路構成について考える。ｎ＝４よりも要素数は２つ増えるが、実用性はある。
図１４の（ａ）は、ｎ＝６の第１例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、２線間にあるＸ_Ｆ、によって二端子対回路が構成されている。

【0050】

前述のように、Ｔ型回路及びπ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路＋π型回路で回路を構成すれば、Ｚ_ｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１４の（ａ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、二端子対回路の１線上にあるＸ_Ａ，２線間にあるＸ_Ｂ，前記１線上にあるＸ_Ｃ、２線間にあるＸ_Ｄ、前記１線上にあるＸ_Ｅ、２線間にあるＸ_Ｆ、によって前記二端子対回路が構成されているとして、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係とする。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｆ^２）・Ｒとなり、負負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。

【0051】

《第８実施形態：ｎ＝６（前π・後Ｔ）》
図１４の（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、前記１線上にあるＸ_Ｆ、によって二端子対回路が構成されている。

【0052】

前述のように、π型回路及びＴ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路＋Ｔ型回路で回路を構成すれば、Ｚ_ｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１４の（ｂ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸ_Ａ，Ｘ_Ｂ，Ｘ_Ｃ，Ｘ_Ｄ，Ｘ_Ｅ，Ｘ_Ｆとすると、入力側から見て順に、二端子対回路の２線間にあるＸ_Ａ，１線上にあるＸ_Ｂ，２線間にあるＸ_Ｃ、前記１線上にあるＸ_Ｄ、２線間にあるＸ_Ｅ、前記１線上にあるＸ_Ｆ、によって前記二端子対回路が構成されているとして、
Ｘ_Ａ＝Ｘ_Ｃ＝−Ｘ_Ｂ ∧ Ｘ_Ｄ＝Ｘ_Ｆ＝−Ｘ_Ｅ
の関係とする。
この場合、入力インピーダンスＺ_ｉｎは、Ｚ_ｉｎ＝（Ｘ_Ａ^２／Ｘ_Ｆ^２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。

【0053】

上述の、集中定数回路による変圧装置２００は、他の構成による変圧装置と組み合わせて使用することも可能である。例えば、他の構成による変圧装置としては、以下のものがある。

【0054】

＜リアクタンス素子を用いたスイッチングによる変圧装置＞
図１５は、かかる変圧装置１の一例を示す回路図である。図において、変圧装置１は、交流電源２と、負荷Ｒとの間に設けられている。変圧装置１は、一対のキャパシタＣ１，Ｃ２と、一対のインダクタＬ１，Ｌ２と、４つのスイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２と、これらのスイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２のオン／オフを制御するスイッチング制御部３とを備えている。スイッチング制御部３のスイッチング周波数は、例えば１ＭＨｚ程度である。なお、スイッチング周波数は１ＭＨｚ以上が好ましいが、１ＭＨｚ未満でも可能である。

【0055】

スイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳ_ｒ１，Ｓ_ｒ２は互いに同期して動作し、また、スイッチＳ_ｂ１，Ｓ_ｂ２は互いに同期して動作する。そして、スイッチＳ_ｒ１，Ｓ_ｒ２のペアと、スイッチＳ_ｂ１，Ｓ_ｂ２のペアとは、排他的に交互にオンとなるよう動作する。スイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２は、例えば、ＳｉＣ素子又はＧａＮ素子からなる半導体スイッチング素子である。ＳｉＣ素子又はＧａＮ素子は、例えばＳｉ素子に比べて、より高速なスイッチングが可能である。また、素子を多段に接続しなくても、充分な耐圧（例えば６ｋＶ／１個も可能）が得られる。

【0056】

図１５において、一対のキャパシタＣ１，Ｃ２は、接続点Ｐ１において互いに直列に接続されている。そして、その直列体の両端に、交流電源２が接続されている。一対のキャパシタＣ１，Ｃ２の直列体には入力電圧Ｖ_ｉｎが印加され、入力電流Ｉ_ｉｎが流れる。
また、一対のインダクタＬ１，Ｌ２は、接続点Ｐ２において互いに直列に接続されている。そして、その直列体の両端に、キャパシタＣ１，Ｃ２を介した入力電圧Ｖ_ｍが印加され、入力電流Ｉ_ｍが流れる。負荷Ｒには、スイッチＳ_ｒ２，Ｓ_ｂ２のいずれかがオンのとき電流が流れる。ここで、負荷Ｒに印加される電圧をＶ_ｏｕｔ、変圧装置１から負荷Ｒに流れる出力電流をＩ_ｏｕｔとする。

【0057】

図１６の（ａ）は、図１５における４つのスイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２のうち、上側にある２つのスイッチＳ_ｒ１，Ｓ_ｒ２がオンで、下側にある２つのスイッチＳ_ｂ１，Ｓ_ｂ２がオフであるときの、実体接続の状態を示す回路図である。なお、図１５におけるスイッチ装置４の図示は省略している。また、図１６の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
一方、図１７の（ａ）は、図１５における４つのスイッチＳ_ｒ１，Ｓ_ｒ２，Ｓ_ｂ１，Ｓ_ｂ２のうち、下側にある２つのスイッチＳ_ｂ１，Ｓ_ｂ２がオンで、上側にある２つのスイッチＳ_ｒ１，Ｓ_ｒ２がオフであるときの、実体接続の状態を示す回路図である。また、図１７の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。

【0058】

図１６，図１７の状態を交互に繰り返すことにより、キャパシタＣ１，Ｃ２の直列体の接続点Ｐ１を介して取り出される電圧は、さらに、インダクタＬ１，Ｌ２の直列体の接続点Ｐ２を介して取り出される電圧となる。すなわち、キャパシタ側を前段とし、インダクタ側を後段とする変圧が行われる。ここで、入力電圧は約１／４となって出力されるのではないかと推定される。そして、このことは、発明者らの実験によって確認されている。

【0059】

図１８は、上が、変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。
図１９は、変圧の中間段階での電圧Ｖ_ｍ、電流Ｉ_ｍをそれぞれ表す波形図である。これは実際には、スイッチングによるパルス列によって構成され、全体として図示のような波形となる。
また、図２０は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図１８，図２０の対比により明らかなように、電圧は１／４に変圧され、それに伴って、電流は４倍となる。

【0060】

＜組み合わせの例示＞
図２１は、図１５に示した変圧装置１と、上記４Ａ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
また、この場合、例えば１ＭＨｚの高周波でスイッチングを行っている環境を利用して集中定数回路の変圧装置２００を活用することができる。なお、交流電源２が仮に直流電源に置き換わったとしても、変圧装置２００には、変圧装置１の前段のスイッチングによるスイッチング波形が入力されるので、使用可能である（以下同様）。

【0061】

図２２は、図１に示した変圧装置１と、上記４Ｂ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。

【0062】

図２３は、図１に示した変圧装置１と、上記４Ｃ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。

【0063】

図２４は、図１に示した変圧装置１と、上記４Ｄ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。

【0064】

《その他》
なお、上述のリアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用することも可能である。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストであるという利点がある。

【0065】

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0066】

１ 変圧装置
２ 交流電源
３ スイッチング制御部
４ スイッチ装置
２００ 変圧装置
Ｃ１，Ｃ２ キャパシタ
Ｌ１，Ｌ２ インダクタ
Ｓ_ｂ１，Ｓ_ｂ２ スイッチ
Ｓ_ｒ１，Ｓ_ｒ２ スイッチ
Ｐ１，Ｐ２ 接続点
Ｒ 負荷

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】