【実施例】
【0034】
<3.実施例>
以下、本発明の実施例について説明する。ここでは、導電性粒子含有層、及び絶縁性樹脂層を作製し、これらを貼り合わせて2層構造の異方性導電フィルムを作製した。そして、異方性導電フィルムを介して半導体素子と基板とを熱圧着させて実装体を作製し、実装体における粒子捕捉数及び接続抵抗値を評価した。なお、本発明はこれらの実施例に限定されるものではない。
【0035】
[導電性粒子含有層の作製]
フェノキシ樹脂(品名:PKHC、巴工業社製)を45質量部、ラジカル重合性樹脂(品名:EB−600、ダイセル・サイテック社製)を50質量部、疎水性シリカ(品名:AEROSIL972、EVONIK社製)を3質量部、シランカップリング剤(品名:KBM−503、信越化学工業社製)を2質量部、及び反応開始剤(品名:パーヘキサC,日本油脂社製)を3質量部配合した樹脂組成物に、導電性粒子(品名:AUL704、積水化学工業社製)を粒子密度6000個/mm
2となるように分散させたものをバーコーターにより剥離基材上に塗布し、剥離基材上の樹脂組成物を熱オーブンにより乾燥させ、厚み8μmの導電性粒子含有層を得た。
【0036】
[絶縁性樹脂層の作製]
フェノキシ樹脂(品名:PKHC、巴工業社製)を55質量部、ラジカル重合性樹脂(品名:EB−600、ダイセル・サイテック社製)を45質量部、及び反応開始剤(品名:パーヘキサC,日本油脂社製)を3質量部配合した樹脂組成物をバーコーターにより剥離基材上に塗布し、剥離基材上の樹脂組成物を熱オーブンにより乾燥させ、厚み8μmの絶縁性樹脂層を得た。
【0037】
[導電性フィルムの作製]
導電性粒子含有層を1.2mm幅にスリットし、リールに巻き取って導電性粒子含有層テープを作製した。また、絶縁性樹脂層を1.5mm幅にスリットし、リールに巻き取って絶縁性樹脂層テープを作製した。導電性粒子含有層テープと絶縁性樹脂層テープとを貼り合わせ装置に通して貼り合わせ、巻き取り、幅方向の一方に0.3mm幅の絶縁樹脂層からなる単層領域と1.2mm幅の2層領域を有する異方性導電フィルムを作製した。
【0038】
[実装体の作製]
第1の電子部品としてガラス基板であるITOコーティングガラス(全面ITOコート、ガラス厚0.7mm、面取り0.3mm)、及び第2の電子部品としてフレキシブル配線基板であるソルダーレジストが形成されたCOF(50μmP、Cu8μmt−Snめっき、S/R PI系,PI38μmt−SperFlex基材)を用い、ITOコーティングガラスとCOFとの接合を行った。ITOコーティングガラス上の所定位置に異方性フィルムを仮貼りし、その上にCOFを仮固定した後、緩衝材として150μmtのテフロンが被覆された1.5mm幅のヒートツールを用いて、190℃‐4MPa−10secの接合条件で接合を行い、実装体を完成させた。
【0039】
[導通抵抗試験]
実装体について、デジタルマルチメータ(品番:デジタルマルチメータ7555、横河電機社製)を用いて4端子法にて電流1mAを流したときの導通抵抗値(初期)の測定を行った。また、温度85℃、湿度85%RH、500時間のTHテスト(Thermal Humidity Test)後の導通抵抗を測定した。
【0040】
[ショート試験]
実装体に15Vの電圧を印加し、100chの絶縁抵抗測定を行い、ショート数をカウントした。
【0041】
[接着強度試験]
実装体を引張強度50cm/minで90
°方向に剥離したときの剥離強度(N/cm)を、剥離強度試験機(テンシロン、オリエンテック社製)を用いて測定した。
【0042】
[実施例1]
図5(A)は、実施例1における電子部品の実装方法を説明するための断面図である。ここでは、1.2mm幅の導電性粒子含有層61と1.5mm幅の絶縁性樹脂層62とを貼り合わせ装置に通して貼り合わせ、0.3mm幅の絶縁性樹脂層62からなる単層領域63と、1.2mm幅の2層構造の2層領域64とを有する段差異方性導電フィルムを用いた。
【0043】
図5(A)に示すように、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの単層領域63と2層領域64との境界と一致するように異方性導電フィルムを仮貼りした。すなわち、段差異方性導電フィルムとソルダーレジスト53とが、0.3mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が段差異方性導電フィルムに接着された状態の実装体を得た。
【0044】
実装体の初期の導通抵抗は1.24Ω、THテスト後の導通抵抗は1.47Ωであった。また、ショート数は0であり、接着強度は6.6N/cmであった。表1にこれらの結果を示す。
【0045】
[実施例2]
図5(B)は、実施例2における電子部品の実装方法を説明するための断面図である。実施例1と同様に、1.2mm幅の導電性粒子含有層61と1.5mm幅の絶縁性樹脂層62とを貼り合わせ装置に通して貼り合わせ、0.3mm幅の絶縁性樹脂層62からなる単層領域63と、1.2mm幅の2層構造の2層領域64とを有する段差異方性導電フィルムを用いた。
【0046】
図5(B)に示すように、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの単層領域63の中心部となるように段差異方性導電フィルムを仮貼りした。すなわち、段差異方性導電フィルムとソルダーレジスト53とが、0.15mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が段差異方性導電フィルムに接着された状態の実装体を得た。
【0047】
実装体の初期の導通抵抗は1.11Ω、THテスト後の導通抵抗は1.32Ωであった。また、ショート数は0であり、接着強度は6.5N/cmであった。表1にこれらの結果を示す。
【0048】
[実施例3]
図5(C)は、実施例3における電子部品の実装方法を説明するための断面図である。実施例1と同様に、1.2mm幅の導電性粒子含有層61と1.5mm幅の絶縁性樹脂層62とを貼り合わせ装置に通して貼り合わせ、0.3mm幅の絶縁性樹脂層62からなる単層領域63と、1.2mm幅の2層構造の2層領域64とを有する段差異方性導電フィルムを用いた。
【0049】
図5(C)に示すように、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの端部、すなわち絶縁性樹脂層62の端部となるように段差異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0050】
実装体の初期の導通抵抗は1.12Ω、THテスト後の導通抵抗は1.34Ωであった。また、ショート数は0であり、接着強度は5.8N/cmであった。表1にこれらの結果を示す。
【0051】
[比較例1]
図6(A)は、比較例1における電子部品の実装方法を説明するための断面図である。ここでは、1.5mm幅の導電性粒子含有層71と1.5mm幅の絶縁性樹脂層72とを貼り合わせ装置に通して貼り合わせ、1.5mm幅の2層構造を有する異方性導電フィルムを用いた。
【0052】
図6(A)に示すように、回路保護領域54と端子領域55との境界56上に異方性導電フィルムを仮貼りした。具体的には、異方性導電フィルムとソルダーレジスト53とが0.3mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0053】
実装体の初期の導通抵抗は1.37Ω、THテスト後の導通抵抗は1.82Ωであった。また、ショート数は4であり、接着強度は6.4N/cmであった。表1にこれらの結果を示す。
【0054】
[比較例2]
図6(B)は、比較例2における電子部品の実装方法を説明するための断面図である。比較例1と同様に、1.5mm幅の導電性粒子含有層71と1.5mm幅の絶縁性樹脂層72とを貼り合わせ装置に通して貼り合わせ、1.5mm幅の2層構造を有する異方性導電フィルムを用いた。
【0055】
図6(B)に示すように、回路保護領域54と端子領域55との境界56上に異方性導電フィルムを仮貼りした。具体的には、異方性導電フィルムとソルダーレジスト53とが0.15mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0056】
実装体の初期の導通抵抗は1.34Ω、THテスト後の導通抵抗は1.79Ωであった。また、ショート数は3であり、接着強度は6.5N/cmであった。表1にこれらの結果を示す。
【0057】
[比較例3]
図6(C)は、比較例3における電子部品の実装方法を説明するための断面図である。比較例1と同様に、1.5mm幅の導電性粒子含有層71と1.5mm幅の絶縁性樹脂層72とを貼り合わせ装置に通して貼り合わせ、1.5mm幅の2層構造を有する異方性導電フィルムを用いた。
【0058】
図6(C)に示すように、回路保護領域54と端子領域55との境界56上に異方性導電フィルムを仮貼りした。具体的には、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの端部となるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0059】
実装体の初期の導通抵抗は1.22Ω、THテスト後の導通抵抗は1.45Ωであった。また、ショート数は2であり、接着強度は5.9N/cmであった。表1にこれらの結果を示す。
【0060】
[比較例4]
図7(A)は、比較例4における電子部品の実装方法を説明するための断面図である。ここでは、1.5mm幅の導電性粒子含有層81と1.3mm幅の絶縁性樹脂層82とを貼り合わせ装置に通して貼り合わせ、0.2mm幅の導電性粒子含有層81からなる単層領域83と、1.3mm幅の2層構造の2層領域84とを有する異方性導電フィルムを用いた。
【0061】
図7(A)に示すように、回路保護領域54と端子領域55との境界56上に異方性導電フィルムを仮貼りした。具体的には、異方性導電フィルムとソルダーレジスト53とが、0.3mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0062】
実装体の初期の導通抵抗は1.23Ω、THテスト後の導通抵抗は1.45Ωであった。また、ショート数は4であり、接着強度は6.4N/cmであった。表1にこれらの結果を示す。
【0063】
[比較例5]
図7(B)は、比較例5における電子部品の実装方法を説明するための断面図である。比較例4と同様に、1.5mm幅の導電性粒子含有層81と1.3mm幅の絶縁性樹脂層82とを貼り合わせ装置に通して貼り合わせ、0.2mm幅の導電性粒子含有層81からなる単層領域83と、1.3mm幅の2層構造の2層領域84とを有する異方性導電フィルムを用いた。
【0064】
図7(B)に示すように、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの導電性粒子含有層81からなる単層領域83と2層領域84との境界と一致するように異方性導電フィルムを仮貼りした。すなわち、異方性導電フィルムとソルダーレジスト53とが、0.2mm重なるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0065】
実装体の初期の導通抵抗は1.10Ω、THテスト後の導通抵抗は1.31Ωであった。また、ショート数は4であり、接着強度は5.7N/cmであった。表1にこれらの結果を示す。
【0066】
[比較例6]
図7(C)は、比較例6における電子部品の実装方法を説明するための断面図である。比較例4と同様に、1.5mm幅の導電性粒子含有層81と1.3mm幅の絶縁性樹脂層82とを貼り合わせ装置に通して貼り合わせ、0.2mm幅の導電性粒子含有層81からなる単層領域83と、1.3mm幅の2層構造の2層領域84とを有する異方性導電フィルムを用いた。
【0067】
図5(C)に示すように、回路保護領域54と端子領域55との境界56が、異方性導電フィルムの端部、すなわち導電性粒子含有層81の端部となるように異方性導電フィルムを仮貼りした。そして、上述した接合条件にて接合を行い、ソルダーレジスト53の端部が異方性導電フィルムに接着された状態の実装体を得た。
【0068】
実装体の初期の導通抵抗は1.11Ω、THテスト後の導通抵抗は1.32Ωであった。また、ショート数は1であり、接着強度は4.8N/cmであった。表1にこれらの結果を示す。
【0069】
【表1】
【0070】
比較例1〜3の導電性粒子含有層71と絶縁性樹脂層72の幅に差が無い異方性導電フィルム、及び比較例4〜6の導電性粒子含有層81の幅が絶縁性樹脂層82の幅よりも大きい異方性導電フィルムでは、
図6(A)〜(C)、及び
図7(A)〜(C)示すように配置しても、ショートが発生した。
【0071】
一方、実施例1〜3の導電性粒子含有層61の幅が絶縁性樹脂層62の幅よりも小さい異方性導電フィルムでは、異方性導電フィルムの単層領域63上にCOF52の回路保護領域54と端子領域55との境界56を配置するとともに、異方性導電フィルムの2層領域64上にCOF52の端子領域55を配置することにより、導通抵抗を低下させ、ショートの発生を防止し、接着強度を向上させ、高い接続信頼性を得ることができた。