特許5697382IP Force 特許公報全文掲載

技術分野

定電圧回路の位相補償技術

発明が解決しようとする課題[発明の詳細な説明]から抜粋

シリーズレギュレータの位相補償をする際に伝達関数の周波数特性が考慮される。シリーズレギュレータ回路100が位相補償コンデンサC2を備える場合、伝達関数は、負荷Lの抵抗及びバイパスコンデンサC1の容量で定まる第1ポールと、差動部1の出力インピーダンス及び位相補償コンデンサC2の容量で定まる第2ポールを有する。 負荷Lの抵抗の値をRL及びバイパスコンデンサC1の容量の値をCoとするとき、第1ポールの周波数fp1は次式(1)によって与えられる。
fp1=1/(2π×RL×Co) (1) 差動部1の出力インピーダンスの値をZ、位相補償コンデンサC2の値をCpとするとき、第2ポールの周波数fp2は次式(2)によって与えられる。
fp2=1/(2π×Z×Cp) (2) シリーズレギュレータ回路100が安定的に動作するためには、位相余裕が大きい方が望ましい。位相余裕は、ゲインがゼロに達する周波数においてポールによる位相シフト量が180度よりも何度小さいかによって定まる。 本発明は、シリーズレギュレータ回路の位相余裕を増大させることを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一態様による定電圧回路は、入力電圧と負荷の間に接続されて負荷に出力電圧を供給する第1トランジスタと、出力電圧に応じた電圧信号を出力する電圧検出部と、基準電圧と電圧信号との差に応じた差分電圧を出力する差動部と、差分電圧を増幅して第1トランジスタの制御電極へ入力する増幅部と、差動部及び増幅部の少なくともいずか一方の出力へ第1トランジスタの出力電流に応じた電流を負帰還させるフィードバック経・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、第1トランジスタの出力電流に応じた帰還電流を差動部及び増幅部の少なくとも一方の出力に負帰還させることにより、帰還電流が帰還した差動部及び/又は増幅部の出力インピーダンスを低減することができる。この結果、シリーズレギュレータ回路の利得が低減するため、シリーズレギュレータ回路の位相余裕を増大することが可能となる。 また、本発明によれば、帰還電流を差動部の出力に負帰還させることによって差動部の出力インピーダンスを低減することができる。その結果、第2ポールの周波数fp2を高周波側へ移動させ、シリーズレギュレータ回路の位相余裕を増大することが可能となる。 本発明では、差動部及び/又は増幅部の出力インピーダンスを低下させるために、第1トランジスタの出力電流に応じた帰還電流を負帰還させる。差動部及び/又は増幅部の出力インピーダンスを低下させる他の手法として、差動部や増幅部を構成する回路素子の定数を調整して出力インピーダンスを低下させることも考えられる。しかし、本発明によれば、回路素子の定数を調整する手法と比較して、出力インピーダンスの低下量を大きくすることが容易である。また、本発明によれば出力インピーダンスの調整が容易となるため、より高精度に出力インピーダンスの値を設定することが可能となる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】シリーズレギュレータ回路の概略構成図である。

【図2】第1実施例によるシリーズレギュレータ回路の構成図である。

【図3】第2実施例によるシリーズレギュレータ回路の構成図である。

【図4】(A)及び(B)は、ゲインの低減による位相余裕の増加を説明するボード線図である。

【図5】(A)及び(B)は、出力インピーダンスの低減による位相余裕の増加を説明するボード図である。

【図6】第3実施例によるシリーズレギュレータ回路の構成図である。

【図7】第4実施例によるシリーズレギュレータ回路の構成図である。

【図8】第5実施例によるシリーズレギュレータ回路の構成図である。

選択図 図1出願人が指定した本件の代表的な図

1 差動部   3 増幅部   4 電圧検出部   5 電流信号生成部   10 シリーズレギュレータ回路   C1 バイパスコンデンサ   C2 位相補償コンデンサ   L 負荷   Q1 第1トランジスタ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります