特許 5698975 改善動作特性を有する多層カルコゲナイド及び関連デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5698975

(24)【登録日】2015年2月20日

(45)【発行日】2015年4月8日

(54)【発明の名称】改善動作特性を有する多層カルコゲナイド及び関連デバイス

(51)【国際特許分類】

   H01L 45/00 20060101AFI20150319BHJP

   H01L 27/105 20060101ALI20150319BHJP

【ＦＩ】

   H01L45/00 A

   H01L27/10 448

【請求項の数】19

【全頁数】34

(21)【出願番号】特願2010-513192(P2010-513192)

(86)(22)【出願日】2008年6月2日

(65)【公表番号】特表2010-531062(P2010-531062A)

(43)【公表日】2010年9月16日

(86)【国際出願番号】US2008006954

(87)【国際公開番号】WO2009002393

(87)【国際公開日】20081231

【審査請求日】2011年3月22日

(31)【優先権主張番号】11/821,246

(32)【優先日】2007年6月22日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】505052836

【氏名又は名称】オヴォニクス，インコーポレイテッド

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100095500

【弁理士】

【氏名又は名称】伊藤 正和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(72)【発明者】

【氏名】サンドヴァル、 レジーノ

(72)【発明者】

【氏名】クズバティジ、 ウォロディマイア

(72)【発明者】

【氏名】ロウリー、 タイラー

(72)【発明者】

【氏名】浅野 勇

【審査官】 工藤 一光

(56)【参考文献】

【文献】 特公昭６２−０３０５１１（ＪＰ，Ｂ２）

【文献】 特表２００５−５１８６７１（ＪＰ，Ａ）

【文献】 特表２００２−５１２４３９（ＪＰ，Ａ）

【文献】 特公昭６２−０３０５１２（ＪＰ，Ｂ２）

【文献】 米国特許出願公開第２００４／０２４５５１７（ＵＳ，Ａ１）

【文献】 特表２００９−５２４２１０（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ４５／００−４５／０２

Ｈ０１Ｌ２７／１０５

(57)【特許請求の範囲】

【請求項1】

第１端子と、
第２端子と、
前記第１端子及び前記第２端子と電気的に接続された活性領域と
を含む電子デバイスであって、
前記活性領域は第１層及び第２層を含み、
前記第１層は、カルコゲナイド材料を含む第２成分によって囲まれた複数の別個領域として分散される酸化物、窒化物又はカーバイドの材料を含む第１成分を含むヘテロジニアス層であり、
前記第２層は、カルコゲナイド材料を含む一つの成分からなるホモジニアス層であり、
前記第１層が含むカルコゲナイド材料中のＧｅの原子濃度は、前記第２層が含むカルコゲナイド材料中のＧｅの原子濃度と異なる電子デバイス。

【請求項2】

前記カルコゲナイド材料はＧｅを含む、請求項１に記載の電子デバイス。

【請求項3】

前記カルコゲナイド材料はＳｂ及びＴｅをさらに含む、請求項２に記載の電子デバイス。

【請求項4】

前記カルコゲナイド材料中のＧｅの原子濃度は２２％未満である、請求項２に記載の電子デバイス。

【請求項5】

前記Ｇｅの原子濃度は１１％から１８％である、請求項４に記載の電子デバイス。

【請求項6】

前記第１成分は非カルコゲナイド材料である、請求項１に記載の電子デバイス。

【請求項7】

前記酸化物はケイ素を含む、請求項１に記載の電子デバイス。

【請求項8】

前記第１層内の前記第２成分の体積分率は２０％未満である、請求項１に記載の電子デバイス。

【請求項9】

前記第１層内の前記第２成分の体積分率は３％から１０％である、請求項８に記載の電子デバイス。

【請求項10】

前記第１層内の前記第２成分の体積分率は５％から８％である、請求項８に記載の電子デバイス。

【請求項11】

前記第２層はカルコゲナイド材料を含む、請求項１に記載の電子デバイス。

【請求項12】

前記第２層はＧｅを含む、請求項１１に記載の電子デバイス。

【請求項13】

前記第２層内のＧｅの原子パーセンテージは２２％以上である、請求項１２に記載の電子デバイス。

【請求項14】

前記第２層はＳｂ及びＴｅをさらに含む、請求項１２に記載の電子デバイス。

【請求項15】

第１端子と、
第２端子と、
前記第１端子及び前記第２端子と電気的に接続された活性領域と
を含む電子デバイスであって、
前記活性領域は第１層及び第２層を含み、
前記第１層及び前記第２層は、カルコゲナイド材料を含む第２成分によって囲まれた複数の別個領域として分散される酸化物、窒化物又はカーバイドの材料を含む第１成分を含むヘテロジニアス層であり、
前記第１層が含むカルコゲナイド材料中のＧｅの原子濃度は、前記第２層が含むカルコゲナイド材料中のＧｅの原子濃度と異なる電子デバイス。

【請求項16】

前記第１成分は非カルコゲナイド材料を含む、請求項１５に記載の電子デバイス。

【請求項17】

前記デバイスは、リセット抵抗を有するリセット状態とセット抵抗を有するセット状態とを有し、前記リセット抵抗は、前記セット抵抗と比べて少なくとも１０倍大きい、請求項１に記載の電子デバイス。

【請求項18】

前記デバイスのリセット電流は１．３ｍＡ以下である、請求項１６に記載の電子デバイス。

【請求項19】

前記活性領域は、前記第１層と前記第２層との間に配置された第３層をさらに含み、
前記第３層は相変化材料を含む、請求項１に記載の電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電気及び光のメモリ及びスイッチとしての用途を有するカルコゲナイド材料に関する。詳しくは、本発明は、カルコゲナイド材料と電気コンタクトとのインターフェイスが改善されたカルコゲナイドデバイスに関する。最も詳しくは、本発明は、低いバージン抵抗値、低いＲ_ｓｅｔ、高い１０年保持温度、速いプログラミング速度、抵抗性「ヒータ」電極に対する良好なオーミックコンタクト、セット抵抗とリセット抵抗との間の大きなレンジ、低いプログラミングエネルギー要件、サイクル寿命にわたるセット抵抗とリセット抵抗との改善された整合性、及び長いサイクル寿命の少なくとも１つのような改善された動作特性を与える改善されたインターフェイスを有する多層材料構造に関する。

【0002】

関連出願の相互参照
本願は、２００６年６月１３日出願の「Multi-Layer Chalcogenide Devices」という名称の米国特許出願第１１／４５１，９１３号の一部継続出願、２００５年１２月１２日出願の「Chalcogenide Devices and Materials Having Reduced Germanium or Tellerium Content」という名称の米国特許出願第１１／３０１，２１１号の継続出願、及び２００５年８月９日出願の「Chalcogenide Devices Incorporating Chalcogenide Materials Having Reduced Germanium or Tellerium Content」という名称の米国特許出願第１１／２００，４６６号の一部継続出願である。これらの開示は本明細書に参照として組み込まれる。

【背景技術】

【0003】

カルコゲナイド材料は、スイッチング、メモリ、ロジック、及びプロセシング機能を示す商用電子材料の新興階級である。カルコゲナイド材料の基本原理は、１９６０年代にS.R.Ovshinskyによって進展した。それ以来、彼及び世界中の他者の多大な努力により、カルコゲナイド材料の基礎科学の進展及び用途分野の拡張が起こっている。

【0004】

カルコゲナイドデバイスに関する初期の研究により、活性カルコゲナイド材料のしきい電圧以上の電圧印加により抵抗状態から導通状態へのスイッチングが誘発される電気的スイッチング挙動が実証された。この効果は、オボニックしきいスイッチ（ＯＴＳ）に基づいており、依然カルコゲナイド材料の重要な実用的特徴となっている。ＯＴＳは、１０^１３サイクルを超える超高速スイッチング速度において高い再現性のスイッチングを与える。ＯＴＳの基本原理及び動作上の特徴は、例えば、特許文献１、２、３、及び４に提示されている。これらの開示は本明細書に参照として組み込まれる。また、非特許文献１及び２を含むいくつかの学会誌記事にも提示されている。これの開示も本明細書に参照として組み込まれる。

【0005】

カルコゲナイド材料の他の重要な用途は、電気及び光メモリデバイスである。一つのタイプのカルコゲナイドメモリデバイスは、メモリ動作の基礎として当該材料に利用可能な広いレンジの抵抗値を使用する。それぞれの抵抗値は、カルコゲナイド材料の別個の構造状態に対応し、当該状態の１つ以上を動作メモリ状態を画定するべく選択して使用することができる。カルコゲナイド材料は、結晶状態又は結晶相並びにアモルファス状態又はアモルファス相を示す。カルコゲナイド材料の異なる構造状態は、カルコゲナイド材料の所定体積又は領域内の結晶相とアモルファス相との相対比が異なる。抵抗値のレンジは一般に、カルコゲナイド材料のセット状態及びリセット状態によって制限される。セット状態は、電気的特性が主にカルコゲナイド材料の結晶部分によって制御される低抵抗構造状態である。リセット状態は、電気的特性が主にカルコゲナイド材料のアモルファス部分によって制御される高抵抗構造状態である。

【0006】

カルコゲナイドメモリ材料のそれぞれのメモリ状態は別個の抵抗値に対応し、それぞれのメモリ抵抗値は固有の情報内容を示す。動作については、カルコゲナイド材料は、所定の振幅及び継続時間の電流パルスを与えることにより、カルコゲナイド材料を所望レンジの抵抗を有する構造状態に変態させるべく特定のメモリ状態にプログラミングが可能である。カルコゲナイド材料に与えられるエネルギー量を制御することで、当該材料体積内の結晶相領域とアモルファス相領域との相対比を制御することができる。これにより、カルコゲナイド材料の構造（及びメモリ）状態を情報を格納するべく制御することができる。

【0007】

それぞれのメモリ状態は、当該状態の電流パルス特性を与えることによってプログラミングすることができる。それぞれの状態は、抵抗を測定することにより非破壊的に特定又は読み取ることができる。異なる状態間でのプログラミングが十分に可逆的である、メモリデバイスは、非常に多数のプログラミングサイクルにわたり書き込むことができ、実質的に無限のサイクル数にわたり読み出すことができるので、ロバストかつ信頼性のある動作が与えられる。カルコゲナイド材料の可変抵抗メモリ機能は、現在のところ、市場に登場し始めているＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｖｅｒｓａｌ（又はＵｎｉｆｉｅｄ）Ｍｅｍｏｒｙ）デバイスにおいて利用されているところである。ＯＵＭ型デバイスの基本原理及び動作は、例えば特許文献５、６、７、及び８に提示されている。これらの開示は、非特許文献３及び４を含むいくつかの学会誌と同様に本明細書に参照として組み込まれる。

【0008】

カルコゲナイド材料の挙動(スイッチング、メモリ、及びアキュムレーションを含む）及び化学的組成は、例えば特許文献９、１０、１１、１２、１３、１４、１５、１６、１７、１８、及び１９に記載されている。これらの開示は本明細書に参照として組み込まれる。これらの参考文献は、カルコゲナイド材料の挙動を支配するメカニズム案を提示する。当該参考文献はまた、結晶領域とアモルファス領域との相対比が電気及び光カルコゲナイドデバイスの動作中に変化する一連の部分的結晶状態を介しての結晶状態からアモルファス状態へ（及びその逆）の構造変態を記述する。

【0009】

また、カルコゲナイド材料及びデバイスの現在の商業的開発は、デバイスのアレイを製造する方向にある。カルコゲナイド材料は、従来のバイナリデータストレージによる又はマルチレベルスキームによる動作が可能な高密度のメモリ、ロジック、及びニューラルアレイに展望を与える。さらに、カルコゲナイドアレイは、高速、低コスト、及び高機能動作を可能にするメモリ性能及びデータ処理性能の双方を単一チップに集積する展望も与える。

【0010】

カルコゲナイド相変化メモリ及びスイッチの商業的展望をさらに広げるには、カルコゲナイド材料の化学的及び物理的特性の向上並びに製造プロセスの改良を考慮する必要がある。現在最も想定される近い将来のアプリケーションにおいては、カルコゲナイド材料は、メモリ状態がセット状態及びリセット状態に対応する又はほぼ対応するバイナリモードで動作される。これは、かかる状態の抵抗が最も大きなコントラストを与え、読み出し中における当該材料の状態を容易に区別できるからである。

【0011】

従来技術にて特定されてきた顕著な問題は、カルコゲナイドメモリデバイスのセット及び/又はリセット抵抗の、製造後デバイスの動作のいくつかの最初のサイクルにおける可変性に関する。カルコゲナイドメモリデバイスの典型的な製造プロセスでは、動力学的に抑制された又は構造的に無秩序な状態にある下部電気コンタクトにカルコゲナイド材料が堆積され、引き続き当該カルコゲナイド材料に上部電気コンタクトが堆積される。製造後かつ電流パルス印加前の当該デバイスの抵抗値を、当該デバイスのバージン抵抗値（Ｒ_{Ｖｉｒｇｉｎ}）という。電流パルスを引き続き印加すると、当該材料は、初期セット状態抵抗（Ｒ_{Ｓｅｔ，０}）を有する初期セット状態に到達する。初期セット状態（initial set state）は、より高い振幅の電流パルスを印加することにより最初リセット状態（first reset state）にリセットされる。最初リセット状態は、セット電流パルスを印加することによりセットにすることができる。これにより、セット状態抵抗Ｒ_{Ｓｅｔ，１}を有する他のセット状態が生じる。当該プロセスは複数のセット・リセットサイクルにわたって繰り返すことができる。サイクル時に到達されるそれぞれのセット状態に対して、抵抗Ｒ_{Ｓｅｔ，ｎ}を測定することができる。ここで、Ｒ_{Ｓｅｔ，ｎ}は、デバイスがｎ回リセットされた後に得られるセット状態の抵抗値に対応する。

【0012】

Ｒ_{Ｖｉｒｇｉｎ}及びＲ_{Ｓｅｔ，ｎ}の値を異なるサイクル（異なる値ｎで表される）で比較すると、バージン抵抗値とセット抵抗値には最初のいくつかのサイクルにわたって著しい違いが共通に観測される。最も著しい変化は通常、セット抵抗値が安定するまでのＲ_{Ｓｅｔ，０}からＲ_{Ｓｅｔ，１}まで、Ｒ_{Ｓｅｔ，２}まで等の偏差増加に伴いＲ_{Ｖｉｒｇｉｎ}とＲ_{Ｓｅｔ，０}との間に生じる。同様の可変性は、リセット状態の抵抗についても生じる。実際のメモリアプリケーションに対しては、セット抵抗又はリセット抵抗のいずれか可変性は望ましくない。これは、かかる抵抗値が、当該メモリ状態のインジケータとして共通に使用されるからである。セット抵抗又はリセット抵抗の可変性は、当該メモリ状態を信頼性及び再現性をもって確立及び検出するための回路のマージンを低減させた。

【0013】

従来技術デバイスの可変性の問題をなくすべく、実際のアプリケーションにおけるカルコゲナイドメモリデバイスの利用前に、フォーメーション処理を行う必要がある。フォーメーション処理は、デバイスの製造後の電気的コンディショニングを含み、当該デバイスに十分な回数のセット・リセットサイクルを受けさせることを伴う。これにより、当該デバイスのセット状態及び／又はリセット状態の抵抗を安定化させて、当該デバイスをその意図されたエンドユースへの準備が整うようにできる。カルコゲナイドスイッチング材料には、フォーメーション及びコンディショニングに同様の必要性が生じる。ここで、安定したしきい電圧が達成されるまでの一連の最初のいくつかのスイッチング事象にわたり、しきい電圧の可変性が共通して観測される。フォーメーション処理に関する時間及び費用ゆえに、これを（安定デバイス性能を達成するために必要な事象サイクル数を低減することにより）単純化するか又はこれを完全になくすことが望ましい。

【0014】

一般論として、２つの主要な因子が、カルコゲナイドメモリ及びスイッチングデバイスの抵抗及びしきい電圧の可変性に潜在的に寄与する。第一に、カルコゲナイド材料の化学的組成及び／又は物理的特性が、堆積の際のカルコゲナイド材料の構造状態に対し、並びにセット状態及びリセット状態を介するサイクルの際に当該構造状態が変化する程度に対し影響し得る。安定なセット抵抗、リセット抵抗、及びしきい電圧には、セット、リセット、及び／又はスイッチングの複数サイクルにわたってカルコゲナイドが安定かつ整合した構造形態が必要である。複数サイクルにわたって当該構造が変化する程度は、カルコゲナイドの組成に依存する。当該組成は、セットの際に形成される結晶相の結晶構造、特定抵抗値で表れる結晶相領域とアモルファス相領域との相対比、結晶相領域とアモルファス相領域の空間配置、並びに、構造再配置及び相変化に関する運動及び熱力学エネルギー障壁に影響を与える。かかる因子のいくつか又はすべてが、カルコゲナイドデバイスのセット抵抗、リセット抵抗、及び／又はしきい電圧の整合性に寄与し得る。

【0015】

化学的組成変化を介してのカルコゲナイドデバイスのセット抵抗及びリセット抵抗の可変性は、同時係属の特許出願第１１／４５１，９１３号（２００６年６月１３日出願の‘９１３号出願）、第１１／２００，４６６号（２００５年８月９日出願の‘４６６号出願）、及び第１１／３０１，２１１号（２００５年１２月１２日出願の‘２１１号出願）に記載されている。これらの開示は本明細書に参照として組み込まれる。詳しくは、‘９１３号、‘４６６号、及び‘２１１号出願は、例えばＧｅ_２Ｓｂ_２Ｔｅ_５のような標準の従来技術カルコゲナイド合金に対して相対的に低い濃度のＧｅ及び／又はＴｅを含むＧｅ、Ｓｂ、及びＴｅを有する一群のカルコゲナイド材料を開示する。バージン状態からの初期サイクルにおけるセット抵抗の可変性を低減又は除去し、及び完全なフォーメーションを完了するためのサイクルがほとんど又は全く必要ない、新規な材料が示された。

【0016】

カルコゲナイド材料の抵抗及び／又はしきい電圧の可変性に寄与し得る第二の因子は、当該カルコゲナイド材料と、カルコゲナイドデバイスの上部及び下部電気コンタクトの一方又は双方とのインターフェイスの品質である。カルコゲナイドデバイスの被測定抵抗が当該コンタクトのインターフェイス領域の抵抗を含むので、当該インターフェイスの特性の可変性は、抵抗値の可変性を生じ得る。

【0017】

したがって、当該インターフェイスの品質、並びにそれがカルコゲナイドデバイスのセット抵抗、リセット抵抗、プログラミング電流、及び／又はしきい電圧の再現性及び整合性に与える影響を向上させると同時に当該デバイスの実際の寿命を延ばす必要がある。

【先行技術文献】

【特許文献】

【0018】

【特許文献1】米国特許第３，２７１，５９１号明細書

【特許文献2】米国特許第５，５４３，７３７号明細書

【特許文献3】米国特許第５，６９４，１４６号明細書

【特許文献4】米国特許第５，７５７，４４６号明細書

【特許文献5】米国特許第６，８５９，３９０号明細書

【特許文献6】米国特許第６，７７４，３８７号明細書

【特許文献7】米国特許第６，６８７，１５３号明細書

【特許文献8】米国特許第６，３１４，０１４号明細書

【特許文献9】米国特許第６，６７１，７１０号明細書

【特許文献10】米国特許第６，７１４，９５４号明細書

【特許文献11】米国特許第６，０８７，６７４号明細書

【特許文献12】米国特許第５，１６６，７５８号明細書

【特許文献13】米国特許第５，２９６，７１６号明細書

【特許文献14】米国特許第５，５３６，９４７号明細書

【特許文献15】米国特許第５，５９６，５２２号明細書

【特許文献16】米国特許第５，８２５，０４６号明細書

【特許文献17】米国特許第５，６８７，１１２号明細書

【特許文献18】米国特許第５，９１２，８３９号明細書

【特許文献19】米国特許第３，５３０，４４１号明細書

【特許文献20】米国特許出願公開第２００３／００７１２８９号明細書

【特許文献21】米国特許出願公開第２００４／００１２２２８号明細書

【非特許文献】

【0019】

【非特許文献1】S.R.Ovshinsky,“Reversible Electrical Switching Phenomena in Disordered Structures,”Physical Review Letters, vol.21, p.1450-1453 (1969)

【非特許文献2】S.R.Ovshinsky and H. Fritzsche,“Amorphous Semiconductors for Switching, Memory, and Imaging Applications,”IEEE Transactions on Electron Devices, vol.ED-20, p.91-105 (1973)

【非特許文献3】Pirovana et al.,“Low Field Amorphous State Resistance and Threshold Voltage Drift in Chalcogenide Materials”IEEE Transactions on Electron Devices, vol.51, p.714-719 (2004)

【非特許文献4】Weiss, “Morphing Memory,”IEEE Spectrum, vol.167, p.363-364 (2005)

【発明の概要】

【0020】

本発明は、カルコゲナイドメモリ及びスイッチングデバイスの実施例を与える。当該デバイスは、２つの電気端子間に延在するメモリ又はスイッチング材料を含む活性領域を備える。一実施例では、活性領域は、２つ以上の層を含み、当該層の少なくとも１つにおいてカルコゲナイド材料を含む。他実施例では、活性領域の層の少なくとも１つは、カルコゲナイド材料及びその中に成分として分散されたプロモータ材料を含むヘテロジニアス層である。プロモータ成分は、ヘテロジニアス層内の1つ以上の別個の領域に分散されて、以下のような性能上の利点を与える。当該ヘテロジニアス等と電気コンタクトとのインターフェイス抵抗の低減、デバイス動作のコンディショニング要件の緩和、リセット電流の低減、活性領域のリセット抵抗とセット抵抗とのコントラスト増大、及び活性領域のセット速度向上である。

【0021】

実施例に係る電子デバイスが与えられる。本電子デバイスは、第１端子と、第２端子と、当該第１及び第２端子と電気的に接続されたメモリ材料活性領域とを含む。メモリ材料の活性領域は、第１層及び第２層とを含む。一実施例では、第１層は、オペレーショナル成分及びプロモータ成分を含むヘテロジニアス層である。オペレーショナル成分は、カルコゲナイド材料、メモリ材料、又はスイッチング材料であってよい。プロモータ成分は、ヘテロジニアス層内に１つ以上の別個の領域として分散され、オペレーショナル成分によって全体的に取り囲まれる。プロモータ成分は一般に絶縁又は抵抗材料であり、酸化物、窒化物、カルコゲナイド、又は、カルコゲナイド材料の化学的組成とは区別される非カルコゲナイド材料であってよい。一実施例では、第２層はカルコゲナイド材料である。他実施例では、第２層は、プロモータ成分を含むカルコゲナイド材料である。

【0022】

他実施例に係る電子デバイスが与えられる。本電子デバイスは、第１端子と、第２端子と、当該第１端子から当該第２端子へ延びる活性領域とを含む。活性領域は、第１端子と電気的に接続された第１層と、第２端子と電気的に接続された第２層と、当該第１層と当該第２層との間に配置された第３層とを含む。第３層は、第１及び第２層と電気的に接続される。第１、第２、及び第３層の１つ以上は、カルコゲナイド材料、メモリ材料、又はスイッチング材料であってよい。第１、第２、及び第３層の１つ以上は、オペレーショナル成分及びプロモータ成分を含むヘテロジニアス層であってよい。

【図面の簡単な説明】

【0023】

【図1】エネルギー又は電流の機能としてのカルコゲナイド材料の抵抗を表す概略図である。

【図2】カルコゲナイド材料の電流対電圧関係の対称的な実施例を表す概略図である。

【図3】本発明に係るホモジニアス及び／又はヘテロジニアス材料層の様々な組み合わせを有する二重層デバイスの実施例を示す。

【図4】本発明に係るホモジニアス及び／又はヘテロジニアス材料層の様々な組み合わせを有する二重層デバイスの実施例を示す。

【図5】本発明に係るホモジニアス及び／又はヘテロジニアス材料層の様々な組み合わせを有する二重層デバイスの実施例を示す。

【図6】２００Å厚のＧｅ_１８Ｓｂ_３７Ｔｅ_４５下部層及び５５０Å厚のＧｅ_２Ｓｂ_２Ｔｅ_５上部層を二重層デバイスの活性領域に含む二重層デバイスの抵抗対電流関係である。

【図7】図６の二重層デバイスの電流対電圧関係である。

【図8】複数の動作サイクルにわたる図６の二重層デバイスのリセット抵抗及びセット抵抗を示す。

【図9】２００Å厚の８％ＳｉＯ_２含有Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５下部層及び５５０Å厚のＧｅ_２Ｓｂ_２Ｔｅ_５上部層を二重層デバイスの活性領域に含む二重層デバイスの抵抗対電流関係を示す。

【図10】図９の二重層デバイスの電流対電圧関係を示す。

【図11】複数の動作サイクルにわたる図９の二重層デバイスのリセット抵抗及びセット抵抗を示す。

【図12】２００Å厚のＧｅ_１８Ｓｂ_３７Ｔｅ_４５下部層及び５５０Å厚の８％ＳｉＯ_２含有Ｇｅ_２Ｓｂ_２Ｔｅ_５上部層を活性領域に含む二重層デバイスの抵抗対電流関係を示す。

【図13】図１２の二重層デバイスの電流対電圧関係を示す。

【図14】複数の動作サイクルにわたる図１２の二重層デバイスのリセット抵抗及びセット抵抗を示す。

【図15】２００Å厚のＧｅ_１８Ｓｂ_３７Ｔｅ_４５下部層及び５５０Å厚の１０％ＳｉＯ_２含有Ｇｅ_２Ｓｂ_２Ｔｅ_５上部層を活性領域に含む二重層デバイスの抵抗対電流関係を示す。

【図16】図１５の二重層デバイスの電流対電圧関係を示す。

【図17】複数の動作サイクルにわたる図１７の二重層デバイスのリセット抵抗及びセット抵抗を示す。

【図18】本明細書に提示される様々な構成の二重層デバイスの抵抗対電流関係の比較を示す。

【発明を実施するための形態】

【0024】

本発明は、所定の好ましい実施例により記載されるが、本明細書に記載の利点及び特徴のすべてを与えるわけではない実施例を含む当業者に明らかな他実施例もまた本発明の範囲内にある。したがって、本発明の範囲は添付の特許請求の範囲を参照することによってのみ画定される。

【0025】

カルコゲナイドデバイスの分野における課題の１つは、活性カルコゲナイド材料と、デバイス性能を最適化する周囲デバイス構造との有効な組み合わせを特定することにあった。カルコゲナイドメモリデバイスの望ましい性能特性には、高リセット抵抗、低セット抵抗、高セット速度、長いサイクル寿命、低リセット電流、安定性かつ再現性のある動作、及び製造後フォーメーションのほぼ又は全くの不要性がある。理想的には、当該好ましい動作特性のすべてを、製造可能なデバイス構造内の単一カルコゲナイド材料によって同時に達成することが望ましい。しかし、実際には、当該望ましい動作特性のいくつかの最適化は、他の望ましい動作特性を犠牲にして生じることがわかっている。例えば、Ｇｅ_２Ｓｂ_２Ｔｅ_５は広く使用されるカルコゲナイド材料である。Ｇｅ_２Ｓｂ_２Ｔｅ_５により、高リセット抵抗及び低リセット電流という利点が得られるが、高バージン抵抗、低セット速度、高セット抵抗、及び相対的に厳しいフォーメーション要件という欠点を被る。

【0026】

理論で拘束するわけではないが、Ｇｅ_２Ｓｂ_２Ｔｅ_５の有害な動作特性に部分的に寄与すると考えられている因子は、Ｇｅ_２Ｓｂ_２Ｔｅ_５と、電気信号をＧｅ_２Ｓｂ_２Ｔｅ_５に与えるデバイス構造のコンタクトとの間に形成されるインターフェイスの低品質である。当該コンタクトは、本明細書において電気コンタクト、端子、又は電極と称する。Ｇｅ_２Ｓｂ_２Ｔｅ_５とコンタクトとして通常使用される多くの高抵抗材料との良好な接触を形成することは困難であると実験的に決定されている。良好な接触を形成できないことが、Ｇｅ_２Ｓｂ_２Ｔｅ_５系デバイスの高いバージン抵抗及びセット抵抗に、及び長期のサイクルにわたる当該デバイスの故障に寄与すると考えられている。

【0027】

１つの理論のもとでは、Ｇｅ_２Ｓｂ_２Ｔｅ_５と電気コンタクトとのインターフェイスは、酸化ゲルマニウム相のフォーメーションを介して損なわれる。酸化ゲルマニウム相のフォーメーションは、デバイス製造中、又はセット・リセットサイクルの繰り返し時のデバイス動作中のいずれかにおいて生じると考えられている。酸化ゲルマニウム相の特性は、時間を経て又はサイクルの際に進展する。この進展は、エンドユーザによる実際の動作に先立つデバイスコンディショニングの必要性に寄与する。さらに、酸化物一般と同様、酸化ゲルマニウム相は抵抗性であり、デバイスのセット抵抗をカルコゲナイド材料の構造状態により支配される抵抗以上に測定可能に増大させる効果がある。

【0028】

酸化ゲルマニウム相の有害な影響を抑えようとすることは、同時係属親出願第１１／４５１，９１３号（‘９１３号出願）、第１１／２００，４６６号（‘４６６号出願）、及び第１１／３０１，２１１号（‘２１１号出願）に記載される発明の動機となった。これらの開示は本明細書に参照として組み込まれる。‘９１３号、‘４６６号、及び‘２１１号出願は、相対的に低Ｇｅ濃度を有するカルコゲナイド材料を対象とする。カルコゲナイド組成におけるＧｅ濃度の低減が、酸化ゲルマニウム相のフォーメーションを抑制してカルコゲナイドデバイスの性能を向上させると予想されている。‘９１３号、‘４６６号、及び‘２１１号出願に記載されているように、低Ｇｅ濃度カルコゲナイド合金は、低いバージン抵抗及びセット抵抗並びにフォーメーションの必要性の大幅な低減を示した。

【0029】

これは、改善されたインターフェイスが低Ｇｅ濃度カルコゲナイド合金と共通電極材料との間に形成されることを示唆する。当該改善されたインターフェイスは、抵抗性酸化ゲルマニウム相のフォーメーション及び／又は低Ｇｅ濃度カルコゲナイド合金と共通電極材料との低抵抗コンタクトのフォーメーションの抑制に起因する。低Ｇｅ濃度カルコゲナイド合金はまた、セット速度を向上させることを示した。しかし、低Ｇｅ濃度カルコゲナイド合金を含むデバイスとＧｅ_２Ｓｂ_２Ｔｅ_５を含むデバイスとの特性を十分に比較評価することにより、低Ｇｅ濃度カルコゲナイド合金が低リセット抵抗及び高リセット電流を生じさせることが示される。

【0030】

低Ｇｅ濃度カルコゲナイドデバイス及びＧｅ_２Ｓｂ_２Ｔｅ_５デバイスに対して得られる結果に基づいて、単一デバイスシステムにおいて各デバイスの有利な特徴を組み合わせることが望ましい。本発明は部分的には、この目的を対象とする。本発明は、２つ以上の端子を有するカルコゲナイドメモリ又はスイッチングデバイスのカルコゲナイド材料と１つ以上の電気コンタクトとの改善されたインターフェイスを有する一方で、高リセット抵抗及び／又は低リセット電流を達成するカルコゲナイドデバイスを与える。

【0031】

本発明の目的には、活性カルコゲナイド材料と電気コンタクトとのインターフェイスにて低抵抗を有するカルコゲナイドデバイスの実現がある。カルコゲナイド材料と電気コンタクトとのインターフェイスにおける抵抗は、本明細書においてインターフェイス抵抗又はコンタクト抵抗と称する。カルコゲナイドデバイスの被測定抵抗は、頂部及び底部コンタクトの抵抗、頂部及び底部コンタクトにおけるインターフェイス抵抗、及び頂部コンタクトと底部コンタクトとの間に配置されたカルコゲナイド材料の抵抗を含む。頂部コンタクトと底部コンタクトとの間に配置され、かつ、インターフェイスから離れたカルコゲナイド材料は、本明細書においてバルクカルコゲナイド材料と称する。頂部コンタクトと底部コンタクトとの間に配置されたデバイスの領域は、本明細書においてデバイスの活性領域と称する。また、当該活性領域に配置された単数又は複数の材料もまた、本明細書においてデバイスの活性材料と称する。活性領域がカルコゲナイド材料を含む場合は、本明細書において活性カルコゲナイド領域と称する。

【0032】

一般に、カルコゲナイドデバイスの被測定抵抗は、主にバルクカルコゲナイド材料の抵抗によって制御されることが望ましい。この目的が望ましいのは、相変化（例えば、カルコゲナイド材料の体積内のアモルファス領域と結晶領域との相対比の変化）の際に生じるカルコゲナイド材料の抵抗の違いが、異なるメモリ状態を区別かつ画定するべく使用され得るからである。メモリデバイスが有効となるためには、異なるメモリ状態の抵抗が容易に区別可能となって当該デバイスに格納された情報の正確かつ明りょうな読み出しが可能となる必要がある。

【0033】

頂部及び底部コンタクトの一方又は双方におけるインターフェイス抵抗が、酸化ゲルマニウムのような持続性抵抗相の存在に大きく依存する場合、異なるメモリ状態を容易に区別する能力が損なわれる。例えば、インターフェイスにおける抵抗が無限大である限られた場合を想定する。かかる場合、デバイスの被測定抵抗は、バルクカルコゲナイド材料の抵抗にかかわらず無限大となる。その結果、カルコゲナイド材料の状態は被測定抵抗に何ら影響を与えないので、カルコゲナイド材料の相変化に伴う抵抗変化が検出不能となる。このシナリオでは、カルコゲナイド材料の異なる構造状態によって表される異なるメモリ状態は、デバイス抵抗の測定に基づいては区別不能かつ分解不能となる。

【0034】

しかし、インターフェイス抵抗の増大に伴い、バルクカルコゲナイド材料の被測定抵抗への寄与が増大し、当該構造状態の変化に伴うカルコゲナイド材料の抵抗変化は、被測定抵抗に有意な寄与を与える。したがって、異なるメモリ状態を検出かつ分解する能力が向上する。インターフェイス抵抗がないという制限においては、デバイスの被測定抵抗がバルクカルコゲナイド材料の抵抗により制御され、バルクカルコゲナイド材料の任意の抵抗変化がより容易に検出可能となる。インターフェイス抵抗の問題が、デバイスのセット状態に対して最も顕著となる理由は、カルコゲナイド抵抗がセット状態に対して最も低いからである。これは、デバイスがセット状態にある場合はインターフェイス抵抗が被測定抵抗に対して比例的に大きな影響を与えるということを意味する。

【0035】

インターフェイス抵抗を制御する方策は基本的に、電気コンタクトに使用される材料への又はカルコゲナイドメモリ又はスイッチング材料の組成への修正を含み得る。電気コンタクトに使用される材料はしばしばプロセス要件の制約を受けるので、最も性能がよく、最も便利で、及び広く使用される電気コンタクト材料に対して高品質かつ低抵抗のコンタクトを形成するカルコゲナイド材料を特定することが望ましい。これが、本発明で追求される一方策である。

【0036】

上部及び下部コンタクトの一方又は双方における低インターフェイス抵抗に加え、メモリデバイスのメモリ状態が広いレンジの抵抗値に及ぶようにするのがさらに望ましい。バイナリメモリデバイスの場合、広いレンジの抵抗値によって、メモリ状態（典型的にはセット状態及びリセット状態）の向上した分解能が得られ、当該２つの状態の区別が単純化される。マルチ状態メモリデバイスでは、広いレンジの抵抗値によって、状態間の所定分解能に対して多数のメモリ状態が得られる。したがって、改善されたインターフェイス抵抗の目的を達成する場合、セット状態の抵抗とリセット状態の抵抗との大きな違いを維持しながらそのようにすることが好ましい。以下にさらに詳細に説明するが、本発明の実施例は、高品質かつ低抵抗のインターフェイスを示すカルコゲナイドデバイスを与える。さらに実施例は、高抵抗リセット状態が組み合わせられた低抵抗インターフェイスを有するカルコゲナイドデバイスを含む。

【0037】

本発明の実施例は、２つ以上の層を含む活性領域を有するカルコゲナイドデバイスを含む。ここで、各層は異なる化学的組成を有し、当該層の少なくとも１つはカルコゲナイド材料を含む。本明細書で使用されるとおり、活性領域とは、メモリ又はスイッチングデバイスのような電子デバイスの２つ以上のコンタクトの間に配置された領域を称する。一実施例では、電子デバイスはカルコゲナイドデバイスである。ここで、活性カルコゲナイド領域は、２端子デバイス構成における上部コンタクトと下部コンタクトとの間に配置される。

【0038】

一実施例では、活性領域は、区別可能な化学的組成を有する２つのカルコゲナイド層を含む。本実施例では、当該層の一方が、上部又は下部コンタクトのいずれかとの高品質及び／又は低抵抗のインターフェイスを与えるように設計される一方で、他層は、当該他層と同等の特性よりも優れた少なくとも１つの性能特性を有するように設計される。一実施例では、当該層の一方がＧｅ_２Ｓｂ_２Ｔｅ_５又はＧｅリッチ（Ge-rich）合金であり、他層がＧｅリーン（Ge-lean）カルコゲナイド合金である。これらは、例えば‘４６６出願及び‘２１１号出願に記載されている。他実施例では、当該層の一方がＧｅ_２Ｓｂ_２Ｔｅ_５又はＧｅリッチ合金であり、他層がＳｂ又はＳｂリッチ合金である。

【0039】

本発明の他実施例は、上部コンタクトとのインターフェイスをなす上部層と、下部コンタクトとのインターフェイスをなす下部層と、当該上部及び下部カルコゲナイド層の間に配置された第３層とを有する３層（カルコゲナイド及び／又はＳｂ）を含む活性領域を含む。本実施例では、上部及び下部カルコゲナイドインターフェイス層はそれぞれ、上部及び下部コンタクトとの高品質及び／又は低抵抗のインターフェイスを与えるように設計される。他方、残りの中間層は、当該上部及び下部カルコゲナイド層の一方又は双方と同等の特性を上回る性能特性を有するように設計される。上部及び下部カルコゲナイドインターフェイス層は、同じ又は異なる組成を有してよい。また、中間カルコゲナイド層は、上部及び下部カルコゲナイドインターフェイス層の少なくとも一方とは異なる組成を有する。一実施例では、上部及び下部カルコゲナイドインターフェイス層は、‘９１３号、‘４６６号、及び‘２１１号出願に記載されているようなＧｅリーン又はＳｂリッチカルコゲナイド合金を含み、中間カルコゲナイド層はＧｅ_２Ｓｂ_２Ｔｅ_５である。

【0040】

デバイスの活性領域において異なるカルコゲナイド組成を有する２つ以上の層を組み合わせることにより、本発明は、単一デバイス構造における異なる組成の望ましい特性の利点を得ることで性能特性の改善を達成する。例えば、Ｇｅ_２Ｓｂ_２Ｔｅ_５の有利なリセット抵抗及びＧｅリーンカルコゲナイド組成の低バージン抵抗が単一デバイス構造において達成できる。さらに、以下で十分に説明するように、当該層の少なくとも一方の内部のプロモータ材料をさらに組み合わせることにより、相変化デバイスの性能（例えば低減されたリセットプログラミング電流）を改善するのと同時に、カルコゲナイド材料、メモリ材料、又はスイッチング材料と１つ以上の電気コンタクトとのインターフェイスの品質を改善することができる。

【0041】

実施例の説明の前に、カルコゲナイド材料の基本的動作原理を検討することは有益である。上述のように、カルコゲナイドメモリデバイス及びデバイスアレイの動作中のカルコゲナイド材料の重要な特徴は、２つ以上の構造状態間で相変態する能力にある。（メモリアプリケーションでの相変態の重要性に促されて、カルコゲナイド材料を相変化材料と呼ぶ人もいるので、本明細書ではカルコゲナイド材料をそのように称することとする。）カルコゲナイド材料は、結晶状態、１つ以上の部分的結晶状態、及びアモルファス状態を含む構造状態を有する。

【0042】

結晶状態は、単結晶状態又は多結晶状態であり得る。本明細書で使用されるとおり、部分的結晶状態とは、アモルファス部分及び結晶部分を含む所定体積のカルコゲナイド材料の構造状態のことである。一般に、複数の部分的結晶状態は、アモルファス部分及び結晶部分の相対比に基づいて区別される相変化材料のために存在する。分別結晶化度は、カルコゲナイド相変化材料の構造状態を特徴付ける１つの方法である。結晶状態の分別結晶化度は１００％であり、アモルファス状態の分別結晶化度は０％であり、部分的結晶状態は、０％（アモルファス限界）と１００％（結晶限界）との間で連続的に変化する分別結晶化度を有する。したがって、相変化カルコゲナイド材料は、分別結晶化度０％から１００％の間で包括的に変化する複数の構造状態間で変態することができる。

【0043】

カルコゲナイド材料の構造状態間での変態は、当該カルコゲナイド材料にエネルギーを与えることにより誘発される。様々な形態のエネルギーが、カルコゲナイド材料の分別結晶化度に影響を与えて構造変態を誘発することができる。適切な形態のエネルギーには、カルコゲナイド材料に電気的、熱的、又は光学的影響を誘発する電気エネルギー、熱エネルギー、光エネルギー、又は他の形態のエネルギー（例えば粒子ビームエネルギー）が含まれる。異なる形態のエネルギーを組み合わせることによっても構造変態を誘発できる。カルコゲナイド材料のエネルギー環境を制御することにより、分別結晶化度の連続的かつ可逆的な可変性が達成できる。結晶状態は、部分的結晶又はアモルファス状態に変態可能であり、部分的結晶状態は異なる部分的結晶状態及び結晶又はアモルファス状態のいずれかに変態可能である。また、アモルファス状態は、カルコゲナイド材料のエネルギー環境を適切に制御することにより部分的結晶状態又は結晶状態に変態可能である。構造変態を誘発するための電気エネルギーの使用に関し、以下の説明に提示されることが考慮される。

【0044】

構造変態を誘発するための電気エネルギーの使用は典型的に、カルコゲナイド材料に電気（電流又は電圧）パルスを印加することに依存する。カルコゲナイド材料に印加される電気パルスの振幅及び／又は継続時間を制御することにより、分別結晶化度を連続的に変化させることができる。カルコゲナイド材料の構造への電気エネルギーの影響は、与えられる電気エネルギー量に伴う又はカルコゲナイド材料に印加される電流又は電圧パルスの振幅に伴う低電界電気抵抗の変化によって表されることが多い。カルコゲナイド材料の低電界電気抵抗（Ｒ）を電気エネルギー又は電流パルス振幅（エネルギー／電流）の関数として表す代表的表現を図１に示す。図１は、カルコゲナイド材料の低電界電気抵抗の変化を示す。これは、様々な振幅の電気エネルギー又は電流のパルスから得られ、抵抗対電流プロット又はＲ−Ｉプロットと一般に称される。

【0045】

抵抗プロットには、電気エネルギーに対するカルコゲナイド材料の２つの特性的応答レジームが含まれる。当該レジームは、図１に示される垂直破線１０でほぼ区切られる。線１０の左までのレジームは、カルコゲナイド材料のアキュムレーションレジームと称してよい。アキュムレーションレジームは、電気エネルギーの増大に伴いほぼ一定の又は徐々に変化する電気抵抗によって区別される。当該レジームは最後には、パーコレーション経路が到達するポイントで抵抗が急激に減少する。パーコレーションとは、例えば、砂の中のスチール製ボールベアリングのように非導通媒体中に導通経路が確立されることをいう。かかる媒体中の電気伝導性は、ボールベアリングのパーセンテージが低ければ非常に低い。所定のパーセンテージにおいてボールベアリングが接触し、導通経路が形成される。その後、ボールベアリングのパーセンテージがさらに増加しても電気伝導性が著しく変化することはない。したがって、アキュムレーションレジームは、エネルギー増加方向において抵抗プロットの最も左にあるポイント２０からプラトー領域（一般に３０で示される）を通って延びる。プラトー領域は、結果的に得られる抵抗変化が小さいか、又は電気抵抗の急激な増大が引き続き生じるセットポイント若しくは状態４０まで徐々に上がる複数のポイントのレンジに対応する。プラトー３０は水平又は傾斜であってよい。

【0046】

抵抗プロットの左側をアキュムレーションレジームと称するのは、エネルギーが印加されるにつれてカルコゲナイド材料の構造状態が連続的に進展し、当該構造状態の分別結晶化度が印加されたエネルギーの総累積に相関するからである。最も左にあるポイント２０は、最も低い分別結晶化度を有するアキュムレーションレジームの構造状態に対応する。この状態は、完全なアモルファス状態であるか又は所定の残留結晶分を含み得る。エネルギーが加えられるにつれて分別結晶化度が増加する。また、カルコゲナイド材料の変態は、プラトー３０に沿った複数の部分的結晶状態の中でも印加エネルギーが増加する方向に向かう。選択されたアキュムレーション状態（アキュムレーション領域内の構造状態）は、図１に四角形でマークしている。

【0047】

印加エネルギーのしきい量のアキュムレーションの際、パーコレーション経路が確立されると、カルコゲナイド材料の分別結晶化度は、電気抵抗の劇的増大及びセット状態４０の安定を特徴とするセット変態に影響を与えるのに十分な程度に増大する。アキュムレーションレジームにおける構造変態は、プラトー領域３０内において印加エネルギーを増大させる方向に進展しカルコゲナイド材料のアモルファス化又はリセットによってのみ可逆的であるという点で一方向性である。

【0048】

図１に示された挙動は、必要なエネルギー又は電流を印加することによりカルコゲナイド材料を含むデバイスをセット及びリセットする多数のサイクルにわたって再現性がある。ひとたびリセット状態が得られると、低振幅の電流パルスを再び印加することができて、カルコゲナイド材料のアキュムレーション応答を後戻りさせることができる。したがって、セット状態とリセット状態との間のサイクルを複数回にわたって続けること、すなわち高メモリサイクル寿命のための必須機能が可能となる。

【0049】

理論で拘束するわけではないが、本発明者は、アキュムレーションレジームにおいてカルコゲナイド材料にエネルギーを付加することが、新たな結晶ドメインの核生成若しくは既存の結晶ドメインの成長又はこれらの組み合わせを通じて分別結晶化度の増大につながると考えている。分別結晶化度の増加にもかかわらず電気抵抗がプラトー３０に沿って徐々にのみ変化する理由は、複数の結晶ドメインが互いに相対的に隔離されて形成又は成長し、２つのデバイス電極間のカルコゲナイド材料の橋渡しをする隣接結晶ネットワークのフォーメーションを防止するからと考えられている。このタイプの結晶化は、サブパーコレーション結晶化と称してよい。セット変態はパーコレーションしきい値に一致する。パーコレーションしきい値にて、当該２つのデバイス電極間のカルコゲナイド材料内に、隣接して相互接続された結晶ネットワークが形成される。

【0050】

かかるネットワークは、例えば結晶ドメインのサイズが隣接ドメインに突き当たるほどに増大する場合に形成される。カルコゲナイド材料の結晶相はアモルファス相よりも低抵抗なので、パーコレーションしきい値は、カルコゲナイド材料を通る隣接低抵抗導通経路のフォーメーションに対応する。その結果、パーコレーションしきい値は、カルコゲナイド材料の抵抗の劇的増大を特徴とする。アキュムレーションレジームの最も左にあるポイントは、隣接結晶ネットワークを欠いたアモルファス状態又は部分的結晶状態であり得る。サブパーコレーション結晶化は、初期アモルファス又は部分的結晶状態で開始する。そして、パーコレーションしきい値が達成されてセット変態が生じるまで、ますます高い分別結晶化度を有する複数の部分的結晶状態を通じて進展する。

【0051】

図１の線１０の右側のレジームは、ダイレクトオーバーライトレジーム又はダイレクトオーバーライト領域と称してよい。ダイレクトオーバーライトレジームは、セット状態４０から複数の中間状態（一般に５０で示される）を通ってリセットポイント又は状態６０まで延びる。ダイレクトオーバーライトレジームの様々なポイントは、カルコゲナイド材料のダイレクトオーバーライト状態と称してよい。選択されたダイレクトオーバーライト状態は、図１に丸形でマークしている。図１に示されるように、ダイレクトオーバーライトレジームにおける構造変態は、カルコゲナイド材料に電流又はエネルギーパルスを印加することによって誘発される。

【0052】

ダイレクトオーバーライトレジームでは、カルコゲナイド材料の抵抗は、印加エネルギーパルスの振幅によって変化する。ダイレクトオーバーライトレジームの特定状態の抵抗は、カルコゲナイド材料の構造状態の特性であって、当該カルコゲナイド材料の構造状態は、ダイレクトオーバーライト領域に印加される電流パルスの振幅によって決まる。カルコゲナイド材料の分別結晶化度は、電流パルスの振幅が増加するにつれて減少する。

【0053】

分別結晶化度は、セットポイント４０又はその近傍にあるダイレクトオーバーライト状態に対して最も高く、リセット状態６０が近づくにつれて徐々に減少する。カルコゲナイド材料は、セット状態４０にて隣接結晶ネットワークを有する構造状態から、リセット状態６０にて隣接結晶ネットワークが存在しないアモルファス若しくは実質的にアモルファス又は部分的結晶の状態へ変態する。増加振幅を有する電流パルスの印加は、結晶ネットワークの一部をアモルファス相に変換する効果があり、究極的にはカルコゲナイド材料における隣接高電導結晶経路の破壊又は中断をもたらす。その結果、カルコゲナイド材料の抵抗は、ダイレクトオーバーライト領域内で印加電流パルスの振幅が増加するにつれて増大する。

【0054】

アキュムレーション領域とは対照的に、ダイレクトオーバーライト領域にて生じる構造変態は可逆的かつ二方向性である。これがこの領域にその名称を与える。上述のように、ダイレクトオーバーライト領域の各状態は、その抵抗及び電流パルス振幅によって特定することができる。ここで、当該電流パルス振幅の印加が、当該状態の特定抵抗値を生成する分別結晶化度の変化を誘発する。

【0055】

引き続いて電流パルスを印加することにより、分別結晶化度は、カルコゲナイド材料の初期状態の分別結晶化度よりも増加又は減少する。引き続いての電流パルスが、初期状態を確立するのに使用されたパルスよりも高い振幅を有する場合、カルコゲナイド材料の分別結晶化度は減少して、当該構造状態は、初期状態からダイレクトオーバーライト抵抗曲線に沿って高抵抗リセット状態に向かって変態する。同様に、引き続いての電流パルスが、初期状態を確立するのに使用されたパルスよりも低い振幅を有する場合、カルコゲナイド材料の分別結晶化度は増加して、当該構造状態は、初期状態からダイレクトオーバーライト抵抗曲線に沿って低抵抗リセット状態に向かって変態する。

【0056】

ＯＵＭ（Ｏｖｏｎｉｃ Ｕｎｉｆｉｅｄ（又はＵｎｉｖｅｒｓａｌ）Ｍｅｍｏｒｙ）アプリケーションでは、カルコゲナイド材料のダイレクトオーバーライト状態は、メモリデバイスの別個のレベルを画定するべく使用される。最も一般的には、メモリデバイスは、ダイレクトオーバーライト状態の２つをメモリ状態として利用するバイナリメモリデバイスである。ここで、別個の情報値（例えば「０」又は「１」）が各状態に関連付けられる。したがって、各メモリ状態は、カルコゲナイド材料の別個の構造状態に対応する。各構造状態が、例えば図１のダイレクトオーバーライト状態により例示されるような別個の抵抗値により特徴付けられるので、当該状態の読み出し又は特定は、当該材料（又はデバイス）の抵抗を測定することにより行われる。本明細書では、カルコゲナイド材料を特定のメモリ状態に関連付けられた構造状態に変態させる操作を、カルコゲナイド材料のプログラミング、カルコゲナイド材料への書き込み、又はカルコゲナイド材料への情報格納と称してよい。

【0057】

上述のような読み出しを容易にして読み出しエラーを最小限にするためには、当該２つの状態の抵抗のコントラストが大きくなるようにバイナリメモリデバイスのメモリ状態を選択することが好ましい。典型的には、セット状態（又はセット状態に近い状態）及びリセット状態（又はリセット状態に近い状態）が、バイナリメモリアプリケーションにおけるメモリ状態として選択される。抵抗のコントラストは、カルコゲナイドの化学的組成、デバイス中のカルコゲナイド材料の厚さ、及びデバイスの幾何形状のような詳細に左右される。

【0058】

例えば、組成Ｇｅ_２２Ｓｂ_２２Ｔｅ_５６、厚さ約６００オングストローム（Å）、及び孔径約０．１マイクロメートル（μｍ）未満を有する典型的な２端子デバイス構造の相変化材料層に対しては、リセット状態の抵抗は約１００−１０００キロオーム（ｋΩ）であり、セット状態の抵抗は約１０ｋΩ未満である。一般に、相変化材料は、リセット状態で約１００−１０００ｋΩのレンジの抵抗を、セット状態で約０．５−５０ｋΩの抵抗を示す。

【0059】

好ましい相変化材料では、リセット状態の抵抗は、セット状態の抵抗よりも少なくとも２倍以上である。バイナリ（デバイス当たり単一ビット）メモリアプリケーションに加え、カルコゲナイド材料は、ダイレクトオーバーライト状態の中から３つ以上の状態を選択して各状態に情報値を関連付けることにより、デバイス当たりノンバイナリ又はマルチビットのメモリデバイスとして利用することができる。ここで、各メモリ状態は、カルコゲナイドの別個の構造状態に対応して別個の抵抗値を特徴とする。

【0060】

メモリ材料に加え、本発明はスイッチング材料へさらに拡張される。カルコゲナイド材料の代表的な電気スイッチング特性は、図２に概略的に示される。これは、カルコゲナイド材料のＩ−Ｖ（電流−電圧）特性を示す。図２に示されるＩ−Ｖ特性は、２つの離間配置された電極がカルコゲナイド材料に接触する単純な２端子デバイス構造を考慮することにより都合よく記載できる。電流（Ｉ）は、２つの電極間を通過する電流に対応する。当該Ｉ−Ｖ曲線は、カルコゲナイド材料を通過する電流を、カルコゲナイド膜及び２つの電極を含むデバイスの両端に印加された電圧の関数として示す。当該材料のＩ−Ｖ特性は一般に、印加電圧の極性に関して対称的である。便宜上、以下のカルコゲナイドスイッチング挙動の簡単な説明においては図２のＩ−Ｖプロットの第１象限（電流及び電圧の双方が正の部分）を考える。同様の説明がＩ−Ｖプロットの第３象限にも当てはまる。

【0061】

本発明に係るカルコゲナイド材料のＩ−Ｖ曲線は、抵抗ブランチ及び導通ブランチを含む。双方のブランチが図２に示されている。抵抗ブランチは、当該材料を通過する電流が、当該デバイスの両端に印加される電圧が増加する際にわずかにしか増加しないブランチに対応する。このブランチは、Ｉ−Ｖプロットにおいて小さな傾斜を示し、図２の第１及び第３象限においてほぼ水平線として表れている。導通ブランチは、当該材料を通過する電流が、当該デバイスの両端に印加される電圧が増加する際に著しく増加するブランチに対応する。このブランチは、Ｉ−Ｖプロットにおいて大きな傾斜を示し、第１及び第３象限においてほぼ垂直線として表れている。図２に示される抵抗ブランチ及び導通ブランチの特定の傾斜は例示的であって限定的ではない。実際の傾斜は、カルコゲナイド材料の化学的組成、厚さ等、及び、周辺回路要素の抵抗、負荷、容量等のようなパラメータに依存する。実際の傾斜にかかわらず、導通ブランチは必ず、抵抗ブランチよりも大きな（急な）傾斜を示す。カルコゲナイド材料がＩ−Ｖ曲線の抵抗ブランチ上のポイントによって示されるようなデバイス条件の場合、カルコゲナイド材料又はデバイスは抵抗状態にあるといえる。カルコゲナイド材料がＩ−Ｖ曲線の導通ブランチ上のポイントによって示されるようなデバイス条件の場合、カルコゲナイド材料又はデバイスは導通状態にあるといえる。

【0062】

本発明に係るカルコゲナイド材料の電流を搬送する容量は、図２を参照して説明できる。両端子間に電位差が存在しない２端子デバイス構成を最初に考えることとする。カルコゲナイド材料の両端に電圧が全く印加されない場合、当該材料は抵抗状態にあって電流は流れない。この状態は、図２に示されるＩ−Ｖプロットの原点に対応する。カルコゲナイドは、印加電圧が増加しても、しきい電圧（図２の第１象限にＶ_ｔで示す）までは抵抗状態のままである。０からＶ_ｔまでの印加電圧に対するＩ−Ｖ曲線の傾斜は振幅が小さく、カルコゲナイド材料が高電気抵抗を有することを示す。用語「抵抗ブランチ」に反映される状況は、Ｉ−Ｖ曲線のこの部分を説明するべく使用される。かかる高抵抗は、低い導電率を示す。その結果、当該材料を流れる電流は、印加電圧が増加しても弱くしか増加しない。

【0063】

印加電圧がしきい電圧以上の場合、カルコゲナイド材料は、Ｉ−Ｖ曲線の抵抗ブランチから導通ブランチへ変態又はスイッチする。当該スイッチング事象はほぼ瞬間的に生じ、図２の破線に示される。スイッチングの際、デバイス電圧は著しく増加し、デバイス電流は当該デバイス電圧の変化に対してはるかに大きく影響されるようになる。カルコゲナイド材料は、図２のＩ_ｈで示される最小電流が維持されている限りは導通ブランチのままである。Ｉ_ｈを保持電流と称し、対応する電圧Ｖ_ｈをデバイスの保持電圧と称することとする。電流がＩ_ｈ未満となるようにデバイス条件が変わる場合、材料は通常、Ｉ−Ｖプロットの抵抗ブランチに戻り、導通ブランチでの動作を再開するにはしきい電圧の再印加が必要になる。電流が一時的に（例えばカルコゲナイド材料の回復時間よりも短い時間）のみＩ_ｈ未満となる場合、カルコゲナイドの導通状態は、電流がＩ_ｈ以上に復帰するときに回復する。

【0064】

同様のスイッチング挙動が図２に示されるＩ−Ｖプロットの第３象限において生じる。第３象限におけるＩ−Ｖ曲線の負の極性を認識すれば、第３象限のスイッチング挙動及び電流特性が、第１象限に対する上記説明から類推できる。例えば、第３象限における負のしきい電圧の振幅よりも大きな振幅を有する印加電圧は、抵抗ブランチから導通ブランチへの変態又はスイッチングを誘発する。

【0065】

多くのカルコゲナイドメモリ材料もまた、図２に示されるものと同様のスイッチングプロセスをとる。しかし、カルコゲナイドメモリ材料は相変化するので、当該材料のスイッチングは、単に印加電圧を除去することによっては可逆的とならない。むしろ、カルコゲナイドメモリ材料の動作特性は、上述の図１に示した相変化特性に左右される。最も効果的なスイッチング材料は相変化に抵抗して一般には単一相のままである。例えば、多くのカルコゲナイドスイッチング材料は、抵抗状態から導通状態への変態の間はアモルファス相のままである。

【0066】

カルコゲナイドメモリ又はスイッチングデバイスの性能特性を最適化する努力において、広いレンジのカルコゲナイド組成が調査されている。一般にカルコゲナイド材料は、カルコゲン元素及び１つ以上の化学的又は構造的改質元素を含む。カルコゲン元素（例えばＴｅ、Ｓｅ、Ｓ）は周期表の第ＶＩ列から選択され、改質元素は周期表の第ＩＩＩ列（例えばＧａ、Ａｌ、Ｉｎ）、第ＩＶ列（例えばＳｉ、Ｇｅ、Ｓｎ）、又は第Ｖ列（例えばＰ、Ａｓ、Ｓｂ）から選択され得る。改質元素の役割は、カルコゲン元素を含む複数の鎖間の分岐又は架橋のポイントを与えることを含む。

【0067】

第ＩＶ列改質子は、カルコゲナイド鎖内の２つの配位位置と、当該カルコゲナイド鎖から離れた分岐又は架橋を可能にする２つの配位位置とを含む。第ＩＩＩ列及び第Ｖ列改質子は、カルコゲナイド鎖内の２つの配位位置と、当該カルコゲナイド鎖から離れた分岐又は架橋を可能にする１つの配位位置とを含む三配位改質子として機能することができる。本デバイスの実施例は、三元、四元、及びこれよりも高元のカルコゲナイド合金を含む。カルコゲナイド組成の選択された特定の実施例を以下に詳細に説明する。

【0068】

元素Ｇｅ、Ｓｂ、及び／又はＴｅを含むカルコゲナイド合金は、電気及び光デバイスにとって最も将来性のある材料である。上述のように、カルコゲナイド電気メモリデバイスに広く使用されるのは合金Ｇｅ_２Ｓｂ_２Ｔｅ_５である。Ｇｅ_２Ｓｂ_２Ｔｅ_５は、三元Ｇｅ−Ｔｅ−Ｓｂ状態図のＧｅ_２Ｔｅ_３−Ｓｂ_２Ｔｅ_３対応線上に位置する合金の１つである。当該対応線の他の合金もまた広く使用されて本発明の範囲内にある。さらに、‘９１３号、‘４６６号、及び‘２１１号出願に記載されているように、対応線から外れた合金もまた本発明の範囲内にある。

【0069】

本発明の実施例により、組成にＧｅ及びＳｂを有する改善電極インターフェイス特性用カルコゲナイド材料を含む電子デバイスが与えられる。一実施例では、Ｇｅの原子濃度は１１％から２１％である。他実施例では、Ｇｅの原子濃度は１３％から２０％である。他実施例では、Ｇｅの原子濃度は１５％から１８％である。一実施例では、Ｓｂの原子濃度は２２％から６５％である。他実施例では、Ｓｂの原子濃度は２８％から４３％である。他実施例では、Ｓｂの原子濃度は３２％から３５％である。上述の各実施例において、当該元素のそれぞれに対して示された組成レンジは、終点組成を含む。

【0070】

本発明は、上述の濃度レンジのＧｅ及びＳｂ並びにＴｅを有する改善電極インターフェイス特性用カルコゲナイド材料を含むメモリ及び電子デバイスをさらに含む。一実施例では、Ｔｅの原子濃度は２８％から５５％である。他実施例では、Ｔｅの原子濃度は４３％から５５％である。他実施例では、Ｔｅの原子濃度は４８％から５１％である。上述の各実施例において、当該元素のそれぞれに対して示された組成レンジは、終点組成を含む。

【0071】

本発明の他実施例は、Ｇｅ及びＳｂを有する改善電極インターフェイス特性用材料を含むカルコゲナイドデバイスを含む。ここで、Ｇｅの原子濃度は２０％以下であり、Ｓｂの原子濃度は３０％以上である。一実施例では、Ｇｅの原子濃度は１６％以下であり、Ｓｂの原子濃度は４０％以上である。他実施例では、Ｇｅの原子濃度は１２％以下であり、Ｓｂの原子濃度は５０％以上である。

【0072】

他実施例において本デバイスは、上述の原子濃度のＳｂ、並びに１１％から１９％、好ましくは１３％から１８％、及び最も好ましくは１５％から１７％の原子濃度のＧｅを有するカルコゲナイド材料を含む。さらなる他実施例では、カルコゲナイド材料は上述の原子濃度のＧｅ及びＳｂを含み、さらにＴｅを含む。一実施例では、Ｔｅの原子濃度は５０％以下であり、好ましくは２０％から５０％である。他実施例では、Ｔｅの原子濃度は４０％以下であり、好ましくは３０％から４０％である。他実施例では、Ｔｅの原子濃度は３０％以下である。

【0073】

他実施例において本デバイスは、１１％−２２％のレンジのＧｅ濃度、２２％−６５％のレンジのＳｂ濃度、及び２８％−５５％のレンジのＴｅ濃度を有する改善電極インターフェイス特性用カルコゲナイド合金を含む。他実施例では、当該合金は、１３％−２０％のレンジのＧｅ濃度、２８％−４３％のレンジのＳｂ濃度、及び４３％−５５％のレンジのＴｅ濃度を有する材料である。一実施例では、当該合金は、１５％−１８％のレンジのＧｅ濃度、３２％−３５％のレンジのＳｂ濃度、及び４８％−５１％のレンジのＴｅ濃度を有する材料である。

【0074】

以下の表１に与えられるのは、本デバイスの活性領域の１つ以上の層に含まれるのに適したカルコゲナイド材料の代表的リストである。これは、限定ではなく例示を意図する。

【表1】

【0075】

本発明の実施例は、電子デバイスの活性領域にて組み合わせられる２つ以上の、カルコゲナイド、メモリ、及び／又はスイッチング材料を含むことが意図される。例えば一実施例では、当該材料は、当該電子デバイスの活性領域内に分散されるか又は混同（co-mingle）される。代替的実施例では、当該材料は、各層がホモジニアス組成に対応する１つ以上の層として順次堆積される。以下に十分に説明されるように、本発明は、１つのヘテロジニアス層がオペレーショナル成分及びプロモータ成分を有する１つ以上のヘテロジニアス層を含む活性領域を備える電子デバイスをさらに意図する。

【0076】

他の代替的実施例では、当該複数の層は、上部コンタクトと下部コンタクトとの間に垂直に配列される。ここで、各層は、活性領域の横径にわたって延在する。さらに他の代替的実施例では、第１化学的組成を有するメモリ層が当該デバイスの一の端子と物理的に接触し、第２化学的組成を有するメモリ層が当該デバイスの第２端子と物理的に接触する。そして、さらに他の代替的実施例では、カルコゲナイドメモリ材料とは別の相変化メモリ材料が当該メモリデバイスの活性領域で使用される。

【0077】

上述のように、Ｇｅ_２Ｓｂ_２Ｔｅ_５と組み合わせられたＧｅリーンなカルコゲナイド組成を含むメモリ又はスイッチング材料によって、電子デバイスに通常使用される電気端子に高品質インターフェイス特性が与えられる。‘９１３号出願に記載されるように、Ｇｅ_２Ｓｂ_２Ｔｅ_５メモリ材料は、メモリデバイスの単一層メモリ材料として使用される場合は望ましい低バージン抵抗を与えることがない。

【0078】

本発明の実施例は、電子デバイスの活性材料を当該デバイスの性能特性を改善するべく改質することを対象とする。一実施例では、性能を改善するべくカルコゲナイド、メモリ、又はスイッチング材料と共にプロモータ材料が利用される。プロモータ材料は例えば、当該カルコゲナイド、メモリ、又はスイッチング材料と、当該電子デバイスの１つ以上の電気コンタクト又は端子とのインターフェイスの品質を向上させる。一実施例では、プロモータ材料は、当該活性材料と当該デバイスの電気コンタクトとのインターフェイス抵抗を低減するべく作用する。他実施例では、プロモータ材料は、当該カルコゲナイド、メモリ、又はスイッチング材料と、当該デバイスの電気コンタクトとのインターフェイスにおける抵抗性酸化物のフォーメーションを防止するべく作用する。本デバイスの活性領域におけるカルコゲナイド、メモリ、又はスイッチング材料にプロモータ材料を含ませることから得られる例示的な有利な性能特性には：バージン抵抗の低減、セット抵抗の低減；リセット抵抗の増大；当該セット抵抗と当該リセット抵抗とのコントラストの増大；リセット電流の低減；繰り返しサイクルにわたるセット抵抗値とリセット抵抗値との整合性の改善；デバイス動作（セット抵抗、リセット抵抗、及びしきい電圧のような性能パラメータを含む）を安定化させるのに必要なコンディショニング又はフォーメーションサイクルの回数の最小化；及び当該プロモータ材料なしの電子デバイスと比べてのサイクル寿命の延長、の１つ以上が含まれる。

【0079】

一実施例では、プロモータ材料は、当該デバイスの１つ以上の性能特性を改善するべくカルコゲナイド、メモリ、又はスイッチング材料と組み合わせられる元素若しくは化合物又はこれらの組み合わせである。例えば一実施例では、二重層メモリ材料の層の１つは、二重層カルコゲナイド、メモリ、又はスイッチング材料を活性領域に含むデバイスの性能を改善するべくＳｉＯ_２又はＳｉＯ_ｘのようなプロモータ材料を含む。プロモータ材料は例えば、当該活性材料と当該デバイスの電気コンタクトとのインターフェイスの抵抗を低下させる。代替的実施例では、二重層活性領域材料の双方の層は、当該デバイスの性能特性を改善するべく所定量のＳｉＯ_２又はＳｉＯ_ｘを含む。本発明に係るプロモータ材料は、ＳｉＯ_２に加えて他の酸化物（例えば金属又は非金属酸化物）、窒化物（例えばＳｉＮ_ｘ、ＴｉＮ_ｘ）、カーバイド（例えばＳｉＣ）、他の絶縁又は抵抗性の材料、非カルコゲナイド材料等を含む。

【0080】

プロモータ材料は、様々な化学的及び物理的プロセシング技術によって電子デバイスの活性領域におけるカルコゲナイド、メモリ、又はスイッチング材料と組み合わせてもよい。一般的な目的は、プロモータ材料と、カルコゲナイド、メモリ、又はスイッチング材料との組み合わせを含む活性領域、又は活性領域内の層を形成することにある。好ましい実施例では、カルコゲナイド、メモリ、又はスイッチング材料は相変化材料である。一実施例では、プロモータ材料と、カルコゲナイド、メモリ、又はスイッチング材料との組み合わせは、組成的にヘテロジニアスな領域又は層である。当該領域又は層において、分散された成分の形態でプロモータ材料が存在する。一実施例では、ヘテロジニアス層又は領域は、同時スパタリングプロセスで形成される。同時スパタリングプロセスにおいて、プロモータ材料と、カルコゲナイド、メモリ、又はスイッチング材料が同時に又は部分的に同時にスパタリングされる。他実施例では、ヘテロジニアス層又は領域は、化学又は物理蒸着プロセスで形成される。当該蒸着中にプロモータ材料及びメモリ又はスイッチング材料の前駆体が導入されて、プロモータ材料と、カルコゲナイド、メモリ、又はスイッチング材料とが同時に形成される。

【0081】

一実施例においては、プロモータ材料が選択されて、当該プロモータ材料が当該デバイス製造後に当該端子の１つと必ずしも接触するわけではない態様でカルコゲナイド、メモリ、又はスイッチング材料と組み合わせられることが意図される。例えば、プロモータ材料は、カルコゲナイド、スイッチング、又はメモリ材料に形成されると導通フィラメントの構成に役立ち得る。当該フィラメントに沿って大きな又は均一な導電性が生じる。さらに、プロモータ材料はまた、上述のように酸化ゲルマニウムのフォーメーションを低減するのに役立つ。これにより、活性領域の当該材料と端子とのインターフェイスの品質が改善される。プロモータ材料はまた、電子イオン化又は電子なだれプロセスを促進することにより当該フィラメントを構成するのに役立ち得る。電子イオン化又は電子なだれプロセスは、電子がカルコゲン元素の孤立対電子状態又は価電子状態から自由になるのに必要なエネルギーを変更することによる当該フィラメントの生成に関連する。

【0082】

図３から図５に、本発明の実施例の概略図を示す。図３は、上部端子１１０、下部端子１２０、及び活性領域１３０を含む電子デバイス１００である。活性領域１３０は、オペレーショナル成分１３４及びプロモータ成分１３２を含むヘテロジニアス層である。オペレーショナル成分はオペレーショナル材料と称してもよく、プロモータ成分はプロモータ材料と称してもよい。オペレーショナル成分１３４は、カルコゲナイド、メモリ、スイッチング、又は相変化材料である。オペレーショナル成分１３４は、上部端子１１０と下部端子１２０との間への電圧又は電流の印加に応答する。オペレーショナル成分１３４は例えば、印加電圧又は電流に応答して一の構造状態から他の構造状態へ変態する。一実施例では、当該構造変態は、より結晶性の状態からより非結晶性の状態になる。他実施例では、当該構造変態は、より非アモルファス性の状態からよりアモルファス性の状態になる。さらなる他実施例では、当該構造変態は、一の結晶状態から他の結晶状態になる。オペレーショナル成分１３４はまた、電流又は電圧の印加のときに抵抗状態から導通状態又はその反対にスイッチしてよい。プロモータ１３２は、オペレーショナル成分１３４内に分散される。プロモータ１３２は一般に、オペレーショナル成分１３４内の複数の別個領域として分散される。当該別個領域は、オペレーショナル成分１３４内に秩序性又は無秩序性で配列されてよい。当該異なる別個領域は、サイズ又は形状が同一又は類似でもよくサイズ又は形状が異なってもよい。上述のように、本発明に係るプロモータ材料は、ＳｉＯ_２、ＳｉＯ_ｘ、他の酸化物（例えば金属又は非金属酸化物）、窒化物（例えばＳｉＮ_ｘ、ＴｉＮ_ｘ）、カーバイド（例えばＳｉＣ）、他の絶縁又は抵抗性の材料、非カルコゲナイド材料等を含む。

【0083】

プロモータ成分１３２は、ヘテロジニアス層１３０内に様々な比率で組み入れられてよい。一実施例では、プロモータ成分１３２の体積分率は１％から１２％である。好ましい実施例では、プロモータ成分１３２の体積分率は３％から１０％である。より好ましい実施例では、プロモータ成分１３２の体積分率は５％から８％である。

【0084】

図４は、上部端子２１０、下部端子２２０、及び、ヘテロジニアス層２３０及びホモジニアス層２４０を有する活性領域を含む電子デバイス２００を示す。ヘテロジニアス層２３０は、オペレーショナル成分２３４及びプロモータ成分２３２を含む。オペレーショナル成分２３４は、カルコゲナイド、メモリ、スイッチング、又は相変化材料である。オペレーショナル成分２３４は、上部端子２１０と下部端子２２０との間への電圧又は電流の印加に応答する。プロモータ２３２は、オペレーショナル成分２３４内に分散される。プロモータ２３２は一般に、オペレーショナル成分２３４内の複数の別個領域として分散される。ホモジニアス層２４０は、カルコゲナイド、メモリ、又はスイッチング材料を含んでよく、ヘテロジニアス層２３０を覆って配置される。一実施例では、ホモジニアス層２４０は、上部端子２１０と下部端子２２０との間への電流又は電圧の印加に応答する。本発明は、ヘテロジニアス層がホモジニアス層を覆って配置される二重層の実施例をさらに意図する。

【0085】

図５は、上部端子３１０、下部端子３２０、及び、ヘテロジニアス層３３０及びヘテロジニアス層３４０を含む活性領域を含む電子デバイス３００を示す。ヘテロジニアス層３３０は、オペレーショナル成分３３４及びプロモータ成分３３２を含む。オペレーショナル成分３３４は、カルコゲナイド、メモリ、スイッチング、又は相変化材料である。オペレーショナル成分３３４は、上部端子３１０と下部端子３２０との間への電圧又は電流の印加に応答する。プロモータ３３２は、オペレーショナル成分３３４内に分散される。プロモータ３３２は一般に、オペレーショナル成分３３４内の複数の別個領域として分散される。ヘテロジニアス層３４０は、オペレーショナル成分３４４及びプロモータ成分３４２を含む。オペレーショナル成分３４４は、カルコゲナイド、メモリ、スイッチング、又は相変化材料である。オペレーショナル成分３４４は、上部端子３１０と下部端子３２０との間への電圧又は電流の印加に応答する。プロモータ３４２は、オペレーショナル成分３４４内に分散される。プロモータ３４２は一般にオペレーショナル成分３４４内の複数の別個領域として分散され、カルコゲナイド、メモリ、又はスイッチング材料を含んでよい。

【0086】

本発明の他実施例は、一対の端子間に３以上の層が配置された活性領域を有する電子デバイスを含む。当該３以上の層は、１つ以上のホモジニアス層及び／又は１つ以上のヘテロジニアス層を含んでよい。ホモジニアス層は、カルコゲナイド、メモリ、又はスイッチング材料を含んでよい。ヘテロジニアス層は、オペレーショナル成分及びプロモータ成分を含んでよい。ここで、オペレーショナル成分は、カルコゲナイド、メモリ、又はスイッチング材料であってよい。プロモータ成分は上述の通りである。ホモジニアス層及びヘテロジニアス層は、互いに対して任意の順序で配列されてよい。

【0087】

本発明に係るデバイスの例が以下に記載される。

【実施例1】

【0088】

本例では、本発明に係る電子デバイスの製造が記載される。本デバイスは、２つ以上のホモジニアス層及び／又はヘテロジニアス層を活性領域に含む。本例に記載されるデバイス構造は、プラグ形状を有する活性領域に配置された２つ以上の層を有する２端子デバイス設計である。ここで、活性領域は、頂部電極及び底部電極と電気的に接触する。異なるホモジニアス層及びヘテロジニアス層が、順次堆積される。当該堆積は、事前に製作された窒化耐熱金属又は合金を覆って配置された厚いＳｉＯ_２表面酸化物層を含むベースＳｉウェハ上で行われた。直径約６００Åを有する底部電極のための窒化耐熱金属又は合金のプラグが絶縁層に形成された。次に、以下に詳細に説明されるように、１つ以上のホモジニアス層又はヘテロジニアス層が、パルスＤＣ同時スパタリングプロセスを使用してプラグ及びそれを取り囲む酸化物絶縁体に堆積されて２００℃で全厚約７５０Åにされた。ターゲットのＧｅ_２Ｓｂ_２Ｔｅ_５、Ｇｅ、及びＳｂが、ホモジニアス層、又はヘテロジニアス層のオペレーショナル成分のいずれかとしてカルコゲナイド材料の堆積に使用された。ターゲットのＳｉＯ_２プロモータ材料もまた、スパタリングプロセスに含められた。スパタリングプロセスにおいてパワー、イオンエネルギー論、照射時間、異なるターゲットの利用を制御することにより、異なる組成のカルコゲナイド膜が調製され、様々な比のプロモータ材料を有するヘテロジニアス層が調製された。スパタリングは、Ａｒ環境にて行われた。

【0089】

Ｇｅ_２Ｓｂ_２Ｔｅ_５及びＧｅ_１８Ｓｂ_３７Ｔｅ_４５の１つ以上のホモジニアス及び／又はヘテロジニアス層が、以下に例示するデバイスの活性領域に含められた。ＳｉＯ_２が、かかる例のプロモータ材料として使用された。二重カルコゲナイド層がプラグをコーティングし、周囲の絶縁層の側方に延在した。次に、頂部電極がその場で堆積を受けて、活性領域の頂部に堆積された４００Åカーボン層と、当該カーボン層の頂部に堆積された１つ以上の導通層とを含むこととなった。導通層は典型的には１０００Å窒化モリブデン層を含んでいた。当該デバイスの電気的な試験が可能とするべく各デバイス設計に対して所定のリソグラフィ及びパターニングが行われ、当該デバイスは、３０分間３００℃にてアニーリングを受けた。

【0090】

本発明に係るホモジニアスカルコゲナイド層及び／又はヘテロジニアスカルコゲナイド層の以下の組み合わせを有する例示的な二重層デバイスが製造された。

【表2】

【0091】

上記表に挙げられた各デバイスは、デバイスラベルにより特定される。各デバイスの活性領域に含まれる複数のカルコゲナイド層の組み合わせが、各層の厚さと共に挙げられている。当該層は、当該層が物理的に接触しているのが処理されたままのデバイスの下部電極か又は上部電極かに応じて挙げられている。例示の各デバイスは、下部電極に接触する厚さ２００ÅのＧｅ_１８Ｓｂ_３７Ｔｅ_４５の層と、上部電極に接触する厚さ５５０ÅのＧｅ_２Ｓｂ_２Ｔｅ_５の層とを含む。合金Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５は、低Ｇｅ含有合金の代表的実施例として選択された。低Ｇｅ含有合金は、‘９１３号、‘２１１号、及び‘４６６号出願に記載のデバイス電極と共に形成されるインターフェイスの品質を向上させるとされている。Ｇｅ_２Ｓｂ_２Ｔｅ_５は、その望ましい高リセット抵抗ゆえに選択された。‘９１３号出願に記載のとおり、二重層Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５−Ｇｅ_２Ｓｂ_２Ｔｅ_５デバイスは、いくつかの性能上の利点を有する。

【0092】

二重層デバイスｏ５７８５は、Ｇｅ_２Ｓｂ_２Ｔｅ_５のホモジニアス層と組み合わせられたＧｅ_１８Ｓｂ_３７Ｔｅ_４５のホモジニアス層を含む対照デバイスである。デバイスｏ５７８５の活性領域にはプロモータ材料は含まれていない。二重層デバイスｏ５７８７、ｏ５７８９、及びｏ５７９１は、１つのホモジニアス層と、プロモータ成分としてＳｉＯ_２が組み入れられた１つのヘテロジニアス層とを含む。デバイスｏ５７８７は、下部電極に接触するヘテロジニアス層と、上部電極に接触するホモジニアス層とを含む。ヘテロジニアス層は、オペレーショナル成分Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５とプロモータ成分ＳｉＯ_２とを含む。ここで、プロモータ成分の体積分率は８％である。ホモジニアス層は、Ｇｅ_２Ｓｂ_２Ｔｅ_５の層である。デバイスｏ５７８９は、下部電極に接触するホモジニアス層と、上部電極に接触するヘテロジニアス層とを含む。ホモジニアス層は、Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５の層である。ヘテロジニアス層は、オペレーショナル成分Ｇｅ_２Ｓｂ_２Ｔｅ_５と、プロモータ成分ＳｉＯ_２とを含む。ここで、プロモータ成分の体積分率は８％である。デバイスｏ５７９１は、下部電極に接触するホモジニアス層と、上部電極に接触するヘテロジニアス層とを含む。ホモジニアス層は、Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５の層である。ヘテロジニアス層は、オペレーショナル成分Ｇｅ_２Ｓｂ_２Ｔｅ_５と、プロモータ成分ＳｉＯ_２とを含む。ここで、プロモータ成分の体積分率は１０％である。

【0093】

表２に示される各タイプのデバイスに対して別個のベースウェハが使用された。各タイプのデバイスに対するベースウェハは同一である。各ベースウェハ上のデバイス製造において、表２に示されるヘテロジニアス層及び／又はホモジニアス層の特定の組み合わせを有する複数のデバイスが調製され試験された。各タイプのデバイスに対する具体的な性能特性は、以下に示す例に記載される。当該性能特性には、各ベースウェハ上に形成された各タイプの複数のデバイスに対する代表的な性能結果が反映されている。各タイプのデバイスの性能特性は、各ベースウェハ上に形成された複数のデバイスにわたり一貫していた。デバイスの動作特性は、図１に示した挙動と質的に類似する。本プロモータ材料を含むデバイスに関する性能上の特定の利点が、以下の例にて説明される。

【実施例2】

【0094】

本例には、対照デバイスｏ５７８５の電気試験による選択された実験結果が示される。対照サンプルのＩ−Ｖ（電流−電圧）特性及びＲ−Ｉ（抵抗−電流）特性が示される。実験結果は、パルス継続時間３００ｎｓ及び様々なパルス振幅の電圧パルスをデバイスに印加して得られた。電圧パルスは、デバイスの頂部電極と底部電極との間に印加された。当該デバイスを流れる電流が、当該電圧パルスの印加中に測定された。電圧パルスが終了すると、当該デバイスの抵抗も同様に測定された。読み取り測定中、約０．１から０．４ボルト（Ｖ）のＤＣバイアス電圧が維持された。被試験電子デバイスと直列の直列固定抵抗（Ｒ_ｌｏａｄ）に、一連の電圧パルスが印加されて各パルスに対してデータが得られた。当該一連の印加電圧パルスは、約０．２Ｖから開始して、当該デバイスをリセットするのに十分な最大電圧値まで微小増分で増加した。被試験デバイスの抵抗及び電流は、データからパルス振幅の関数として得られた。これは、図６及び図７に示されるＲ−Ｉプロット及びＩ−Ｖプロットの形態でまとめられた。

【0095】

デバイスのＲ−Ｉ特性及びＩ−Ｖ特性は、複数の動作サイクルにわたって測定された。異なるサイクルは、デバイスのセット及びリセットのサイクルに対応する。当該サイクルは、デバイスの製造後状態又はバージン状態から始まり、当該デバイスの反応特性が実質的に安定するまで続けられる。デバイス特性を安定させるのに必要なサイクル数は、デバイスをその究極的な目的動作に調製するのに必要なフォーメーション又はコンディショニングの程度の尺度となる。当該デバイスを形成するのに必要なサイクル数を最小限にすることが望ましく、カルコゲナイド材料のようなメモリ材料と一方又は双方の電極との高品質インターフェイスが、フォーメーションに必要なサイクル数を低減すると予想される。

【0096】

図６は、いくつかの動作サイクルにわたる電子デバイスｏ５７８５のＲ−Ｉ特性を示す。第１動作サイクルは、製造後デバイスのバージン状態から始まり当該デバイスがその第１リセット状態に到達するまで延びるダイヤモンド記号で表される一連のデータ点として示される。バージン状態にあるデバイスのデータ点は、図６においてゼロ電流及び約２ｋΩの抵抗（バージン抵抗）に位置する。電圧パルスの振幅が増加するに従って、デバイスを流れる電流も増加する。デバイス抵抗は一般に、デバイスを流れる電流が１．０ｍＡを越えるまではほぼバージン抵抗のままであった。このポイントでデバイスの抵抗は実質的に増加し、当該デバイスはリセット状態に変態する。第２動作サイクルは、第１動作サイクルの終了にて得られたリセット状態にあるデバイスから始まる。振幅が増加する第２の一連の電圧パルスが印加され、デバイスの抵抗及び電流が測定された。その結果、Ｒ−Ｉプロットの第２の軌跡が得られた。第２動作サイクルの初期状態の抵抗はほぼ１ＭΩであった。第２動作サイクルの間、デバイスは、電流が０．５ｍＡに近づくにつれて低抵抗状態にセットされ、電流が１ｍＡを越えると再びリセットされた。当該サイクルプロセスが続けられた。図６に、いくつかのサイクルに対するデータの軌跡を示す。

【0097】

対照デバイスのＲ−Ｉデータは、当該デバイスがフォーメーションをほとんど又は全く必要としなかったことを示す。デバイスのセット状態抵抗及びリセット状態抵抗にほとんど変化がないことが、第２動作サイクル後に観測された。対照デバイスのＲ−Ｉデータは、当該デバイスが１．５ｍＡのリセット電流を有していたことを示す。

【0098】

図７は、対照デバイスのＩ−Ｖ特性を示す。いくつかの動作サイクルにわたるＩ−Ｖ軌跡を示す。第１動作サイクルのＩ−Ｖ軌跡は、バージン状態から始まり、プロットの原点から延びて電圧約１．４Ｖまで続く単調増加ダイヤモンド記号で示される。第１動作サイクルに対してはスイッチングが観測されなかった。その後の動作サイクルはスイッチングを実証した。これは、電圧が初めに増加していてもほぼ一定かつ低い電流がデバイスを流れることによって示される。当該電圧がしきい電圧に到達したとき、電流のほぼ不連続な増加が観測された。対照デバイスのＩ−Ｖ特性は、第２又は第３動作サイクル後においてほとんど変化を示さなかった。当該Ｉ−Ｖデータにより、対照デバイスのしきい電圧が０．８Ｖ−０．９Ｖであることと、導通状態の抵抗が６００Ωをわずかに上回ることとが示された。

【0099】

図８は、対照デバイスのいくつかの性能特性における、多数の動作サイクル数にわたっての変化を示す。これにより、デバイスの耐久性及び信頼性が調べられる。各動作サイクルは、３００ｎｓのセットパルス及び５０ｎｓのリセットパルスを含んでいた。各サイクルに対し、セット抵抗、リセット抵抗、しきい電圧、保持電圧、及びＩ−Ｖ曲線の導通ブランチでの抵抗（動的状態抵抗）が測定された。図８に結果をまとめる。上部の２つの軌跡は、サイクルにおけるリセット抵抗及びセット抵抗の変化を示す。リセット抵抗は、１０^８動作サイクルにわたり約１ＭΩで安定したままだった。このポイントでデバイスが故障した。セット抵抗は、同じサイクル数にわたり１０ｋΩを十分に下回る値で安定したままだった。図８の下部の３つの軌跡は、電圧が増加する順で、デバイスの保持電圧、導通ブランチ（動的状態）抵抗、及びしきい電圧を示す。３つの性能特性全てが、デバイスが故障するまで安定した値を示した。

【実施例3】

【0100】

本例には、デバイスｏ５７８７の電気試験による選択された実験結果が示される。デバイスｏ５７８７は、ヘテロジニアス層及びホモジニアス層を有する二重層構造を含む本発明に係る実施例である。下部電極と接触する層は、オペレーショナル成分としてＧｅ_１８Ｓｂ_３７Ｔｅ_４５を、プロモータ成分として８％ＳｉＯ_２を含む２００Å厚のヘテロジニアス層である。上部電極と接触する層は、５５０Å厚のＧｅ_２Ｓｂ_２Ｔｅ_５ホモジニアス層である。上述の例２で説明されたように、複数サイクルにわたるデバイスｏ５７８７のＩ−Ｖ（電流−電圧）特性、Ｒ−Ｉ（抵抗−電流）特性、及びサイクル寿命特性が得られた。

【0101】

図９は、いくつかの動作サイクルにわたる電子デバイスｏ５７８７のＲ−Ｉ特性を示す。第１動作サイクルは、製造後デバイスのバージン状態から始まり当該デバイスがその第１リセット状態に到達するまで延びるダイヤモンド記号で表される一連のデータ点として示される。バージン状態にあるデバイスのデータ点は、図９においてゼロ電流及び約４．５ｋΩの抵抗に位置する。電圧パルスの振幅が増加するに従って、デバイスを流れる電流も増加する。デバイス抵抗は一般に、デバイスを流れる電流が約０．８ｍＡとなるまではほぼバージン抵抗のままであった。このポイントでデバイスの抵抗は実質的に増加し、当該デバイスはリセット状態に変態する。第２動作サイクルは、第１動作サイクルの終了にて得られたリセット状態にあるデバイスから始まる。振幅が増加する第２の一連の電圧パルスが印加され、デバイスの抵抗及び電流が測定された。その結果、Ｒ−Ｉプロットの第２の軌跡が得られた。第２動作サイクルの初期状態の抵抗はほぼ１ＭΩであった。第２動作サイクルの間、デバイスは、電流約０．３ｍＡにおいて低抵抗状態にセットされ、電流が１ｍＡに到達すると再びリセットされた。当該サイクルプロセスが続けられた。図９に、いくつかのサイクルに対するデータの軌跡を示す。

【0102】

デバイスｏ５７８７のＲ−Ｉデータは、当該デバイスがフォーメーションをほとんど又は全く必要としなかったことを示す。デバイスのセット状態抵抗及びリセット状態抵抗にほとんど変化がないことが、第２動作サイクル後に観測された。したがって、活性領域の層にプロモータ成分を含むことは、例２の対照デバイスに対して観測された有利なフォーメーション特性に著しく有害な影響を与えなかった。デバイスｏ５７８７のＲ−Ｉデータはまた、当該デバイスが約１．０ｍＡのリセット電流を有していたことを示す。この電流は、対照デバイスのリセット電流よりも著しく低い。したがって、当該結果は、二重層デバイスの層内にプロモータ成分を含むことが、当該デバイスのリセット電流を低減するという有利な効果を与えることを示す。低いセット電流も観測されたが、プロモータ成分を含めてもリセット抵抗とセット抵抗との大きなコントラストが維持された。

【0103】

図１０は、デバイスｏ５７８７のＩ−Ｖ特性を示す。いくつかの動作サイクルにわたるＩ−Ｖ軌跡を示す。第１動作サイクルのＩ−Ｖ軌跡は、バージン状態から始まり、プロットの原点から延びて電圧約１．４Ｖまで続く単調増加ダイヤモンド記号で示される。第１動作サイクルに対してはスイッチングが観測されなかった。その後の動作サイクルがスイッチングを実証した。デバイスｏ５７８７のＩ−Ｖ特性は、第２又は第３動作サイクル後においてほとんど変化を示さなかった。当該Ｉ−Ｖデータにより、デバイスｏ５７８７のしきい電圧が約０．９Ｖであることと、導通状態の抵抗が約８５０Ωであることとが示された。デバイスｏ５７８７のＩ−Ｖ特性は、対照デバイスに対して観測された特性に類似する。

【0104】

図１１は、デバイスｏ５７８７のいくつかの性能特性における、複数の動作サイクル数にわたっての変化を示す。各動作サイクルは、３００ｎｓのセットパルス及び５０ｎｓのリセットパルスを含んでいた。各サイクルに対し、セット抵抗、リセット抵抗、しきい電圧、保持電圧、及びＩ−Ｖ曲線の導通ブランチでの抵抗（動的状態抵抗）が測定された。図１１に結果をまとめる。上部の２つの軌跡は、サイクルにおけるリセット抵抗及びセット抵抗の変化を示す。リセット抵抗は、１０^８動作サイクルにわたり約１ＭΩで安定したままだった。このポイントで実験が終了し、デバイスの故障は生じなかった。セット抵抗は、同じサイクル数にわたり１０ｋΩを下回る値で安定したままだった。図１１の下部の３つの軌跡は、デバイスの保持電圧、導通ブランチ（動的状態）抵抗、及びしきい電圧を示す。３つの性能特性全てが、実験継続中、安定した値を示した。サイクル寿命試験は、二重層デバイスの活性領域の層内にプロモータ材料を含むことが、当該デバイスの耐久性に有害な影響を与えないことを示す。デバイスｏ５７８７の寿命は、少なくとも対照デバイスの寿命と同様であり、恐らくはより優れている。

【実施例4】

【0105】

本例には、デバイスｏ５７８９の電気試験による選択された実験結果が示される。デバイスｏ５７８９は、ヘテロジニアス層及びホモジニアス層を有する二重層構造を含む本発明に係る実施例である。下部電極と接触する層は、２００Å厚のＧｅ_１８Ｓｂ_３７Ｔｅ_４５ホモジニアス層である。上部電極と接触する層は、オペレーショナル成分としてＧｅ_２Ｓｂ_２Ｔｅ_５を含みプロモータ成分として８％ＳｉＯ_２を含む５５０Å厚のヘテロジニアス層である。上述の例２で説明されたように、複数サイクルのわたるデバイスｏ５７８９のＩ−Ｖ（電流−電圧）特性、Ｒ−Ｉ（抵抗−電流）特性、及びサイクル寿命特性が得られた。

【0106】

図１２は、いくつかの動作サイクルにわたる電子デバイスｏ５７８９のＲ−Ｉ特性を示す。第１動作サイクルは、製造後デバイスのバージン状態から始まり当該デバイスがその第１リセット状態に到達するまで延びるダイヤモンド記号で表される一連のデータ点として示される。バージン状態にあるデバイスのデータ点は、図１２においてゼロ電流及び約３．２ｋΩの抵抗に位置する。電圧パルスの振幅が増加するに従って、デバイスを流れる電流も増加する。デバイス抵抗は一般に、デバイスを流れる電流が約１．２ｍＡとなるまではほぼバージン抵抗のままであった。このポイントでデバイスの抵抗は実質的に増加し、当該デバイスはリセット状態に変態する。第２動作サイクルは、第１動作サイクルの終了にて得られたリセット状態にあるデバイスから始まる。振幅が増加する第２の一連の電圧パルスが印加され、デバイスの抵抗及び電流が測定された。その結果、Ｒ−Ｉプロットの第２の軌跡が得られた。第２動作サイクルの初期状態の抵抗はほぼ１ＭΩであった。第２動作サイクルの間、デバイスは、電流約０．３ｍＡにおいて低抵抗状態にセットされ、電流約１ｍＡにてリセットが再び開始した。当該サイクルプロセスが続けられた。図１２に、いくつかのサイクルに対するデータの軌跡を示す。

【0107】

デバイスｏ５７８９のＲ−Ｉデータは、当該デバイスがフォーメーションをほとんど又は全く必要としなかったことを示す。デバイスのセット状態抵抗及びリセット状態抵抗にほとんど変化がないことが、最初の数動作サイクル後に観測された。活性領域の層にプロモータ成分を含むことは、例２の対照デバイスに対して観測された有利なフォーメーション特性に著しく有害な影響を与えなかった。デバイスｏ５７８９のＲ−Ｉデータはまた、当該デバイスが約１．３ｍＡのリセット電流を有していたことを示す。この電流は、対照デバイスのリセット電流よりも１０％以上低い。したがって、当該結果は、二重層デバイスの層内にプロモータ成分を含むことが、対照デバイスと比べて当該デバイスのリセット電流を低減するという有利な効果を与えることを示す。低いセット電流も観測されたが、プロモータ成分を含めてもリセット抵抗とセット抵抗との大きなコントラストが維持された。

【0108】

図１３は、デバイスｏ５７８９のＩ−Ｖ特性を示す。いくつかの動作サイクルにわたるＩ−Ｖ軌跡を示す。第１動作サイクルのＩ−Ｖ軌跡は、バージン状態から始まり、プロットの原点から延びて電圧約１．７Ｖまで続く単調増加ダイヤモンド記号で示される。第１動作サイクルに対してはスイッチングが観測されなかった。その後の動作サイクルがスイッチングを実証した。デバイスｏ５７８９のＩ−Ｖ特性は、最初の数動作サイクル後においてほとんど変化を示さなかった。当該Ｉ−Ｖデータにより、デバイスｏ５７８９のしきい電圧が約０．８Ｖであることと、導通状態の抵抗が約９００−１０００Ωであることとが示された。デバイスｏ５７８９のＩ−Ｖ特性は、対照デバイスに対して観測された特性に類似する。

【0109】

図１４は、デバイスｏ５７８９のいくつかの性能特性における、複数の動作サイクル数にわたっての変化を示す。各動作サイクルは、３００ｎｓのセットパルス及び５０ｎｓのリセットパルスを含んでいた。各サイクルに対し、セット抵抗、リセット抵抗、しきい電圧、保持電圧、及びＩ−Ｖ曲線の導通ブランチでの抵抗（動的状態抵抗）が測定された。図１４に結果をまとめる。上部の２つの軌跡は、サイクルにおけるリセット抵抗及びセット抵抗の変化を示す。リセット抵抗は、１０^９動作サイクルにわたり約１ＭΩで安定したままだった。このポイントで実験が終了し、デバイスの故障は生じなかった。セット抵抗は、同じサイクル数にわたり１０ｋΩを下回る値で安定したままだった。図１４の下部の３つの軌跡は、デバイスの保持電圧、導通ブランチ（動的状態）抵抗、及びしきい電圧を示す。３つの性能特性全てが、実験継続中、安定した値を示した。サイクル寿命試験は、二重層デバイスの活性領域の層内にプロモータ材料を含むことが、当該デバイスの耐久性に有害な影響を与えないことを示す。デバイスｏ５７８９の寿命は、対照デバイスの寿命を越える。

【実施例5】

【0110】

本例には、デバイスｏ５７９１の電気試験による選択された実験結果が示される。デバイスｏ５７９１は、ヘテロジニアス層及びホモジニアス層を有する二重層構造を含む本発明に係る実施例である。下部電極と接触する層は、２００Å厚のＧｅ_１８Ｓｂ_３７Ｔｅ_４５ホモジニアス層である。上部電極と接触する層は、オペレーショナル成分としてＧｅ_２Ｓｂ_２Ｔｅ_５を含みプロモータ成分として１０％ＳｉＯ_２を含む５５０Å厚のヘテロジニアス層である。上述の例２で説明されたように、複数サイクルにわたるデバイスｏ５７９のＩ−Ｖ（電流−電圧）特性、Ｒ−Ｉ（抵抗−電流）特性、及びサイクル寿命特性が得られた。

【0111】

図１５は、いくつかの動作サイクルにわたる電子デバイスｏ５７９１のＲ−Ｉ特性を示す。第１動作サイクルは、製造後デバイスのバージン状態から始まり当該デバイスがその第１リセット状態に到達するまで延びるダイヤモンド記号で表される一連のデータ点として示される。バージン状態にあるデバイスのデータ点は、図１２においてゼロ電流及び約３．８ｋΩの抵抗に位置する。電圧パルスの振幅が増加するに従って、デバイスを流れる電流も増加する。デバイス抵抗は一般に、デバイスを流れる電流が約１．１ｍＡとなるまではほぼバージン抵抗のままであった。このポイントでデバイスの抵抗は実質的に増加し、当該デバイスはリセット状態に変態する。第２動作サイクルは、第１動作サイクルの終了にて得られたリセット状態にあるデバイスから始まる。振幅が増加する第２の一連の電圧パルスが印加され、デバイスの抵抗及び電流が測定された。その結果、Ｒ−Ｉプロットの第２の軌跡が得られた。第２動作サイクルの初期状態の抵抗はほぼ１ＭΩであった。第２動作サイクルの間、デバイスは、電流約０．３ｍＡにおいて低抵抗状態にセットされ、電流約１ｍＡにてリセットが再び開始した。当該サイクルプロセスが続けられた。図１５に、いくつかのサイクルに対するデータの軌跡を示す。

【0112】

デバイスｏ５７９１のＲ−Ｉデータは、当該デバイスがフォーメーションをほとんど又は全く必要としなかったことを示す。デバイスのセット状態抵抗及びリセット状態抵抗にほとんど変化がないことが、最初の数動作サイクル後に観測された。活性領域の層にプロモータ成分を含むことは、例２の対照デバイスに対して観測された有利なフォーメーション特性に著しく有害な影響を与えなかった。デバイスｏ５７９１のＲ−Ｉデータはまた、当該デバイスが約１．２ｍＡのリセット電流を有していたことを示す。この電流は、対照デバイスのリセット電流よりも２０％以上低い。したがって、当該結果は、二重層デバイスの層内にプロモータ成分を含むことが、対照デバイスと比べて当該デバイスのリセット電流を低減するという有利な効果を与えることを示す。低いセット電流も観測されたが、プロモータ成分を含めてもリセット抵抗とセット抵抗との大きなコントラストが維持された。

【0113】

図１６は、デバイスｏ５７９１のＩ−Ｖ特性を示す。いくつかの動作サイクルにわたるＩ−Ｖ軌跡を示す。第１動作サイクルのＩ−Ｖ軌跡は、バージン状態から始まり、プロットの原点から延びて電圧約１．５Ｖまで続く単調増加ダイヤモンド記号で示される。第１動作サイクルに対してはスイッチングが観測されなかった。その後の動作サイクルがスイッチングを実証した。デバイスｏ５７９１のＩ−Ｖ特性は、最初の数動作サイクル後においてほとんど変化を示さなかった。当該Ｉ−Ｖデータにより、デバイスｏ５７９１のしきい電圧が約０．８Ｖであることと、導通状態の抵抗が約９００Ωであることとが示された。デバイスｏ５７９１のＩ−Ｖ特性は、対照デバイスに対して観測された特性に類似する。

【0114】

図１７は、デバイスｏ５７９１のいくつかの性能特性における、複数の動作サイクル数にわたっての変化を示す。各動作サイクルは、３００ｎｓのセットパルス及び５０ｎｓのリセットパルスを含んでいた。各サイクルに対し、セット抵抗、リセット抵抗、しきい電圧、保持電圧、及びＩ−Ｖ曲線の導通ブランチでの抵抗（動的状態抵抗）が測定された。図１７に結果をまとめる。上部の２つの軌跡は、サイクルにおけるリセット抵抗及びセット抵抗の変化を示す。リセット抵抗は、１０^９動作サイクルにわたり約１ＭΩで安定したままだった。実験の後半段階でわずかな低下があった。しかしながら、実験終了まではデバイスの故障は観測されなかった。セット抵抗は、同じサイクル数にわたり１０ｋΩを下回る値で安定したままだった。図１７の下部の３つの軌跡は、デバイスの保持電圧、導通ブランチ（動的状態）抵抗、及びしきい電圧を示す。３つの性能特性全てが、実験継続中、安定した値を示した。サイクル寿命試験は、二重層デバイスの活性領域の層内にプロモータ材料を含むことが、当該デバイスの耐久性に有害な影響を与えないことを示す。デバイスｏ５７９１の寿命は、対照デバイスの寿命を越える。

【実施例6】

【0115】

図１８を参照すると、本発明に係る選択されたデバイスと対照デバイス（デバイスｏ５７８５）とのＲ−Ｉ特性の直接対比が示される。上述の例２で説明されたように各デバイスのＲ−Ｉ応答が得られた。デバイスｏ５７８７及びｏ５７８９のＲ−Ｉ応答が、対照デバイス及び単一層デバイスのＲ−Ｉ応答と図１８にて対比される。単一層デバイス（デバイスｏ５７８３）は、Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５の７５０Åホモジニアス層を含む。図１８は、バージン状態からのＲ−Ｉ軌跡と、各デバイスの安定状態に対するＲ−Ｉ軌跡とを示す。各デバイスのバージン状態からのＲ−Ｉ軌跡は、バージン抵抗（各デバイスに対して１ｋΩから１０ｋΩの間）から始まり、第１リセット状態まで延びる。各デバイスの安定状態に対するＲ−Ｉ軌跡は、安定リセット抵抗から始まり、セット抵抗を通って継続し、リセット状態まで延びる。デバイスｏ５７８７、ｏ５７８９、対照デバイス、及び単一層デバイスのＲ−Ｉ軌跡を、三角記号（▲）、丸記号（●）、四角記号（■）、及びダイヤモンド記号（◆）を用いて図１８にそれぞれ示す。ゼロ電流にて１０ｋΩ未満の抵抗から始まる４つの軌跡は、デバイスのバージン状態からの軌跡であり、ゼロ電流にて１００ｋΩ超過の抵抗から始まる４つの軌跡は、リセット状態から始まる安定デバイスの軌跡である。

【0116】

最高電流まで延びる２つの軌跡は、単一層デバイスから得られた。合金Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５は、フォーメーションをほとんど又は全く必要としない望ましい特性を有する。バージン状態にあるデバイスは基本的に、コンディショニングの必要がなく実用動作の準備ができている。この特性は、単一層デバイスのバージン状態及び安定状態のＲ−Ｉ軌跡の同様な外見に反映されている。しかしながら、単一層デバイスの欠点は、相対的に高いリセット電流及び低いＲ_{ｒｅｓｅｔ}にある。

【0117】

二重層の対照デバイスｏ５７８５は、Ｇｅ_１８Ｓｂ_３７Ｔｅ_４５のホモジニアス層とＧｅ_２２Ｓｂ_２Ｔｅ_５のホモジニアス層とを含む。このデバイスに対する２つの軌跡は、単一層デバイスと比べてリセット電流が低減したことを示すが、当該デバイスのバージン状態から始まるＲ−Ｉ軌跡と安定リセット状態から始まるＲ−Ｉ軌跡とは大きく相違する。この相違は、プロセス後のバージン状態デバイスを、当該デバイスがエンドユーザのための動作への準備が整う前に一連のフォーメーションサイクルを介してコンディショニングする必要があることを示す。かかるコンディショニングは、製造プロセスに時間及び費用を付加することになるので望ましくない。（しかし、‘９１３号出願に記載のように、二重層対照デバイスに対してフォーメーションを行う必要性は、単一層Ｇｅ_２Ｓｂ_２Ｔｅ_５デバイスに対してフォーメーションを行う必要性よりも少ない。）

【0118】

デバイスｏ５７８９は、下部電極に接触するＧｅ_１８Ｓｂ_３７Ｔｅ_４５のホモジニアス層と、上部電極に接触するＧｅ_２Ｓｂ_２Ｔｅ_５及びＳｉＯ_２のヘテロジニアス層とを含む。プロモータＳｉＯ_２を含めることにより、プロモータを欠く二重層対照デバイスと比べてリセット電流が増加するのと同時に、デバイスをコンディショニングする必要性が少なくなる。デバイスｏ５７８９のバージン状態Ｒ−Ｉ軌跡と安定リセット状態Ｒ−Ｉ軌跡との相違は、対照デバイスｏ５７８５に対して観測されたものよりも小さい。

【0119】

デバイスｏ５７８７は、下部電極に接触するＧｅ_１８Ｓｂ_３７Ｔｅ_４５及びＳｉＯ_２のヘテロジニアス層と、上部電極に接触するＧｅ_２Ｓｂ_２Ｔｅ_５のホモジニアス層とを含む。プロモータＳｉＯ_２を含めることにより、プロモータを欠く二重層対照デバイスと比べてリセット電流が増加するのと同時に、デバイスをコンディショニングする必要性が少なくなる。デバイスｏ５７８７のバージン状態Ｒ−Ｉ軌跡と安定リセット状態Ｒ−Ｉ軌跡との相違は、対照デバイスｏ５７８５に対して観測されたものよりも小さい。デバイスｏ５７８７に対して観測された相違は、単一層デバイスｏ５７８３に対して観測されたものに匹敵する。デバイスｏ５７８７のＲ−Ｉ特性は、デバイスの活性領域にプロモータ材料を含めることが、リセット電流低減の利益をもたらす一方で当該デバイスに対してフォーメーションを行う必要性を実質的になくすことを示す。

【0120】

当業者であれば、上述の方法及び設計が追加のアプリケーションを含むことと、当該関連アプリケーションが具体的に上述されたものに限られないこととがわかる。また、本発明は、本明細書に記載の本質的特性から逸脱することなく他の具体的な形態で実施することができる。上述の実施例の全ての側面は例示としてのみ考慮されるべきであって、いかなる態様でも限定されるものではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】