特許 5700091 マンチェスターコード受信回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5700091

(24)【登録日】2015年2月27日

(45)【発行日】2015年4月15日

(54)【発明の名称】マンチェスターコード受信回路

(51)【国際特許分類】

   H04L 25/49 20060101AFI20150326BHJP

【ＦＩ】

   H04L25/49 F

【請求項の数】3

【全頁数】17

(21)【出願番号】特願2013-185094(P2013-185094)

(22)【出願日】2013年9月6日

(65)【公開番号】特開2014-140153(P2014-140153A)

(43)【公開日】2014年7月31日

【審査請求日】2014年1月15日

(31)【優先権主張番号】特願2012-276848(P2012-276848)

(32)【優先日】2012年12月19日

(33)【優先権主張国】JP

(73)【特許権者】

【識別番号】000006507

【氏名又は名称】横河電機株式会社

(72)【発明者】

【氏名】島田 克之

【審査官】 白井 亮

(56)【参考文献】

【文献】 特表２００９−５２９２７０（ＪＰ，Ａ）

【文献】 欧州特許出願公開第０１３３５５２０（ＥＰ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０４Ｌ ２５／４９

(57)【特許請求の範囲】

【請求項1】

通信伝送路を流れるアナログ信号をマンチェスターコードに基づくデジタル信号に変換するように構成されたアナログ回路を含むマンチェスターコード受信回路において、
前記通信伝送路の伝送媒体に流れるアナログ信号をデジタル化された受信信号に変換するＭＡＵと、
前記ＭＡＵでデジタル化された受信信号を内部クロックで同期化して同期受信信号を生成するとともに、生成した同期受信信号から立ち下がりエッジおよび立ち上がりエッジを検出してエッジ検出信号を出力するエッジ検出部と、
これらクロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成する受信クロック抽出部と、
前記エッジ検出部で生成された同期受信信号と前記受信クロック抽出部で生成された受信クロックイネーブル信号に基づきコード種別信号および受信データを出力するコード検出部を備え、
前記受信クロック抽出部には、前記アナログ回路が出力する受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性または前記アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性の少なくともいずれかの特性を補償する特性補償手段を設けたことを特徴とするマンチェスターコード受信回路。

【請求項2】

前記特性補償手段は、
前記アナログ回路の後段に接続されるデジタル回路の特性も加味して補償することを特徴とする請求項１記載のマンチェスターコード受信回路。

【請求項3】

前記特性補償手段は、特性別制御要素格納部を含み、この特性別制御要素格納部から読み出される特性別制御要素に基づき、所定のクロック抽出動作を実行することを特徴とする請求項１または請求項２記載のマンチェスターコード受信回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マンチェスターコード受信回路に関し、詳しくは、受信信号のジッタ耐性を向上させる技術に関するものである。

【背景技術】

【0002】

計測・制御機器間でのデジタル通信を行うための規格であるフィールドバスなどの通信においてマンチェスターコードが用いられている。マンチェスターコードは、０／１の各ビットを示す信号の中央で信号レベルが変化する。これにより、伝送の基準となる受信クロックをデータ信号に重ねて送ることができる。

【0003】

図７は、マンチェスターコードにエンコードされたデータを受信する従来のデータ受信回路の構成例を示すブロック図である。図７において、通信伝送路１００からデータを受信するデータ受信回路２００は、ＭＡＵ（Medium Attachment Unit）２１０、エッジ検出部２２０、受信クロック抽出部２３０、コード検出部２４０、受信制御部２５０を備えている。通信伝送路１００は、同軸ケーブルなどの有線であっても、無線であってもよい。

【0004】

ＭＡＵ２１０は、通信伝送路１００の伝送媒体に流れるアナログ信号をデジタル化された受信信号に変換する。エッジ検出部２２０は、デジタル化された受信信号を、データ受信回路２００内部のクロックで同期化して同期受信信号を生成するとともに、生成した同期受信信号から、立ち下がりエッジおよび立ち上がりエッジを検出して、エッジ検出信号を出力する。なお、クロックは、Ｎを３以上の整数として規定の通信速度の２^N倍とする。

【0005】

図８は、マンチェスターコードの同期受信信号の立ち下がりエッジおよび立ち上がりエッジからエッジ検出信号が出力される様子を示す波形図である。マンチェスターコードの同期受信信号は、１ビットの転送時間に対応したビットタイムの中央で変化し、その変化が検出されるとクロック幅のエッジ検出信号が出力される。また、同じビット信号が連続する場合などには、後のビットタイムの開始においてもエッジ検出信号が出力される。したがって、エッジ検出信号は、ビットタイムの境界あるいは中央のいずれかを示すことになる。

【0006】

図７の説明に戻り、受信クロック抽出部２３０は、クロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成する。受信クロック信号は、コード検出部２４０が中央で信号レベルが変化するビット信号をサンプリングするためのクロックである。１つのビット信号について２回サンプリングを行う必要があるため、受信クロックの速度は、１ビットあたりの通信速度の２倍になる。

【0007】

受信クロックイネーブル信号は、生成された受信クロックを入力する後段の受信制御部２５０が受信クロックの１／２の速さである通信速度のクロックで動作するように、受信クロックを一回おきに有効にする。

【0008】

コード検出部２４０は、同期受信信号を受信クロックの立ち上がりタイミングでサンプリングしてデコードし、コード種別信号および受信データを出力する。ここで、コード種別信号は、プリアンブル、スタートデリミタ、エンドデリミタ、データコードなどを示す信号である。図９に、マンチェスターコードにおけるプリアンブル、スタートデリミタ、エンドデリミタの各コード定義と、データコード例（”１１００１０１０”）とを示している。

【0009】

再び図７に戻り、受信制御部２５０は、入力される受信データとコード種別信号に基づき、受信データの受信制御を行う。この動作は、ビットタイムを基準に行うため、受信制御部２５０は、受信クロックを受信クロックイネーブル信号で一回おきに有効にして用いる。

【0010】

受信クロック抽出部２３０は、クロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成するために、クロック抽出カウンタ２３２を備えている。クロック抽出カウンタ２３２は、クロックをカウントするカウンタであって、クロックが規定の通信速度の２^N倍のとき、Ｎビット幅のラップアラウンド（wrap around）動作を行う。すなわち、オーバーフローすると０に戻る。なお、以下の説明では、カウント値を１６進数で表記する。たとえば、Ｎ＝４とすると、クロック毎に、０、１、２、…、Ｅ、Ｆ、０、１、…と変化する。

【0011】

Ｎ＝４の場合、規定の通信速度であれば、ビットタイムは２⁴＝１６クロック分であるから、図１０に示すように、受信クロックは４クロック毎に反転させ、受信クロックイネーブル信号は８クロック毎に反転させればよい。すなわち、クロック抽出カウンタ２３２のカウント値が４、８、Ｃ、０に変化したときに受信クロックを反転させ、カウント値が８、０に変化したときに受信クロックイネーブル信号を反転させる。

【0012】

クロック抽出カウンタ２３２のビット幅をＮとすると、受信クロックはクロック抽出カウンタ２３２の最上位から２ビット目が変化したときに反転させ、受信クロックイネーブル信号は最上記ビットが変化したときに反転させればよい。

【0013】

しかしながら、実際の通信においては、ビットタイム歪が生じて、ビットタイムがクロックの２^Nクロック分よりも大きくなったり小さくなる。この場合、図１１に示すように、受信クロックを基準としたサンプリング間隔と同期受信信号のビットタイムとがずれるため、同期受信信号のサンプリングに失敗することがある。図１１はビットタイムが２^Nクロックよりも大きい場合の例であり、図中の破線円内で同じ信号を２回サンプリングしている。

【0014】

このような事態を防止するため、受信クロック抽出部２３０は、エッジ検出信号に基づいてカウント値を調整するクロック抽出制御部４３１を備えている。クロック抽出制御部４３１は、エッジ検出信号を検出したときのクロック抽出カウンタ２３２のカウンタ値に応じて、次のカウント値を調整する。具体的には、検出したエッジ位置がジッタのない理想的なエッジ位置よりも進んでいる(早いタイミングで検出される)時はカウントアップ動作を通常（＋１）よりさらに１進め（＋２）、遅れている(遅いタイミングで検出される)時は通常（＋１）よりもさらに１遅らせる（±０）カウント値の調整を行う。

【0015】

すなわち、エッジ検出信号を検出したときのクロック抽出カウンタ２３２の下位（Ｎ−１）ビットの値が１〜２^N-2であれば、次のカウンタ値を現カウント値のままとして増加させず、下位（Ｎ−１）ビットの値が２^N-2＋１〜２^N-1−１であれば、次のカウンタ値を通常よりも１多い２増加させる。前者の場合は同じ値を２回カウントすることになり、後者の場合はカウントを１つ飛ばすことになる。その他の場合は調整する必要がないため、通常通りカウント値を１つずつ増加させる。

【0016】

クロック抽出カウンタ２３２が４ビット幅のときは、規定の通信速度であれば、カウント値が０または８のときにエッジ検出信号が検出される。このため、カウント値が０または８のときにエッジ検出信号が検出された場合には、調整せずに通常通りカウント値を１増加させる。

【0017】

これに対し、ビットタイムが規定より大きく、カウント値が１〜４、９〜Ｃのときにエッジ検出信号が検出された場合は、カウント値を現カウント値のまま増加させず、ビットタイムが規定より小さく、カウント値が５〜７、Ｄ〜Ｆのときにエッジ検出信号が検出された場合は、カウント値を２増加させる。

【0018】

図１２は図７の動作例を説明するタイミングチャートであり、ビットタイムが規定よりも大きく、タイミングＴ１においてカウント値が９のときにエッジ検出信号を検出したとする。この場合、次のカウント値をＡではなく、白抜きの数字で示すように現カウント値９のままとする。これにより、以降のサンプリングタイミングをクロックの１クロック分遅らせることができる。受信クロック抽出部２３０は、タイミングＴ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６においてそれぞれこのような調整を行うことにより、ビットタイミングの歪にカウント値を追随させるようにしている。

【0019】

特許文献１には、フィールド機器の消費電流を低下することが可能なマンチェスターコードを用いたフィールドバスシステムにおける通信装置の技術が記載されている。
特許文献２には、シリアルエンコーダから一定の周期での正確な位置データを得ることができるクロック抽出回路の技術が記載されている。

【先行技術文献】

【特許文献】

【0020】

【特許文献1】特開平０７−３２６９９２号公報

【特許文献2】特開２０１１−１９１２２６号公報

【発明の開示】

【発明が解決しようとする課題】

【0021】

ところで、一般に、マンチェスターコードなどのデジタル信号は、図１３に網掛けで示すように、各エッジにジッタ成分を含むことが多い。受信信号がジッタ成分を含んでいると、エッジの位置がジッタのない理想の位置からずれてしまう。

【0022】

図１３はジッタの定義説明図であって、マンチェスターコードの受信信号例を示している。図１３において、ジッタとは、ジッタのない理想波形に対し、各エッジの位置が＋方向に最大1/2Tjitまたは−方向に最大1/2Tjitだけずれた時の幅Tjitのことである。たとえば、ジッタTjitが6μsとは、各エッジの位置が理想的なエッジ位置に対して±任意の方向に最大３μsだけずれることをいう。この場合、ビットタイムに関する歪(実際のビットタイムが規定のビットタイムよりも大きくなる、または小さくなる現象)は発生しないものとする。

【0023】

マンチェスターコードの正しいサンプリングの方法は、通信データの１ビットタイムの信号を１／２ビットタイム毎に１回、計２回のサンプリングを行う方法である。つまり、マンチェスターコードでは、通信データの１ビットタイムに２回のサンプリングが必要であるため、サンプリングは、通信速度の２倍の受信クロックで行われる。

【0024】

この２回サンプリングした２ビットのデータとそのデータが示す信号の種類の関係は、図１４（Ａ）に示すように、
００→”Ｎ＋”、０１→”０”、１０→”１”、１１→”Ｎ−”
になる。

【0025】

そして、エッジ検出信号発生時におけるクロック抽出カウンタ２３２の下位Ｎ−１ビットの値とクロック抽出カウンタ２３２の次のカウント値の調整との関係は、Ｎビットカウンタの場合は図１４（Ｂ）に示すようになり、４ビットカウンタの場合は図１４（Ｃ）に示すようになる。

【0026】

図１５も図７の動作例を説明するタイミングチャートであり、クロック抽出カウンタ２３２のビット幅をＮ＝４とし、クロックの１周期の長さをTclkとしたとき、Tjit=3*Tclkで表されるジッタTjitが発生する場合を示している。

【0027】

図１５において、受信信号のエッジ位置は理想的なエッジ位置に対して±1/2Tjit=±1/2*(3*Tclk)ずれるが、クロック抽出カウンタ２３２のカウント値を適切に調整することにより、同期受信信号を正しくサンプリングできる。

【0028】

クロック抽出カウンタ２３２のビット幅をＮとしたとき、データ受信回路２００に入力される受信信号に対する受信ジッタ耐性(ジッタの限界)は、 (2^N-2-1)*Tclkである。同期受信信号を正しく取得するには、1/2ビットタイムで１回、１ビットタイムで２回のサンプリングを行う必要があるが、ジッタが(2^N-2-1)*Tclk以内であれば、次の条件が常に成立することによってこれが満たせるからである。ところが、ジッタが(2^N-2-1)*Tclkを超えると、次のいずれかの条件が満たされなくなり、1/2ビットタイムで１回、１ビットタイムで２回のサンプリングが守れなくなってしまう。

【0029】

（１）同期受信信号のHighパルス幅またはLowパルス幅の最大値がともに１ビットタイム(2^N*Tclk)+(2^N-2-1)*Tclk
(たとえば、１ビットタイム=32μs、N=4、Tclk=2μsとすると38μs)
（２）同期受信信号のHighパルス幅またはLowパルス幅の最小値がともに1/2ビットタイム(2^N-1*Tclk)-(2^N-2-1)*Tclk
(たとえば、１ビットタイム=32μs、N=4、Tclk=2μsとすると10μs)

【0030】

（３）同期受信信号の理想的な１ビットタイムのHighパルス幅またはLowパルス幅がジッタにより短くなった場合のHighパルス幅またはLowパルス幅の最小値がともに１ビットタイム(2^N*Tclk)-(2^N-2-1)*Tclk
(たとえば、１ビットタイム=32μs、N=4、Tclk=2μsとすると26μs)

【0031】

（４）同期受信信号の理想的な1/2ビットタイムのHighパルス幅またはLowパルス幅がジッタにより長くなった場合のHighパルス幅またはLowパルス幅の最大値がともに1/2ビットタイム(2^N-1*Tclk)+(2^N-2-1)*Tclk
(たとえば、１ビットタイム=32μs、N=4、Tclk=2μsとすると22μs)

【0032】

図１６も図７の動作例を説明するタイミングチャートであり、ジッタが所定値を超えた結果、1/2ビットタイムで１回、１ビットタイムで２回のサンプリングが守れなくなる場合の動作説明図であり、ジッタが4*Tclkでクロック抽出カウンタ２３２のビット幅がＮ＝４の場合を示している。

【0033】

図１６において、同期受信信号のエッジｔ2を検出したエッジ検出信号発生時におけるクロック抽出カウンタ２３２の下位３ビットの値は０である。以降、ここを起点にクロック抽出カウンタ２３２のカウント値の調整が行われる。エッジｔ2とｔ3の間における同期受信信号パルスは本来1/2ビットタイムのパルスであるので正しいサンプリング回数は１回であるが、パルス幅が上記（４）の条件を超えて12*Tclkとなるため、１回目のt2＋4*Tclkの他にt2＋12*Tclkの２回目のサンプリングが発生してしまい、サンプリングする値の斜交線部分（同期受信信号のエッジｔ3、t5、t6、t7）に示すようにマンチェスターコードを正しく受信できない。

【0034】

また、エッジt4とt5の間の同期受信信号パルスは本来１ビットタイムのパルスであることから、正しいサンプリング回数は２回であるが、パルス幅が上記（１）の条件を超えて20*Tclkとなるため、１回目のt2＋4*Tclk、２回目のt2＋12*Tclkの他にt4＋20*Tclkの３回目のサンプリングが発生してしまい、この場合もサンプリングする値の斜交線部分に示すようにマンチェスターコードを正しく受信できない。

【0035】

もしも、図７のＭＡＵ２１０内に設けられているマンチェスターコードを出力するアナログ回路が、下記ａ）、ｂ）のような特性を有するものとすると、デジタル回路のジッタが(2^N-2-1)*Tclkを超える、つまり同期受信信号のパルス幅が変動してやはり上記（１）〜（４）のいずれかの条件を満たさなくなり、デジタル回路はマンチェスターコードを正しく受信できなくなる。その結果、アナログ回路＋デジタル回路のトータルのジッタ耐性は(2^N-2-1)*Tclkを下回り、回路全体の性能が落ちてしまうことになる。

【0036】

ａ）アナログ回路が出力する受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性であり、この特性により、Highのパルス幅が短くLowのパルス幅が長くなる。
ｂ）アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性であり、この特性により、Lowのパルス幅が短くHighのパルス幅が長くなる。

【0037】

図１７はマンチェスターコードの波形例図であり、（Ａ）はアナログ回路の上記ａ）の特性により立ち上がりが遅れる場合のジッタを示し、（Ｂ）はアナログ回路の特性ｂ）により立ち下がりが遅れる場合のジッタを示している。

【0038】

図１７（Ａ）において、立ち上がり時間がＴｄ遅れると仮定すると、ジッタのない理想波形に対して立ち上がりエッジの位置が最大＋(1/2Tjit+Td)だけずれる。なお、Ｔｄは立ち上がりと立ち下がりの時間差である。たとえばジッタが６μｓでＴｄ＝１μｓの場合、立ち上がりエッジの位置は最大＋４（＝３＋１）μｓずれる。

【0039】

図１７（Ｂ）において、立ち下がり時間がＴｄ遅れると仮定すると、ジッタのない理想波形に対して立ち下がりエッジの位置が最大＋(1/2Tjit+Td)だけずれる。たとえばジッタが６μｓでＴｄ＝１μｓの場合、立ち下がりエッジの位置は最大＋４（＝３＋１）μｓずれることになる。

【0040】

図１８も、図７の動作例を説明するタイミングチャートである。図１８において、クロック抽出カウンタ２３２のビット幅はＮ＝４で、アナログ回路は上記ａ）の特性を有している。この場合、デジタル回路に1/2*(3*Tclk)を超えるエッジの位置ずれが生じる。その結果、ジッタが3*Tclkを超えて、サンプリングする値の斜交線部分（同期受信信号のエッジｔ1、t3、t5、t7）に示すようにマンチェスターコードを正しく受信できなくなる。

【0041】

本発明は、このような課題を解決するものであり、その目的は、アナログ回路特性による受信ジッタ耐性劣化を防ぎ、アナログ回路とデジタル回路の全体で受信ジッタ耐性を高めることができるマンチェスターコード受信回路を実現することにある。

【課題を解決するための手段】

【0042】

このような課題を達成するために、本発明のうち請求項１記載の発明は、
通信伝送路を流れるアナログ信号をマンチェスターコードに基づくデジタル信号に変換するように構成されたアナログ回路を含むマンチェスターコード受信回路において、
前記通信伝送路の伝送媒体に流れるアナログ信号をデジタル化された受信信号に変換するＭＡＵと、
前記ＭＡＵでデジタル化された受信信号を内部クロックで同期化して同期受信信号を生成するとともに、生成した同期受信信号から立ち下がりエッジおよび立ち上がりエッジを検出してエッジ検出信号を出力するエッジ検出部と、
これらクロックとエッジ検出信号に基づき受信クロックと受信クロックイネーブル信号を生成する受信クロック抽出部と、
前記エッジ検出部で生成された同期受信信号と前記受信クロック抽出部で生成された受信クロックイネーブル信号に基づきコード種別信号および受信データを出力するコード検出部を備え、
前記受信クロック抽出部には、前記アナログ回路が出力する受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性または前記アナログ回路が出力する受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性の少なくともいずれかの特性を補償する特性補償手段を設けたことを特徴とする。

【0043】

請求項２の発明は、請求項１記載のマンチェスターコード受信回路において、
前記特性補償手段は、
前記アナログ回路の後段に接続されるデジタル回路の特性も加味して補償することを特徴とする。

【0044】

請求項３の発明は、請求項１または請求項２記載のマンチェスターコード受信回路において、
前記特性補償手段は、特性別制御要素格納部を含み、この特性別制御要素格納部から読み出される特性別制御要素に基づき、所定のクロック抽出動作を実行することを特徴とする。

【発明の効果】

【0045】

これらにより、立ち上がり時間と立ち下がり時間の差に起因するマンチェスターコードのジッタ増加分を補償することができ、受信ジッタ耐性を高めることができる。

【図面の簡単な説明】

【0046】

【図1】本発明の一実施例を示すブロック図である。

【図2】本発明に基づくＮビットカウンタにおけるカウント値の調整表である。

【図3】本発明に基づく４ビットカウンタにおけるカウント値の調整表である。

【図4】図１の動作例を示すタイミングチャートである。

【図5】図１の他の動作例を示すタイミングチャートである。

【図6】図１の他の動作例を示すタイミングチャートである。

【図7】従来のマンチェスターコードデータ受信回路の構成例を示すブロック図である。

【図8】マンチェスターコードの同期受信信号の立ち下がりエッジおよび立ち上がりエッジからエッジ検出信号が出力される様子を示す波形図である。

【図9】マンチェスターコードにおけるコード定義とデータコード例の説明図である。

【図10】従来のマンチェスターコードデータ受信回路の構成例を示すブロック図である。

【図11】ビットタイム歪の説明図である。

【図12】図７の動作例を説明するタイミングチャートである。

【図13】ジッタの定義説明図である。

【図14】図７の構成におけるマンチェスターコードのサンプリングデータと信号の種類およびカウント値の調整説明図である。

【図15】図７の他の動作例を説明するタイミングチャートである。

【図16】図７の他の動作例を説明するタイミングチャートである。

【図17】マンチェスターコードの波形例図である。

【図18】図７の他の動作例を説明するタイミングチャートである。

【発明を実施するための最良の形態】

【0047】

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図７と共通する部分には同一の符号を付けている。図１と図７の相違点は、受信クロック抽出部２３０の構成にある。すなわち、図１の受信クロック抽出部２３０には、クロック抽出カウンタ２３２の他に、エッジ間隔カウンタ２３３と、アナログ回路特性指定部２３４と、図７とは異なる機能が付加されたクロック抽出制御部２３５が設けられている。

【0048】

エッジ間隔カウンタ２３３は、エッジ検出部２２０から検出出力されるエッジの間隔をカウントして、カウントデータをクロック抽出制御部２３５に出力する。

【0049】

アナログ回路特性指定部２３４は、外部から指定入力されるＭＡＵ２１０のアナログ特性に基づき、指定されたアナログ特性に対応したクロック抽出のための制御信号をクロック抽出制御部２３５に出力する。

【0050】

ここで、ＭＡＵ２１０のアナログ特性は、具体的には、受信信号の立ち上がり時間が立ち下がり時間よりも大きい立ち上がり遅れの特性または受信信号の立ち下がり時間が立ち上がり時間よりも大きい立ち下がり遅れの特性の少なくともいずれかとする。

【0051】

クロック抽出制御部２３５には、アナログ回路特性指定部２３４を介して指定されるＭＡＵ２１０のアナログ特性に基づいて所定のクロック抽出動作を実行するように制御するための特性別制御要素格納部２３６が設けられている。

【0052】

クロック抽出カウンタ２３２は、クロック抽出制御部２３５から出力されるカウント値制御信号に基づき、所定のカウント動作を実行する。

【0053】

このように構成される本発明における重要なポイントは、次の２点である。
ａ）クロック抽出カウンタ２３２のカウント値調整方法
ｂ）受信クロックの出力抑制制御
これらは互いに関連しており、ａ）はｂ）を実現するために必要となる。

【0054】

まず、ａ）について説明する。
従来のカウント値調整方法は、図１５に示したように、エッジ位置が理想位置よりも進んでいる時はカウントアップを通常の+１より１多くして+２とし、遅れている時は通常の+１よりも１少なくして±０とする調整方法であるため、エッジ検出位置からサンプリング位置(受信クロック位置)までの距離が一定とならない。

【0055】

これに対し、本発明では、エッジ位置への追随幅をエッジ位置のずれ幅に応じて変化させながらクロック抽出カウンタ２３２のカウント値を調整することから、エッジ検出位置の次のカウント値の下位N-1ビットは必ず１となる。この結果、エッジ検出位置からサンプリング位置までの距離は常に一定となる（図４参照）。これを実現するための具体的なカウント値の調整方法は、図２と図３の表のようになる。

【0056】

次に、ｂ）について説明する。
マンチェスターコードを正しく取得するには、通信データの１ビットタイムの信号を1/2ビットタイムで１回、１ビットタイムで２回サンプリングする必要がある。本発明では、マンチェスターコードを出力するアナログ回路が段落００３６に示したようなａ）,ｂ）の特性を持つ場合でも、マンチェスターコードを正しくサンプリングできるように、エッジ検出位置から一定の距離に来るサンプリング位置に対し、ある条件成立時は受信クロックの出力を抑制しサンプリングをスキップする。

【0057】

ある条件とは、マンチェスターコードを正しく取得するためサンプリングしてはいけない次の２つの条件を指す。
＜条件１＞ 通信データの１ビットタイムでの３回目のサンプリングとなるケース
＜条件２＞ 通信データの1/2ビットタイムでの２回目のサンプリングとなるケース

【0058】

上記のような受信クロック出力制御を行うことにより、段落００３６に示したａ）,ｂ）のアナログ回路特性を持つマンチェスターコードに対しても、1/2ビットタイムで１回、１ビットタイムで２回のサンプリングが可能となり、マンチェスターコードを正しく取得できるようになる。

【0059】

これを実現する具体的な受信クロック出力抑制条件は、後述する（ａ−１）,（ａ−２）および（ｂ−１）,（ｂ−２）である。

【0060】

（１）通信伝送路１００により伝送される受信信号は、ＭＡＵ２１０を介してマンチェスターコード化されてエッジ検出部２２０に入力される。

【0061】

（２）エッジ検出部２２０は、マンチェスターコード化された受信信号を通信速度の2^N倍(N=3,4,5,・・・)のクロック(CLK)で同期化し、立ち上がりエッジおよび立ち下がりエッジを検出してエッジ検出信号を受信クロック抽出部２３０に出力する。

【0062】

（３）受信クロック抽出部２３０において、クロック抽出制御部２３５は、エッジ検出信号がアクティブ(High)になった時のクロック抽出カウンタ２３２のカウント値を、ジッタのない理想的なエッジ位置のカウント値（たとえばクロック抽出カウンタ２３２のビット幅Ｎ＝４であれば０または８）と比較する。

【0063】

（４）さらにクロック抽出制御部２３５は、（３）の比較結果に従って、クロック抽出カウンタ２３２のカウントアップ動作が検出したエッジ位置に追随動作するように、カウント値を調整するためのカウント値制御信号を生成出力する。

【0064】

従来の方式は、検出したエッジ位置がジッタのない理想的なエッジ位置よりも進んでいる時はカウントアップ動作を通常(+１)よりさらに１進め(+２)、遅れている時は通常(+１)よりもさらに１遅らせる(±０)カウント値の調整であった。

【0065】

このような従来の調整の場合、図１３から明らかなように、エッジ位置(エッジ検出信号の位置)からサンプリング位置(受信クロックの位置)までの距離が一定でないため、同期受信信号のサンプリング位置が特定できない。

【0066】

これに対し、本発明では、同期受信信号のエッジ位置に追随する追随幅をエッジ位置のずれ幅に応じて変化させる。具体的には、カウント値の調整を図２に示すような表に従って行う。たとえばクロック抽出カウンタ２３２のビット幅Ｎ＝４の場合には、カウント値の調整は図３に示す表のようになる。

【0067】

本発明のカウント値の調整では、エッジ検出信号がアクティブ(High)になった次のクロック抽出カウンタ２３２のカウント値の下位Ｎ−１ビットは必ず１となる。これにより、エッジ位置(エッジ検出信号の位置)からサンプリング位置(受信クロックの位置)までの時間が常に一定(エッジ位置から4*Tclk, 12*Tclk, 20*Tclk,・・・のポイント)となるため、同期受信信号のサンプリング位置が特定できる。

【0068】

（５）クロック抽出カウンタ２３２は、「現在のクロック(CLK)サイクルのクロック抽出カウンタ２３２の下位Ｎ−１ビットの値が2^N-2-1」かつ「次サイクルのクロック抽出カウンタ２３２の下位Ｎ−１ビットの値が2^N-2となる」サイクルで受信クロックを出力する。この受信クロックは通信速度の２倍の周波数である。

【0069】

（６）クロック抽出カウンタ２３２は、クロック抽出カウンタ２３２の最上位ビットを受信クロックイネーブル信号として受信制御部２５０に出力する。

【0070】

（７）コード検出部２４０は、同期受信信号を受信クロックがHighの時のクロック(CLK)の立ち上がりでサンプリングし、通信データが何であるかをデコードして認識する。

【0071】

（８）図２の表に従ったカウント値の調整は、基本の調整である。この基本の調整のみによって、受信ジッタ耐性(ジッタの限界)は(2^N-2-1)*Tclkとなる。図４は、クロック抽出カウンタ２３２のビット幅Ｎ＝４、ジッタ=3*Tclkの時の動作例を示すタイミングチャートである。

【0072】

図４において、エッジ検出部２２０が同期受信信号のエッジを検出することによりエッジ検出信号を出力するそれぞれのタイミングt1〜t7で、クロック抽出カウンタ２３２のカウント値に斜線を付して示すように、カウント値の調整が行われる。

【0073】

ところが、マンチェスターコードを出力するアナログ回路が前述のような特性ａ）、ｂ）を有することにより、前述の図１７に示したような立ち上がり特性と立ち下がり特性の差Ｔｄ(1*Tclk以内)があると、デジタル回路に入力されるマンチェスターコードのパルス幅は以下に示すようになってしまい、受信ジッタ耐性が(2^N-2-1)*Tclkを満たせなくなってしまう。

【0074】

特性ａ）の場合
１）同期受信信号のHighパルス幅の最大値は１ビットタイム(2^N*Tclk) +(2^N-2-1)*Tclk、Lowパルス幅の最大値は１ビットタイム+2^N-2*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ38μs、40μs)
２）同期受信信号のHighパルス幅の最小値は1/2ビットタイム(2^N-1*Tclk) -2^N-2*Tclk、Lowパルス幅の最小値は1/2ビットタイム-(2^N-2-1)*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ8μs、10μs)

【0075】

３）同期受信信号の理想的な１ビットタイムのHighパルス幅がジッタにより短くなった場合のHighパルス幅の最小値は１ビットタイム-2^N-2*Tclk、理想的な１ビットタイムのLowパルス幅がジッタにより短くなった場合のLowパルス幅の最小値は１ビットタイム-(2^N-2-1)*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ24μs、26μs)
４）同期受信信号」の理想的な1/2ビットタイムのHighパルス幅がジッタにより長くなった場合のHighパルス幅の最大値は1/2ビットタイム+(2^N-2-1)*Tclk、理想的な1/2ビットタイムのLowパルス幅がジッタにより長くなった場合のLowパルス幅の最大値は1/2ビットタイム+2^N-2*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ22μs、24μs)

【0076】

特性ｂ）の場合
１）同期受信信号のHighパルス幅の最大値は１ビットタイム(2^N*Tclk) +2^N-2*Tclk、Lowパルス幅の最大値は１ビットタイム+(2^N-2-1)*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ40μs、38μs)
２）同期受信信号」のHighパルス幅の最小値は1/2ビットタイム(2^N-1*Tclk) -(2^N-2-1)*Tclk、Lowパルス幅の最小値は1/2ビットタイム-2^N-2*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ10μs、8μs)

【0077】

３）同期受信信号の理想的な１ビットタイムのHighパルス幅がジッタにより短くなった場合のHighパルス幅の最小値は１ビットタイム-(2^N-2-1)*Tclk、理想的な１ビットタイムのLowパルス幅がジッタにより短くなった場合のLowパルス幅の最小値は１ビットタイム-2^N-2*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ26μs、24μs)
４）同期受信信号の理想的な1/2ビットタイムのHighパルス幅がジッタにより長くなった場合のHighパルス幅の最大値は1/2ビットタイム+2^N-2*Tclk、ジッタの含まれない理想的な1/2ビットタイムのLowパルス幅がジッタにより長くなった場合のLowパルス幅の最大値は1/2ビットタイム+(2^N-2-1)*Tclk(たとえば、１ビットタイム=32μs、Ｎ＝４、Tclk=2μsとするとそれぞれ24μs、22μs)

【0078】

（９）本発明では、アナログ回路が上記ａ）,ｂ）の特性を持つ場合でも、デジタル回路に入力されるマンチェスターコードを正しくサンプリングできるようにする。具体的には、クロック抽出制御部２３５にエッジ間隔カウンタ２３３のカウント値を入力し、受信クロック出力に対する条件を追加する。エッジ間隔カウンタ２３３は、エッジ検出信号がアクティブ(High)になった時にカウント値を０に初期化し、それ以外はカウント値を単純インクリメント(+1)するカウンタである。追加する条件は次のとおりである。

【0079】

特性ａ）の場合
アナログ回路の特性がａ）であることは、外部からアナログ回路特性指定部２３４を介して特性別制御要素格納部２３６に対して指定する。これにより、特性別制御要素格納部２３６から、特性ａ）に対応したクロック抽出動作を実行するように制御する特性別制御要素がクロック抽出制御部２３５に読み出される。

【0080】

（ａ−１）同期受信信号のLowパルス幅が最大値:(2^N+2^N-2)*Tclkとなることで、エッジ間隔カウンタ２３３の値が2^N+2^N-2-2となる場合は、（５）で示した条件がたとえ成立しても、受信クロックを出力しない。この結果、このタイミングの同期受信信号はコード検出部２４０でサンプリングされない。

【0081】

図５のタイミングチャートにおけるt4+20*Tclk,t6+20*Tclkのタイミングがこの条件に当たる。この条件が成立する時は、通信データの１ビットタイム内の３回目のサンプリングポイントとなり、正しい値を取得するために受信クロックは不要である。

【0082】

（ａ−２）同期受信信号の理想的な1/2ビットタイムのLowパルス幅がジッタにより長くなりその最大値:(2^N-1+2^N-2)*Tclkとなることで、次の条件が成立する時は、（５）で示した条件がたとえ成立しても、受信クロックを出力しない。この結果、このタイミングの同期受信信号はコード検出部２４０でサンプリングされない。

【0083】

図５のタイミングチャートにおけるt2+12*Tclkのタイミングがこの条件に当たる。

【0084】

＜条件＞
「エッジ間隔カウンタ２３３の値が2^N-1+2^N-2-2」かつ「次サイクルでエッジ検出信号がアクティブ(High)」かつ「同期受信信号がLow」であること。
この条件が成立する時は、通信データの1/2ビットタイム内の２回目のサンプリングポイントとなり、正しい値を取得するには受信クロックは不要である。

【0085】

これら（ａ−１）、（ａ−２）の条件成立時以外は（５）の条件に従って受信クロックを出力する。

【0086】

特性ｂ）の場合
アナログ回路の特性がｂ）であることは、外部からアナログ回路特性指定部２３４を介して特性別制御要素格納部２３６に対して指定する。これにより、特性別制御要素格納部２３６から、特性ｂ）に対応したクロック抽出動作を実行するように制御する特性別制御要素がクロック抽出制御部２３５に読み出される。

【0087】

（ｂ−１）同期受信信号のHighパルス幅が最大値:(2^N+2^N-2)*Tclkとなることで、エッジ間隔カウンタの値が2^N+2^N-2-2となる場合は、（５）で示した条件がたとえ成立しても、受信クロックを出力しない。この結果、このタイミングの同期受信信号はコード検出部２４０でサンプリングされない。

【0088】

図６のタイミングチャートにおけるt3+20*Tclkのタイミングがこの条件に当たる。この条件が成立する時は、通信データの1ビットタイム内の3回目のサンプリングポイントとなり、正しい値を取得するには受信クロックは不要である。

【0089】

（ｂ−２）同期受信信号の理想的な1/2ビットタイムのHighパルス幅がジッタにより長くなりその最大値:(2^N-1+2^N-2)*Tclkとなることで、次の条件が成立する時は、（５）で示した条件がたとえ成立しても、受信クロック」を出力しない。この結果、このタイミングの同期受信信号はコード検出部２４０でサンプリングされない。

【0090】

図６のタイミングチャートにおけるt1+12*Tclk,t5+12*Tclkのタイミングがこの条件に当たる。

【0091】

＜条件＞
「エッジ間隔カウンタの値が2^N-1+2^N-2-2」かつ「次サイクルでエッジ検出信号がアクティブ(=High)」かつ「同期受信信号がHigh」であること。
この条件が成立する時は、通信データの1/2ビットタイム内の２回目のサンプリングポイントとなり、正しい値を取得するには受信クロック」は不要である。

【0092】

これら（ｂ−１）、（ｂ−２）の条件成立時以外は（５）の条件に従って受信クロックを出力する。

【0093】

上記の受信クロック出力制御により、ａ）,ｂ）のアナログ回路特性を持つジッタ(2^N-2-1)*Tclkの受信信号に対しても、１ビットタイムあたり２回(1/2ビットタイムあたり1回)のサンプリングとなり、受信信号を正しくサンプリングできるようになる。

【0094】

（１０）コード種別と”１”,”０”の受信データが、後段の受信制御を行う受信制御部２５０に出力される。

【0095】

（１１）本発明の動作に従うと、立ち上がりと立ち下がりの時間差が1*Tclk以内であれば、アナログ回路の上記ａ）,ｂ）の特性に起因するマンチェスターコードのジッタ増加分をディジタル回路側で補正し、アナログ回路＋ディジタル回路のトータルの受信ジッタ耐性を向上することで(2^N-2-1)*Tclkに保つことができる。

【0096】

図５のタイミングチャートは、クロック抽出カウンタ２３２のビット幅Ｎ＝４の時、アナログ回路がａ）の特性を持つことにより、同期受信信号の立ち上がり時の3*Tclkのジッタが1/2*Tclkだけ遅れるが、本発明に基づき構成された図１の回路がこれに追随して同期受信信号を正しくサンプリングしているケースを示している。また、図６のタイミングチャートは、アナログ回路がｂ）の特性を持った場合の同様のケースを示している。

【0097】

以上説明したように、本発明によれば、立ち上がり時間と立ち下がり時間の差に起因するマンチェスターコードのジッタ増加分を補償することができ、受信ジッタ耐性の優れたマンチェスターコード受信回路が実現できる。

【符号の説明】

【0098】

１００ 通信伝送路
２００ データ受信回路
２１０ ＭＡＵ
２２０ エッジ検出部
２３０ 受信クロック抽出部
２３２ クロック抽出カウンタ
２３３ エッジ間隔カウンタ
２３４ アナログ回路特性指定部
２３５ クロック抽出制御部
２３６ 特性別制御要素格納部
２４０ コード検出部
２５０ 受信制御部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】