特許 5700635 多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5700635

(24)【登録日】2015年2月27日

(45)【発行日】2015年4月15日

(54)【発明の名称】多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ

(51)【国際特許分類】

   G11C 13/00 20060101AFI20150326BHJP

【ＦＩ】

   G11C13/00 400F

   G11C13/00 400Z

   G11C13/00 215

   G11C13/00 210

【請求項の数】21

【外国語出願】

【全頁数】13

(21)【出願番号】特願2010-265808(P2010-265808)

(22)【出願日】2010年11月29日

(65)【公開番号】特開2011-150774(P2011-150774A)

(43)【公開日】2011年8月4日

【審査請求日】2013年11月12日

(31)【優先権主張番号】12/627,234

(32)【優先日】2009年11月30日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー， インク．

(74)【代理人】

【識別番号】100074099

【弁理士】

【氏名又は名称】大菅 義之

(74)【代理人】

【識別番号】100106851

【弁理士】

【氏名又は名称】野村 泰久

(72)【発明者】

【氏名】ヨハネス エー カルブ

(72)【発明者】

【氏名】デーチャン カウ

(72)【発明者】

【氏名】ジャンパオロ スパディーニ

【審査官】 滝谷 亮一

(56)【参考文献】

【文献】 特表２００９−５０７３１８（ＪＰ，Ａ）

【文献】 米国特許第０６６３９８２５（ＵＳ，Ｂ１）

【文献】 特開２００２−２０３３９２（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｇ１１Ｃ １３／００

(57)【特許請求の範囲】

【請求項1】

２つ以上の記憶されたビットによって表されるメモリ状態をメモリセルに記憶するステップであって、前記記憶されたビットは、書き込みパルスの特性に少なくとも部分的に基づく２つ以上の独立した変数によって特徴付けられる、ステップと、
前記２つ以上の独立した変数を測定するステップと、
前記測定された２つ以上の独立した変数に少なくとも部分的に基づいて前記メモリ状態を決定するステップと、
を含む方法。

【請求項2】

前記記憶されたメモリ状態は、閾値電圧および／または前記閾値電圧未満での電界抵抗によって更に特徴付けられる、請求項１に記載の方法。

【請求項3】

前記書き込みパルスの前記特性は、前記書き込みパルスの振幅および／またはトレーリングエッジを含む、請求項１に記載の方法。

【請求項4】

前記記憶されたメモリ状態は、第１の電界での第１の電界抵抗および／または第２の電界での第２の電界抵抗によって更に特徴付けられ、前記第１の電界は前記第２の電界よりも高い、請求項１に記載の方法。

【請求項5】

前記２つ以上の独立した変数のうちの１つを測定した後に、前記２つ以上の独立した変数のうちの別の１つを測定するステップをさらに含む、請求項１に記載の方法。

【請求項6】

第１の電圧または第１の電流を前記メモリセルに印加することにより、前記２つ以上の独立した変数のうちの１つを読み出すステップ、及び、第２の電圧または第２の電流を前記メモリセルに印加することにより、前記２つ以上の独立した変数のうちの別の１つを読み出すステップをさらに含む、請求項２に記載の方法。

【請求項7】

前記書き込みパルスを印加することによって、前記２つ以上の記憶されたビットを記憶するステップをさらに含む、請求項１に記載の方法。

【請求項8】

前記メモリセルが相変化メモリ（ＰＣＭ）セルまたは抵抗性ランダムアクセスメモリ（ＲＲＡＭ）を含む、請求項１に記載の方法。

【請求項9】

メモリセルアレイ及びコントローラを含む不揮発性メモリデバイスであって、
前記コントローラは、
前記メモリセルアレイのメモリセルに、２つ以上の記憶されたビットによって表されるメモリ状態を記憶することであって、前記記憶されたビットが、書き込みパルスの特性に少なくとも部分的に基づく２つ以上の独立した変数によって特徴付けられる、ことと、
前記２つ以上の独立した変数を測定することと、
前記測定された２つ以上の独立した変数に少なくとも部分的に基づいて前記メモリ状態を決定することと、
を行うように構成されている、不揮発性メモリデバイス。

【請求項10】

前記記憶されたメモリ状態は、閾値電圧および／または前記閾値電圧未満での電界抵抗によって更に特徴付けられている、請求項９に記載の不揮発性メモリデバイス。

【請求項11】

前記書き込みパルスの前記特性は、前記書き込みパルスの振幅および／またはトレーリングエッジを含む、請求項９に記載の不揮発性メモリデバイス。

【請求項12】

前記記憶されたメモリ状態は、第１の電界での第１の電界抵抗および／または第２の電界での第２の電界抵抗によって更に特徴付けられ、前記第１の電界は前記第２の電界よりも高い、請求項９に記載の不揮発性メモリデバイス。

【請求項13】

さらに、前記２つ以上の独立した変数のうちの１つを読み出した後に、前記２つ以上の独立した変数のうちの別の１つを読み出す、請求項９に記載の不揮発性メモリデバイス。

【請求項14】

さらに、第１の電圧または第１の電流を前記メモリセルに印加することで、前記２つ以上の独立した変数のうちの１つを読み出し、第２の電圧または第２の電流をメモリセルに印加することで、前記２つ以上の独立した変数のうちの別の１つを読み出す、請求項１０に記載の不揮発性メモリデバイス。

【請求項15】

さらに、前記書き込みパルスを印加することによって前記２つ以上のビットを記憶する、請求項１１に記載の不揮発性メモリデバイス。

【請求項16】

前記メモリセルが相変化メモリ（ＰＣＭ）セルまたは抵抗性ランダムアクセスメモリ（ＲＲＡＭ）を含む、請求項９に記載の不揮発性メモリデバイス。

【請求項17】

２つ以上の記憶されたビットによって表されるメモリ状態を記憶する個々のメモリセルを含むメモリデバイスであって、前記メモリセルは、電流振幅及びトレーリングエッジを含むパルスによって書き込み可能である、メモリデバイスと、
コントローラであって、
前記パルスを前記メモリセルに印加することによって、前記２つ以上の記憶されたビットを書き込むことであって、前記２つ以上の記憶されたビットは、前記パルスの特性に少なくとも部分的に基づく２つ以上の独立した変数によって特徴付けられる、ことと、
前記２つ以上の独立した変数を測定することと、
前記測定された２つ以上の独立した変数に少なくとも部分的に基づいて前記メモリ状態を決定することと、
を行うように構成されたコントローラと、
前記コントローラに前記メモリセルへの書き込み命令および／または前記メモリセルからの読み出し命令を開始させるための１つ以上のアプリケーションをホストするプロセッサと、
を含むシステム。

【請求項18】

前記記憶されたメモリ状態は、閾値電圧および／または前記閾値電圧未満での電界抵抗によって更に特徴付けられる、請求項１７に記載のシステム。

【請求項19】

前記パルスの前記特性は、前記パルスの振幅および／またはトレーリングエッジを含む、請求項１７に記載のシステム。

【請求項20】

前記記憶されたメモリ状態は、第１の電界での第１の電界抵抗および／または第２の電界での第２の電界抵抗によって更に特徴付けられ、前記第１の電界は前記第２の電界よりも高い、請求項１７に記載のシステム。

【請求項21】

前記コントローラは、前記２つ以上の独立した変数のうちの１つを読み出した後に、前記２つ以上の独立した変数のうちの別の１つを読み出すように更に構成されている、請求項１７に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書において開示される内容は、メモリ・デバイスのデータ記憶密度を高めることに関する。

【発明の概要】

【発明が解決しようとする課題】

【0002】

相変化メモリ（PCM）および抵抗性ランダム・アクセス・メモリ（RRAM）は一般に、例えばメモリ・セルを「1」または「0」を表す２つの物理的な状態のいずれかにすることによりデータを記憶する。それぞれの状態における電気抵抗が異なれば、例えば読み出し処理の間に一方の状態を他方の状態と区別することができる。データを記憶するそのような処理は、例えば１メモリ・セルあたり１ビットの記憶を可能とする。そのようなデータ記憶の密度を１メモリ・セルあたり１ビットよりも大きくすることは多くの利点（２〜３の例を挙げるとメモリの製造コストの減少および／またはメモリ・デバイスの小型化）をもたらすことができる。

【課題を解決するための手段】

【0003】

本明細書の全体にわたる「一実施形態」または「ある実施形態」の言及は、実施形態と関連して記載されている特定の特徴、構造または特性が、請求の範囲に記載された内容の実施形態の少なくとも一つに含まれることを意味する。したがって、本明細書の全体にわたるさまざまな場所で見られるフレーズ「一実施形態において」または「ある実施形態」が、必ずしも同じ実施形態について言及しているというわけではない。さらにまた、特定の特徴、構造または特性は、一つ以上の実施形態において組み合わせることができる。

【0004】

一実施形態において、互いに独立な複数の状態変数によって特徴付けられるメモリ・セルの状態によりデータを表すことによって、２つ以上のビットを含むデータをメモリ・セルに記憶することができる。例えば、第２の状態変数と独立な第１の状態変数は、第１の状態変数の変化及び変更が実質的に第２の状態変数に影響せず、逆もまた同じであることを意味しうる。別の例では、相対的に低い電圧で計測されるメモリ・セルの抵抗（第１の状態変数）は、同じメモリ・セルの閾値電圧（第２の状態変数）と独立にすることができる。

【0005】

そのようなメモリ・セルには、例を挙げると一部の相変化メモリ（PCM）、抵抗性ランダム・アクセス・メモリ（RRAM）または他の抵抗変化型メモリを含みうる。ここで、メモリ・セルは、メモリ・デバイスのアドレス指定可能な最小のユニットを含むことができる。例えば、PCMメモリ・セル（メモリ・デバイスの複数の他のメモリ・セルの間で一意のアドレスによって識別することができる）は、上部および底部の電極、ヒーターおよび相変化材料を含むことができる。他の例では、メモリ・セルは、わずか1ビットの情報を記憶するメモリのアドレス指定可能な部分を含むことができる。一実施形態では、個々のメモリ・セルは、データが格納される抵抗変化材料から成る、空間的に連続的でプログラム可能なボリューム要素を含むことができる。メモリ・セルの状態は、メモリ・セルに適用される書込み操作によって設定することができ、および／または読出し操作によって検出することができる。そのようなメモリ・セルの状態または状態変数は、少なくとも部分的には、メモリ・セルの物理的性質に基づくことができる。メモリ・セルの状態または状態変数は時間非依存性にしても時間依存性にしてもよく、例えば時間依存性は、メモリ・セルの経時的な構造的または物理的変化から生じ得る。状態変数にとって、そのような構造的変化の時間依存性は、メモリ・セルのプログラミング（書き込み）に使用される方法に依存する必要はない。多数の独立な状態変数によって特徴付けられるメモリ・セルの状態により表されるデータの記憶は、メモリ・デバイスの記憶密度の向上によりメモリのメガバイトあたりの製造コストを減少させるといった利点を提供する。当然、上述したようなデータ記憶の利点および詳細は、単に利点の一例にすぎず、請求の範囲に記載される内容を制限するものではない。

【0006】

ある実施形態において、メモリ・セルの状態は多数の独立した状態変数（x₁(t)、x₂(t)、x₃(t)、x₄(t)、…、x_n(t)、nは変数）によって特徴づけることができる。この場合、メモリ・セルの状態は、ｎ次元の状態関数（すなわち、ζ（t）=ζ（x₁(t)、x₂(t)、x₃(t)、x₄(t)、…、x_n(t)）によって記述することができる。そのようなｎ個の状態変数は互いに独立して調整、調節することができる。例えば、メモリ・セルに記憶されるデータは、特定の値を構成するために選ばれる第1の状態変数によって特徴づけられることができる。メモリ・セルに記憶されるデータはまた、第1の状態変数とは独立に選択および／または調整される第2の状態変数によって特徴づけることができる。したがって、メモリ・セルのそのような特徴づけによって、メモリ・セルが単一の状態変数により特徴付けられるデータを記憶するメモリと比較すると、相対的に高い密度で、多ビット・データ等のデータを記憶することができる。特に、メモリ・セルのそのようなｎ次元の状態の利用は、所与のセルのサイズおよび／またはリソグラフィのノードに対するデータ記憶密度を向上させることができ、このことにより、例えばメモリのメガバイトあたりの製造コストを減少させることができる。

【図面の簡単な説明】

【0007】

いくつかの実施形態を以下の図面を参照して記載するが、この記載は本発明を制限するものでも網羅するものでもない。図面において、特に明記しない限り、同じ参照番号は全図を通して同じ部分を示す。

【図1】図１は、ある実施形態による、メモリ・セルの抵抗の値に対するパルス振幅の関数のプロットを示す。

【図2】図２は、ある実施形態による、閾値電圧の値に対するメモリ・セルの低フィールドの抵抗のプロットを示す。

【図3】図３は、ある実施形態による、メモリ・セルに印加される電流に対する電圧のプロットを示す。

【図4】図４は、他の実施形態による、メモリ・セルに印加される電流に対する電圧のプロットを示す。

【図5】図５は、ある実施形態による、メモリ・セルに対する書き込み処理の流れ図である。

【図6】図６は、ある実施形態による、メモリ・セルに対する読み出し処理の流れ図である。

【図7】図７は、コンピュータ・システムの典型的な実施形態を図示した概略図である。

【発明を実施するための形態】

【0008】

図１は、ある実施形態に従った、メモリ・セル（メモリセル）に印加される矩形の書き込みパルスの振幅に対する、抵抗性メモリ・セルの抵抗の値１１０のプロットを示す。そのようなメモリ・セルに記憶されるデータは、複数の中間抵抗状態（多値記憶（multi-level storage））を含む1つの状態変数によって特徴づけることができる。例えばPCMにおいて、データ記憶密度は、適切な書き込みパルス振幅を使用して、セルを部分的に非晶質（または部分的に結晶質）状態にプログラミングすることにより増加することができる。個々のデータ・ポイントのために、メモリ・セルは、あらかじめ「完全に」非晶質（高い抵抗）の状態120に調整することができる。そのようなメモリ・セルは、また、完全に結晶質（低い抵抗）の状態130にしてもよい。この方法では、中間抵抗状態の連続スペクトルを得ることができる。しかしながら、多数の状態を区別することの困難性から、実際上の条件の下では、離散的な比較的少ない数の状態140のみが実施でき、そのような状態を検出することは、メモリ・セルの間の比較的小さい電流および／または電圧の違いを計測することを含む。例を図示すると、セルあたり３つのデータ・ビットを記憶することは、８つの離散的な抵抗値１２０、１３０及び６つの値１４０の組み合わせを含みうる。ただし、請求の範囲に記載される内容は上記に限定されない。

【0009】

数学的に図１の態様を記述するために、抵抗性メモリ・セルの状態は、１次元の状態関数ζによって特徴づけることができる。換言すれば、メモリ・セルの状態は、１つの状態パラメータ（または状態変数）により識別することができ、状態パラメータは比較的低い電界または低い電圧で計測される電気抵抗ρ_lowを含みうる（非破壊読み出し）。したがって、状態関数は、一般にζ=ζ（ρ_low）の形をとることができる。ρ_lowにおける添え字”ｌｏｗ”は、メモリ・セルの状態が永続的に変化することを避けるため、その抵抗を比較的低い電界（または電圧）のもとで計測し得ること（非破壊読み出し）を強調するものである。特定の例を示すために、個々のプログラム・パルス（書き込みパルス）の印加前に、最初にメモリ・セルは、振幅が1.58mAの矩形パルスを用いて完全に非晶質／高抵抗の状態に設定することができる。当然、プログラム・パルスのそのような詳細は、単なる一例であって、請求の範囲に記載する内容が制限されるものではない。

【0010】

上述したように、メモリ・セルの状態は、複数の独立した状態変数x₁、x₂、x₃、x₄、…、x_nによって特徴付けることができ、ここでｎは整数である（状態変数は時間に依存しうるが、時間変数tは明示しない）。N_iは、実用的な状況（例えば、そのような状態の計測に関する物理的制約を考慮する）のもとで、個々の状態変数X_iが含みうる状態の数を表すことができる。

【0011】

多次元状態関数ζによって表される、利用可能なメモリ状態の最大数N_maxは、１状態変数当たりの利用可能な状態N_iの積として表される。

【数1】

その結果、状態の総数Nは下記の式で表される。

【数2】

したがって、（一次元の状態を使用するのではなく）多次元状態を使用して記憶データを特徴づけると、データの値を定めるために、相対的に多数の利用可能な状態を提供することができる。

【0012】

特定の例を示すために、n = 2として上記の式を適用すると、状態関数はζ = ζ (x₁、 x₂)と記述される。ここで、x₁ = ρ_lowであり、x₂ = V_thである。換言すれば、上記の状態変数x₁ = ρ_lowに、第二の状態変数x₂ = V_thを加えている。そのような状態変数は、互いに独立とすることができる。状態変数x₁ = ρ_lowは、比較的低い電界（または電圧）で計測されるメモリ・セルの抵抗を含むことができ、x₂ = V_thは、比較的高い電界（または電圧）で計測される閾値電圧を含むことができ、詳細は下記で説明される。

【0013】

図２は、ある実施形態における例えばPCMメモリ・セルにおいて、メモリ・セルに書き込まれ、記憶される状態変数V_th及びρ_lowの値のプロット２００を示す。そのような状態変数により表されるデータ・ビットは、特定のデータ・ビットに対応する特定のパルス振幅及びパルス形状を含む電気的なプログラム・パルス（書き込みパルス）を印加することにより、メモリ・セルに書き込むことができる。例えばある実施形態では、プログラム・パルスのパルス振幅及びパルス形状は、特定の低フィールドでの状態変数ρ_low及び高フィールドでの状態変数V_thを互いに独立に選択するために特定の値に調整することができる。用語「フィールド」は、読み出し処理中に印加される電界または電圧を指す。特定の例では、相対的に低い電圧（例えば20mV）で測定されるρ_lowは低フィールドでの状態変数として選択し、セルの閾値電圧V_thは高フィールドでの状態変数として選択することができる。したがって、対応する状態関数は、ζ=ζ（ρ_low、V_th）と記述することができる。

【0014】

図２では、特定の例を示す。1.64mAの振幅を有するプログラム・パルスをメモリ・セルの状態220を設定するために用いることができ、1.73mAの振幅を有するプログラム・パルスをメモリ・セルの状態230を設定するために用いることができ、1.81mAの振幅を有するプログラム・パルスをメモリ・セルの状態240を設定するために用いることができ、1.89mAの振幅を有するプログラム・パルスをメモリ・セルの状態250を設定するために用いることができる。しかし、上記の事項は請求の範囲に記載する内容を制限するものではない。メモリ・セルの状態220、230、240及び250内の値の変化を、プログラム・パルスの形状を変えることにより決定することができる。そのようなパルス形状は、パルスのピーク振幅から実質的にゼロ振幅までの時間幅（パルス減衰）として定義されるトレーリングエッジを含むものとし得る。メモリ・セル状態220、230、240及び250の各組の最も低い値は、185ナノ秒（ns）のトレーリングエッジを持つプログラム・パルスを用いて設定することができ、次に高い値は125ナノ秒（ns）のトレーリングエッジを持つプログラム・パルスを用いて設定することができ、さらに次に高い値は65ナノ秒（ns）のトレーリングエッジを持つプログラム・パルスを用いて設定することができる。最後に、メモリ・セル状態220、230、240および250の各セットで最も高い値は、5.0ナノ秒のトレーリングエッジを有するプログラム・パルスを使用して設定することができる。したがって、プログラム・パルスの特定の特徴（例えば振幅および／またはトレーリングエッジ）を、特定の状態値を設定するために用いることができる。換言すれば、プログラム・パルスの振幅および／またはトレーリングエッジを、対応するメモリ・セルの状態によって特徴付けられる特定のデータの値を記憶するようにメモリ・セルをプログラムするために調整することができる。例えば、プロット200は１６個の異なった状態を示し、そのような状態は１６個の異なったデータの値を記憶するために使用することができる。説明に役立つ例を示すと、2.0ボルトの閾値電圧と2800万（28.0×10⁶）オームの低フィールド抵抗を持つメモリの状態に対応する、ビット列1101で表されるデータの値を決定することが
できる。さらに、そのようなメモリ状態はピーク振幅が1.73mAでトレーリングエッジが65nmの書き込みパルスを印加することで設定することができる。加えて、ρ_lowとV_thの２次元状態空間内のほぼすべての状態点にアクセスできるように、プログラム・パルスの振幅および／またはトレーリングエッジを微小のステップ（図示せず）で調整することができる。従って、比較的大量のデータをメモリ・セルに記憶するために、プロットされた１６個の値よりも多くの状態値を使用することができ、それによりデータ記憶密度が向上する。もちろん、状態変数により特徴付けられるデータ記憶のそのような詳細は単なる一例であって、請求の範囲に記載される内容を制限するものではない。

【0015】

他の実施形態では、相対的に低い電圧で計測されるメモリ・セルの抵抗ρ_lowを低フィールドでの状態変数として選択することができ、相対的に高い電圧で計測されるメモリ・セル抵抗ρ_highを高フィールドでの状態変数として選択することができる。したがって、対応する状態関数はζ = ζ (ρ_low, ρ_high)と記述することができる。例えばメモリ・セルに対する電流と電圧の関係が非線形であるため、変数ρ_low、ρ_highは互いに独立となりうる。そのような関係が図３及び図４に示され、ある実施形態における、メモリ・セルの電流対印加電圧の関係がプロットされている。したがって、ρ_lowおよびρ_highを含んでいるそのような状態関数は、特定の材料および／または設計のために、閾値電圧によって特徴付けることができないメモリ（例えばＲＲＡＭ（登録商標）等）に対して有用となりうる。

【0016】

図３及び図４におけるプロット３００および４００は、メモリ・セルに対する様々なプログラム・パルスの電流の振幅及びトレーリングエッジの値に対するサブスレッショルド電流対電圧の関係のプロットを含む。特に、プロット３００は高フィールド領域を示すのに対し、プロット４００はプロット３００の低フィールド領域を拡大した部分を示す。特定の例を示すと、プロット３１０及び４１０はプログラム・パルスの電流の振幅が1.73mAでトレーリングエッジが185nsに対応し、プロット３２０及び４２０はプログラム・パルスの電流の振幅が1.73mAでトレーリングエッジが5.0nsに対応し、プロット３３０及び４３０はプログラム・パルスの電流の振幅が1.89mAでトレーリングエッジが185nsに対応し、プロット３４０及び４４０はプログラム・パルスの電流の振幅が1.89mAでトレーリングエッジが5.0sに対応する。プロット３００は、高フィールドでの状態変数が上述したような閾値電圧V_thまたは高フィールド（高電圧）での抵抗のいずれかによって表されることを示す。しかしながらプロット４００は、低フィールド領域では、電流と電圧の関係が実質的に線形となりうることを示している。したがって、ρ_lowおよびρ_highは相対的に低い電圧（例えば20ミリボルト(mV)または200mV）で決定及び測定される場合には、電流−電圧の関係は線形となり、それらは独立した状態変数で無くなりうる。一方、２つの十分に異なる電圧、例えば20mVおよび2000mVで測定される抵抗は、そのような広い電圧の範囲では電流−電圧の関係が非線形であるため、独立した状態変数になりうる。

【0017】

図５は、ある実施形態におけるメモリ・セルに対する書き込み処理５００の流れ図である。ブロック５１０では、例えばメモリ・コントローラがメモリ・セルに書き込むべき書き込みビット・データ対応してプログラム・パルスの特定の特徴を決定することができる。そのような特徴は、上述したように、パルスのピーク振幅、および／または、パルスのトレーリングエッジを含むパルスの形状を含むことができる。例えば、書き込みビット・データは一連の４ビットワード（例えば1011、1010、0101等）を含むことができる。実施態様において、そのような４ビットワードは、例えば抵抗および閾値電圧のような、２つの独立した状態変数によって表される特定のメモリ・セルの状態に、個々に対応することができる。例えば図２に示されるような個々のメモリ状態は、特定の書き込みパルスの振幅および／または形状を印加することによりメモリ・セルに設定することができる。したがって、ブロック５２０では、書き込みビット・データを、対応するプログラム・パルスに変換することができる。ブロック５３０では、そのようなプログラム・パルスを生成し、ブロック５４０においてそれぞれのメモリ・セルに印加することができる。したがって、個々のメモリ・セルは、単独のプログラム・パルスを印加することによって、多ビットのデータを記憶することができる。当然、書き込み処理５００のような詳細は単なる一例であり、請求の範囲に記載される内容を制限するものではない。例えば、メモリの状態は２つ以上の状態変数によって表わすことができ、そして多ビット・データは実質的に任意の数のビットを含むことができる。

【0018】

図６は、ある実施形態におけるメモリ・セルに対する読み出し処理の流れ図である。ブロック６１０では、記憶された多ビット・データの値に対応するメモリ状態を表す第一の変数を計測するために、メモリ・セルに第１の条件を適用することができる。例えば、そのようなメモリ状態は、図２に示される１６個のメモリ状態の中の１つのメモリ状態を含むことができる。特定の実施態様において、第１の条件は、メモリ・セルの状態を変えることがない、相対的に低い電界（または低電圧）を含むことができる（非破壊読み出し）。そのような第１の条件は、例えば、低フィールド抵抗ρ_lowを含む、低フィールドでの状態変数を計測するために用いられることができる。低い電界の印加により生じる電流を、ρ_lowの値を得るために計測することができる。

【0019】

ブロック６２０において、第２の変数を計測するために、第２の条件をメモリ・セルに適用することができる。例えば、そのような第２の条件は、相対的に高い電界（または高い電圧）を含むことができる。そのような第２の条件は、例えば閾値電圧V_thを含む高フィールドでの状態変数を計測するために用いられうる。特定の実施態様において、閾値イベントが検出されるまで、印加電圧を相対的に小さいステップで増加することができる。例えば、閾値イベントは、メモリ・セルの電流がメモリ・セルの製造に用いた材料と関連する閾値電流の値に達するまでまたは超えるまで増加したときに起こりうる。そのような測定プロセスの第１のおよび／または次のステップがV_thを測定することができないとき、閾値イベントが検出されるまで、印加電圧を更なるステップによって増加して、V_thの測定値を発生させることができ、これをメモリ・セルの第２の条件とすることができる。例えば、特定のメモリ・セルに対して、0.6Vの印加電圧は実質的に閾値電流I_thより小さい測定電流を発生するので、V_thは0.6より大きい可能性がある。従って、印加電圧を次のレベル、例えば0.7V（ステップサイズは0.1Vとする）に増加させることができる。電流は、このとき再び計測され、I_thと比較されうる。印加電圧は、V_thが検出されるまで、例えば計測される電流がI_thに近くなるまで（またはI_thより高くなるまで）、さらに増加しうる。もちろん、メモリ・セルの状態変数を測定するそのような方法の詳細は単なる一例であり、請求の範囲に記載される内容を制限するものでない。

【0020】

菱形ブロック６３０では、メモリの状態を決定するために計測すべき付加的な状態変数をメモリ・セルが含むかどうかの判定を行うことができる。もし含むのであれば、処理６００は、そのような付加的な状態変数を計測するためにブロック６２０に戻ることができる。含まないのであれば、処理６００はブロック６４０に進み、メモリの状態の少なくとも一部を、計測される２つ以上状態変数に基づき決定することができる。ブロック６５０では、そのようなメモリの状態に対応する多ビット・データの値を決定することができる。したがって、要約すると、メモリ・セルは特定の多次元のメモリ状態によってそのような多ビット・データを表すことにより、そのような多ビット・データを記憶することができる。したがって、特定のメモリ状態に対応する多ビット・データを決定した後に、そのようなメモリ・セルを読み取ることで、記憶された多ビット・データを得ることができる。もちろん、メモリ・セルまたはメモリの他の構成要素に適用されるそのような処理は、単なる一例であって、請求の範囲に記載される内容を制限するものではない。

【0021】

図７は、例えば上述したメモリ・セルのアレイからなるメモリ・デバイス７１０を備えるコンピュータ・システム７００の典型的な実施形態を示す概略図である。コンピュータ・デバイス７０４は、メモリ・デバイス７１０を管理するように構成可能なあらゆるデバイス、機器および／または機械を代表することができる。メモリ・デバイス７１０は、メモリ・コントローラ７１５と、メモリ７２２とを含むことができる。一例として、コンピュータ・デバイス７０４は、１つ以上のコンピュータおよび／またはプラットフォーム（例えばデスクトップ・コンピュータ、ラップトップ・コンピュータ、ワークステーション、サーバ装置等または、一つ以上のパーソナル・コンピューティングまたは通信のデバイスまたは機器（例えばPDA、移動通信デバイス等）またはコンピュータ・システムおよび／または関連するサービスプロバイダ機能（例えばデータベースまたはデータ記憶サービスプロバイダ／システム）および／またはそれらのあらゆる組合せを含むことができるが、これらに限定されない。

【0022】

システム７００に示される様々な機器、及び本明細書に示される処理および方法の全部または一部は、ハードウェア、ファームウェア、ソフトウェアまたはそれらの組み合わせを用いるか、さもなければ含めることにより実施することができることが認識される。したがって、一例として、コンピュータ・デバイス７０４は、バス７４０及びホストまたはメモリ・コントローラ７１５を通じてメモリ７２２に動作可能に結合される少なくとも一つの処理ユニット７２０含むことができる。処理ユニット７２０は、上述した処理５００の少なくとも一部を適用する等、データ計算手順または処理の少なくとも一部を実行するように設定できる、１つ以上の回路を代表する。一例として、処理ユニット７２０は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路、デジタル信号プロセッサ、プログラム可能な論理デバイス、フィールド・プログラマブル・ゲート・アレイ等またはあらゆるこれらの組み合わせを含むことができるが、これらに限定されない。処理ユニット７２０は、読み出し、書き込みおよび／または消去等の、メモリに関する演算を処理または／および開始するために、メモリ・コントローラ７１５と通信することができる。例えば、処理ユニット７２０は、メモリ・コントローラ７１５にプログラム・パルスをメモリ・デバイス７１０の一つ以上の特定のメモリ・セルに印加するように命令することができる。処理ユニット７２０は、メモリ・コントローラ７１５と通信するように構成されるオペレーティング・システムを含むことができる。そのようなオペレーティング・システムは、例えばバス７４０を通じてメモリ・コントローラ７１５に送信される命令を生成することができる。そのような命令は、例えば、図６において上述した処理６００のような処理を使用してメモリ・セルに記憶されているデータ値を読み出すための命令を含むことができる。

【0023】

メモリ７２２は、あらゆるデータ記憶の手法を代表する。メモリ７２２は、例えば、主記憶装置７２４および／または補助記憶装置７２６を含むことができる。主記憶装置７２４は、例えば、ランダム・アクセス・メモリ、読出し専用メモリなどを含むことができる。本例では処理ユニット７２０から分離されている例を示しているが、主記憶７２４の全部または一部は、処理ユニット７２０内に設けること、又は処理ユニット７２０と共同設置／共同接続することができることを理解されなければならない。

【0024】

補助記憶装置７２６は、例えば主記憶装置と同じまたは類似したタイプのメモリおよび／または、１つ以上のデータ記憶デバイスまたはシステム（例えばディスクドライブ、光ディスクドライブ、テープドライブ、ＳＳＤ等）を含むことができる。特定の実施形態において、補助記憶装置７２６はコンピュータ読み取り可能な媒体７２８を動作可能に受け入れるようにする、またはコンピュータ読み取り可能な媒体７２８に接続可能にすることができる。コンピュータ読み取り可能な媒体７２８は、例えばシステム７００の１つ以上の機器に対するアクセスが可能なデータ、コードおよび／または命令を、担持および／または作成することができる、あらゆる媒体を含むことができる。

【0025】

一実施形態では、処理ユニット７２０はメモリ・コントローラ７１５に対して、メモリ・デバイスに情報を記憶しまたは／およびメモリ・デバイスから情報を検索する命令を開始するために、１つ以上のアプリケーションのホストとなることができる。そのようなアプリケーションは、文書処理アプリケーション、音声通信アプリケーション、ナビゲーション・アプリケーション、その他を含むことができる。コンピュータ・デバイス７０４は、例えば入出力７３２を含むことができる。入出力７３２は、人間および／または機械からの入力を受け入れまたは取り込むように設定可能な、１つ以上のデバイスまたは機能、および／または、人間および／または機械に出力を送信または提供するように設定可能な１つ以上のデバイスまたは機能を代表する。一例として、入出力用デバイス７３２は、動作可能に設定されたディスプレイ、スピーカ、キーボード、マウス、トラックボール、タッチスクリーン、データ・ポートなどを含むことができるが、これらに限定されない。

【0026】

上記の詳細な説明において、多くの具体的な詳細は、請求の範囲に記載された内容の完全な理解を提供するために記載されている。しかしながら、請求の範囲に記載される内容がこれらの具体的な詳細を含まずに実施することができることは、当業者に理解されよう。請求の範囲に記載された内容を不明瞭にしないように、当業者にとって公知な方法、装置またはシステムの詳細は詳述されていない。

【0027】

本明細書で用いられている用語「および」、「および／または」及び「または」は、この語が使用される文脈に部分的に依存して様々な意味を含みうる。概して、「および／または」及び「または」は、A、BまたはCのようなリストに関して使用される場合には、A、B及びCは包括的であることを意図し、及びA、BまたはCは排他的であることを意図する。「一実施形態」または「ある実施形態」に対する本明細書全体にわたる言及は、その実施形態に関連して記述される特定の特徴、構造または特性が、請求の範囲に記載される内容の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な場所におけるフレーズ「一実施形態において」または「ある実施形態」は、必ずしも全てが同じ実施形態に言及しているわけではない。さらにまた、特定の特徴、構造または特性は、一つ以上の実施形態において組み合わせることができる。本明細書において記述される実施形態は、デジタル信号を使用して作動する機械、デバイス、エンジンまたは装置を含むことができる。そのような信号は、電子信号、光学的信号、電磁信号または位置間で情報を提供するあらゆる形態のエネルギーを含むことができる。

【0028】

現在考えられる実施形態例を図示及び記述しているが、請求の範囲に記載される内容から逸脱することなく種々の他の変更並びに均等物の置換が可能であることは当業者によって理解されよう。加えて、多くの変更は、本明細書において記述される主要な概念から逸脱することなく、特定の状況を請求の範囲に記載される内容の教示に適応させるために実行することができる。従って、請求の範囲に記載される内容は、開示される特定の実施形態に限定されず、そのような請求の範囲に記載される内容は、添付の請求の範囲に含まれる全ての実施形態及びそれらの均等物も含みうることを意図する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】