特許 5707273 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5707273

(24)【登録日】2015年3月6日

(45)【発行日】2015年4月22日

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1339 20060101AFI20150402BHJP

   G02F 1/1343 20060101ALI20150402BHJP

【ＦＩ】

   G02F1/1339 500

   G02F1/1343

【請求項の数】3

【全頁数】19

(21)【出願番号】特願2011-176690(P2011-176690)

(22)【出願日】2011年8月12日

(65)【公開番号】特開2013-41022(P2013-41022A)

(43)【公開日】2013年2月28日

【審査請求日】2012年10月2日

【審判番号】不服2014-2637(P2014-2637/J1)

【審判請求日】2014年2月12日

(73)【特許権者】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】特許業務法人スズエ国際特許事務所

(72)【発明者】

【氏名】藤山 奈津子

(72)【発明者】

【氏名】武田 有広

【合議体】

【審判長】 黒瀬 雅一

【審判官】 畑井 順一

【審判官】 江成 克己

(56)【参考文献】

【文献】 特開２００９−１９２８２２（ＪＰ，Ａ）

【文献】 特開平９−２３０３８０（ＪＰ，Ａ）

【文献】 特開２００４−２０５５４９（ＪＰ，Ａ）

【文献】 特開２００７−１１３６７（ＪＰ，Ａ）

【文献】 特開２００４−４６１２３（ＪＰ，Ａ）

【文献】 特開２００９−１０９６５８（ＪＰ，Ａ）

【文献】 特開２００５−１０７４９４（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

G02F1/1339

G02F1/1343

G02F1/1368

(57)【特許請求の範囲】

【請求項1】

第１の方向に沿って延出されたゲート配線と、前記ゲート配線に平行に配置され前記第１の方向に延出された補助容量線と、前記第１の方向と交差する第２の方向に沿って延出され前記ゲート配線及び前記補助容量線と交差するソース配線と、前記ソース配線と平行に前記第２の方向に沿って配置された帯状の主画素電極及びこの主画素電極と一体に構成され前記補助容量線と対向する位置にコンタクトホールを備えたコンタクト部を有する画素電極とを有するアレイ基板と、
前記アレイ基板と対向し前記ソース配線に対向する領域に、該第２の方向に沿って設けられた共通電極を含む対向基板と、
前記アレイ基板の対向基板と対向する面に配置され、前記第２の方向と平行な第２の配向処理方向に配向処理された第１の配向膜と、
前記対向基板のアレイ基板と対向する面に配置され、前記第２の方向と平行な第２の配向処理方向に配向処理された第２の配向膜と、
前記アレイ基板と前記対向基板との間にスペーサーを配して形成された間隙に保持され、前記第１の配向膜と前記第２の配向膜との間に配置された液晶層とを具備し、
前記補助容量線の前記第２の方向の幅は前記コンタクト部の前記第２の方向の幅よりも広くなるように構成されており、
前記スペーサーは、前記アレイ基板または前記対向基板の基板面に対して互いに高さの異なる第１及び第２のスペーサーで構成され、前記第１のスペーサーは前記第２のスペーサーよりも高くなるように前記補助容量線と前記ソース配線との交差部分に配置され、前記第２のスペーサーは前記コンタクトホール内に配置されていることを特徴とする液晶表示装置。

【請求項2】

前記共通電極は、ソース配線と対向して配置される主共通電極と、この主共通電極と連結された副共通電極とから構成され、前記主共通電極と前記副共通電極によって前記画素電極を囲むように格子状に配置されていることを特徴とする請求項１に記載の液晶表示装置。

【請求項3】

前記コンタクト部は前記補助容量線と対向するように前記ソース配線間で前記第１の方向に沿って延出された副画素電極として構成されていることを特徴とする請求項１に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、液晶表示装置に関する。

【背景技術】

【0002】

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。

【0003】

一方で、アレイ基板に形成された画素電極と、対向基板に形成された対向電極との間に、横電界あるいは斜め電界を形成し、液晶分子をスイッチングする技術も提案されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９−１９２８２２号公報

【特許文献2】特開２０１１−２２４９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本実施形態の目的は、表示品位の劣化を抑制することが可能な液晶表示装置を提供することにある。

【課題を解決するための手段】

【0006】

実施形態によれば、第１の方向に沿って配置された帯状の主画素電極、該主画素電極を挟んだ両側で該第１の方向に沿って延出したソース配線、該第１の方向と交差する第２の方向に沿って設けられた共通配線、該主画素電極が該共通配線と交差する領域に設けられたコンタクト部、該共通配線を挟んだ両側で該第２の方向に沿って延出したゲート配線を備えたアレイ基板と、
前記ソース配線に対向する領域に、該第１の方向に沿って設けられた共通電極を含む対向基板と、
前記アレイ基板と前記対向基板との間にスペーサーを配して形成された間隙に保持された液晶層とを具備し、
前記スペーサーは、前記主画素電極上または前記共通電極上に形成されることを特徴とする液晶表示装置が提供される。

【図面の簡単な説明】

【0007】

【図1】実施形態にかかる液晶表示装置の構成及び等価回路を概略的に示す図である。

【図2】図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。

【図3】図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。

【図4】図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。

【図5】図１を対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図。

【図6】図１を対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

【図7】図１を対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

【発明を実施するための形態】

【0008】

実施形態にかかる液晶表示装置は、アレイ基板と、アレイ基板に対向して設けられた対向基板と、アレイ基板と対向基板との間にスペーサーを配して形成された間隙に保持された液晶層とを有する。

【0009】

アレイ基板は、第１の方向に沿って配置された帯状の主画素電極、主画素電極を挟んだ両側で第１の方向に沿って延出したソース配線、第１の方向と交差する第２の方向に沿って設けられた補助容量線、主画素電極が補助容量線と交差する領域に設けられたコンタクト部、及び補助容量線を挟んだ両側で第２の方向に沿って延出したゲート配線を備える。

【0010】

対向基板は、ソース配線に対向する領域に、第１の方向に沿って設けられた共通電極を含む。

【0011】

スペーサーは、少なくとも主画素電極上または共通電極上に形成される。

【0012】

また、スペーサーは、好ましくは、主画素電極上または共通電極上であり、かつゲート配線上または補助容量線上に形成される。

【0013】

実施形態にかかる液晶表示装置では、主画素電極上または共通電極上の光透過率が低くなっているため、主画素電極上または共通電極上にスペーサーを形成することにより、スペーサー周囲における液晶の配向乱れに起因する光漏れを十分に防止することが出来る。

【0014】

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

【0015】

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

【0016】

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に図示しないスペーサーを介して形成された間隙に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

【0017】

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。これらのゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに略直交している。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

【0018】

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

【0019】

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

【0020】

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で共通電極ＣＥの少なくとも一部が対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと共通電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと共通電極ＣＥとの間に形成される電界は、第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面あるいは基板主面に対してわずかに傾いた斜め電界（あるいは、基板主面にほぼ平行な横電界）である。

【0021】

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。このようなスイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子ＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。

【0022】

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、液晶層ＬＱを介して複数の画素ＰＸの画素電極ＰＥに対して共通に配置されている。このような画素電極ＰＥ及び共通電極ＣＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。

【0023】

アレイ基板ＡＲは、共通電極ＣＥに電圧を印加するための給電部ＶＳを備えている。この給電部ＶＳは、例えば、アクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、図示しない導電部材を介して、給電部ＶＳと電気的に接続されている。

【0024】

図２は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの構造例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

【0025】

図示した画素ＰＸは、破線で示したように、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿って延出している。補助容量線Ｃ１は、隣接するゲート配線Ｇ１とゲート配線Ｇ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。画素電極ＰＥは、隣接するソース配線Ｓ１とソース配線Ｓ２との間に配置されている。また、この画素電極ＰＥは、ゲート配線Ｇ１とゲート配線Ｇ２との間に位置している。

【0026】

図示した例では、画素ＰＸにおいて、ソース配線Ｓ１は左側端部に配置され、ソース配線Ｓ２は右側端部に配置されている。厳密には、ソース配線Ｓ１は当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。また、画素ＰＸにおいて、ゲート配線Ｇ１は上側端部に配置され、ゲート配線Ｇ２は下側端部に配置されている。厳密には、ゲート配線Ｇ１は当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。補助容量線Ｃ１は、画素の略中央部に配置されている。

【0027】

スイッチング素子ＳＷは、図示した例では、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。このスイッチング素子ＳＷは、ゲート配線Ｇ１とソース配線Ｓ１の交点に設けられ、そのドレイン配線はソース配線Ｓ１及び補助容量線Ｃ１に沿って延長され、補助容量線Ｃ１と重なる領域に形成されたコンタクトホールＣＨを介して画素電極ＰＥと電気的に接続されている。このようなスイッチング素子ＳＷは、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域に設けられ、ソース配線Ｓ１及び補助容量線Ｃ１と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。

【0028】

画素電極ＰＥは、互いに電気的に接続された主画素電極ＰＡ及びコンタクト部ＰＣを備えている。主画素電極ＰＡは、コンタクト部ＰＣから画素ＰＸの上側端部付近及び下側端部付近まで第２方向Ｙに沿って直線的に延出している。このような主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。コンタクト部ＰＣは、補助容量線Ｃ１と重なる領域に位置し、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。このコンタクト部ＰＣは、主画素電極ＰＡよりも幅広に形成されている。

【0029】

このような画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との略中間の位置、つまり、画素ＰＸの中央に配置されている。ソース配線Ｓ１と画素電極ＰＥとの第１方向Ｘに沿った間隔は、ソース配線Ｓ２と画素電極ＰＥとの第１方向Ｘに沿った間隔と略同等である。

【0030】

共通電極ＣＥは、主共通電極ＣＡを備えている。この主共通電極ＣＡは、Ｘ−Ｙ平面内において、主画素電極ＰＡを挟んだ両側で主画素電極ＰＡと略平行な第２方向Ｙに沿って直線的に延出している。あるいは、主共通電極ＣＡは、ソース配線Ｓとそれぞれ対向するとともに主画素電極ＰＡと略平行に延出している。このような主共通電極ＣＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。

【0031】

図示した例では、主共通電極ＣＡは、第１方向Ｘに沿って２本平行に並んでおり、画素ＰＸの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極ＣＡを区別するために、図中の左側の主共通電極をＣＡＬと称し、図中の右側の主共通電極をＣＡＲと称する。主共通電極ＣＡＬはソース配線Ｓ１と対向し、主共通電極ＣＡＲはソース配線Ｓ２と対向している。これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、アクティブエリア内あるいはアクティブエリア外において互いに電気的に接続されている。

【0032】

画素ＰＸにおいて、主共通電極ＣＡＬは左側端部に配置され、主共通電極ＣＡＲは右側端部に配置されている。厳密には、主共通電極ＣＡＬは当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、主共通電極ＣＡＲは当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。

【0033】

画素電極ＰＥと主共通電極ＣＡとの位置関係に着目すると、画素電極ＰＥと主共通電極ＣＡとは、第１方向Ｘに沿って交互に配置されている。これらの画素電極ＰＥと主共通電極ＣＡとは、互いに略平行に配置されている。このとき、Ｘ−Ｙ平面内において、主共通電極ＣＡのいずれも画素電極ＰＥとは重ならない。

【0034】

すなわち、隣接する主共通電極ＣＡＬ及び主共通電極ＣＡＲの間には、１本の画素電極ＰＥが位置している。換言すると、主共通電極ＣＡＬ及び主共通電極ＣＡＲは、画素電極ＰＥの直上の位置を挟んだ両側に配置されている。あるいは、画素電極ＰＥは、主共通電極ＣＡＬと主共通電極ＣＡＲとの間に配置されている。このため、主共通電極ＣＡＬ、主画素電極ＰＡ、及び、主共通電極ＣＡＲは、第１方向Ｘに沿ってこの順に配置されている。

【0035】

これらの画素電極ＰＥと共通電極ＣＥとの第１方向Ｘに沿った間隔は略一定である。すなわち、主共通電極ＣＡＬと主画素電極ＰＡとの第１方向Ｘに沿った間隔は、主共通電極ＣＡＲと主画素電極ＰＡとの第１方向Ｘに沿った間隔と略同等である。

【0036】

実施形態によれば、図２に示す液晶表示パネルにおいて、スペーサーは、画素電極ＰＥ上または主共通電極ＣＡ上に少なくとも１つ形成される。

【0037】

また、スペーサーは、好ましくは、画素電極ＰＥ上または主共通電極ＣＡ上であり、かつゲート配線Ｇ上または共通配線としての補助容量線Ｃ１上である領域に形成される。このような領域として、例えば、画素電極ＰＥと補助容量線Ｃ１が交差するコンタクト部ＰＣ内の領域ＳＳ１、共通電極ＣＡと補助容量線Ｃ１とが交差する領域ＳＳ３，ＳＳ６、及び共通電極ＣＡとゲート配線Ｇが交差する領域ＳＳ２，ＳＳ４，ＳＳ５，ＳＳ７があげられ、スペーサーは、これらの領域のうち少なくとも１つの領域に形成することができる。さらに好ましくは、スペーサーは、少なくともコンタクト部ＰＣのコンタクトホールＣＨ中に設けることができる。

【0038】

また、２以上のスペーサーを設ける場合、互いに高さの異なるスペーサーを適用することができる。高さの異なるスペーサーを設けることにより、液晶表示装置の面押しに対し強度が強くなる傾向があるとともに、低温環境下において液晶表示パネルの液晶層内に生じる気泡の発生を抑制することができる。

【0039】

図３は、図２に示した液晶表示パネルＬＰＮをＡ−Ａ線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。

【0040】

液晶表示パネルＬＰＮを構成するアレイ基板ＡＲの背面側には、バックライト４が配置されている。バックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

【0041】

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。第１方向Ｘに延在した補助容量線Ｃ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。なお、図示しないゲート配線も同様に、第１絶縁膜１１と第２絶縁膜１２との間に形成されている。

【0042】

スイッチング素子のドレイン電極ＷＤ、ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。ドレイン電極ＷＤは、ソース配線Ｓ１及びソース配線Ｓ２から離間し、これらの間に位置している。第３絶縁膜１３には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨが形成されている。

【0043】

画素電極ＰＥのコンタクト部ＰＣは、第３絶縁膜１３の上面に形成されている。コンタクト部ＰＣは、コンタクトホールＣＨに延在し、スイッチング素子に接続されたドレイン電極ＷＤと電気的に接続されている。このようなコンタクト部ＰＣを有する画素電極ＰＥは、隣接するソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりもそれらの内側に位置している。つまり、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬと、ソース配線Ｓ２の直上に位置する共通電極ＣＡＲとの間に位置している。

【0044】

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第１配向膜ＡＬ１は、画素電極ＰＥのコンタクト部ＰＣや、第３絶縁膜１３の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

【0045】

なお、アレイ基板ＡＲは、さらに、共通電極ＣＡの一部を備えていても良い。

【0046】

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。

【0047】

ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、ブラックマトリクスＢＭは、ソース配線Ｓ、ゲート配線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、第２方向Ｙに沿って延出した部分のみが図示されているが、第１方向Ｘに沿って延出した部分を備えていても良い。このブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。

【0048】

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面２０Ａにおける開口部ＡＰに配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

【0049】

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。このオーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

【0050】

共通電極ＣＥは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に形成されている。

【0051】

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。この第２配向膜ＡＬ２は、共通電極ＣＥの主共通電極ＣＡＬ、主共通電極ＣＡＲ及びスペーサーＳＰなどを覆っており、また、オーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

【0052】

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１が液晶分子を初期配向させる第１配向処理方向ＰＤ１、及び、第２配向膜ＡＬ２が液晶分子を初期配向させる第２配向処理方向ＰＤ２は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、図２に示したように、第２方向Ｙと略平行であって、同じ向きである。

【0053】

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサーＳＰが配置され、これにより、所定のセルギャップ、例えば２〜７μｍのセルギャップが形成される。図３では、柱状スペーサーＳＰは、ソース配線Ｓ２と補助容量線Ｃ１との交差部分に形成されている。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材ＳＢによって貼り合わせられている。

【0054】

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に設けられたスペーサーＳＰにより形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

【0055】

アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライト４と対向する側に位置しており、バックライト４から液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。

【0056】

対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。

【0057】

第１偏光板ＰＬ１の第１偏光軸ＡＸ１と、第２偏光板ＰＬ２の第２偏光軸ＡＸ２とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向ＰＤ１あるいは第２配向処理方向ＰＤ２と平行または直交するように配置されている。初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

【0058】

図２において、（ａ）で示した例では、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

【0059】

また、図２において、（ｂ）で示した例では、第２偏光板ＰＬ２は、その第２偏光軸ＡＸ２が液晶分子ＬＭの初期配向方向（第２方向Ｙ）に対して直交する（つまり、第１方向Ｘに平行となる）ように配置され、また、第１偏光板ＰＬ１は、その第１偏光軸ＡＸ１が液晶分子ＬＭの初期配向方向に対して平行となる（つまり、第２方向Ｙと平行となる）ように配置されている。

【0060】

なお、図３では、柱状スペーサーＳＰが図２のソース配線Ｓと補助容量線Ｃ１が交差する領域ＳＳ６に設けられた例を示しているが、柱状スペーサーＳＰを形成する領域は、図２の領域ＳＳ１ないしＳＳ７のいずれでも良く、必要に応じて、２以上の領域に形成することができる。

【0061】

ここで、液晶表示装置にはこのようなスペーサーＳＰが複数設けられ得る。各々、同じ高さのスペーサーを設けても、必要に応じて、異なる高さのスペーサーを設けてもよい。

【0062】

例えば、スペーサーＳＰを主共通電極ＣＡＲと補助容量線Ｃ１の交差する部分ＳＳ６に配置するとともに、更に補助容量線Ｃ１と画素電極ＰＥが交差する箇所であって画素電極ＰＥとドレイン電極ＷＤを接続するためのコンタクトホールＣＨの部分ＳＳ１に配置する。これにより、液晶層の厚みの異なる箇所にスペーサーを設けることが可能となる。したがって、表示面に押圧が無い場合には、補助容量線Ｃ１と主共通電極ＣＡＲの交差部分ＳＳ６に配置されたスペーサーのみで基板間を保持するが、表示面に押圧が有る場合には、上記ＳＳ６に配置されたスペーサーに加え、コンタクトホールＣＨ部分に配置されたＳＳ１のスペーサーも基板間を保持するため、面押しに対する強度が向上する。また、低温環境下においては、スペーサーの収縮率より液晶層の収縮率が大きいためスペーサーを多く配置すると液晶層の収縮にスペーサーの収縮が追従できず気泡を発生する場合がある。しかしながら、コンタクトホールＣＨ部分のＳＳ１に配置されているスペーサーは、コンタクトホールの深さだけ液晶層の間隔が大きいので対向する基板に接することが無い。このため、液晶層の収縮にスペーサーの収縮が十分追従し液晶層内に気泡の発生を防ぐことが出来る。

【0063】

スペーサーＳＰは、例えば感光性樹脂を用いて露光、現像によりパターニングを行うことにより形成することができる。露光量を調節することにより、スペーサーの高さを調整することもできる。

【0064】

スペーサーＳＰは、アレイ基板側に作成しても、対向基板側に作成してもいずれでも良い。アレイ基板側に作成すると組み立て時に合わせずれが生じにくい傾向がある。

【0065】

スペーサーＳＰは、透明でも、有色でもいずれでもよい。

【0066】

一画素につき、感光性樹脂を用いて透明なスペーサーを、図３に示す領域ＳＳ６に１つずつ設けた液晶表示装置，ＳＳ５に１つずつ設けた液晶表示装置，及び図２に示すようにＳＳ１に１つずつ設けた液晶表示装置を各々作成して、そのコントラストを測定したところ、各々、６２０，５８０，６２０と良好な結果が得られた。これに対し、比較として、主画素電極上または共通電極上ではなく、非遮光部分の位置にスペーサーを形成してコントラストを測定したところ、４３０という不十分な結果が得られた。

【0067】

本実施形態では、画素電極上または共通電極上の液晶分子は、電界によって動かないため透過率に寄与しない。換言すれば、画素電極上または共通電極上は自ずと遮光部分になり、この部分にスペーサーを配置することで透過率を下げることなくスペーサーを配置することができる。また、画素電極上または共通電極上の液晶分子は、電界によって動作しないためスペーサーによって配向が乱れることによる光漏れも無い。これにより、主画素電極上または共通電極上にスペーサーを形成するとコントラストが向上することがわかった。

【0068】

次に、上記構成の液晶表示パネルＬＰＮの動作について、図２乃至図４を参照しながら説明する。

【0069】

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成されていない状態（ＯＦＦ時）には、液晶層ＬＱの液晶分子ＬＭは、その長軸が第１配向膜ＡＬ１の第１配向処理方向ＰＤ１及び第２配向膜ＡＬ２の第２配向処理方向ＰＤ２を向くように配向している。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向が初期配向方向に相当する。

【0070】

なお、厳密には、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子ＬＭの初期配向方向とは、ＯＦＦ時の液晶分子ＬＭの長軸をＸ−Ｙ平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子ＬＭは、Ｘ−Ｙ平面に平行に配向しているものとし、Ｘ−Ｙ平面と平行な面内で回転するものとして説明する。

【0071】

ここでは、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、ともに第２方向Ｙと略平行な方向である。ＯＦＦ時においては、液晶分子ＬＭは、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙと平行（あるいは、第２方向Ｙに対して０°）である。

【0072】

図示した例のように、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が平行且つ同じ向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、液晶層ＬＱの中間部付近で略水平（プレチルト角が略ゼロ）に配向し、ここを境界として第１配向膜ＡＬ１の近傍及び第２配向膜ＡＬ２の近傍において対称となるようなプレチルト角を持って配向する（スプレイ配向）。

【0073】

ここで、第１配向膜ＡＬ１を第１配向処理方向ＰＤ１に配向処理した結果、第１配向膜ＡＬ１の近傍における液晶分子ＬＭは第１配向処理方向ＰＤ１に初期配向され、第２配向膜ＡＬ２を第２配向処理方向ＰＤ２に配向処理した結果、第２配向膜ＡＬ２の近傍における液晶分子ＬＭは第２配向処理方向ＰＤ１に初期配向される。そして、第１配向処理方向ＰＤ１と第２配向処理方向ＰＤ２は互いに平行で且つ同じ向きである場合には、上述のように液晶分子ＬＭはスプレイ配向になり、上記したように液晶層ＬＱの中間部を境界として、アレイ基板ＡＲ上の第１配向膜ＡＬ１の近傍での液晶分子ＬＭの配向と対向基板ＣＴ上の第２配向膜ＡＬ２の近傍での液晶分子ＬＭの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。

【0074】

なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２が互いに平行且つ逆向きである場合、液晶層ＬＱの断面において、液晶分子ＬＭは、第１配向膜ＡＬ１の近傍、第２配向膜ＡＬ２の近傍、及び、液晶層ＬＱの中間部において略均一なプレチルト角を持って配向する（ホモジニアス配向）。

【0075】

バックライト４からのバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態によって異なる。ＯＦＦ時においては、液晶層ＬＱを通過した光は、第２偏光板ＰＬ２によって吸収される（黒表示）。

【0076】

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差（あるいは電界）が形成された状態（ＯＮ時）では、画素電極ＰＥと共通電極ＣＥとの間に基板と略平行な横電界（あるいは斜め電界）が形成される。液晶分子ＬＭは、電界の影響を受け、その長軸が図中の実線で示したようにＸ−Ｙ平面と略平行な平面内で回転する。

【0077】

図２に示した例では、画素電極ＰＥと主共通電極ＣＡＬとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して時計回りに回転し、図中の左下を向くように配向する。画素電極ＰＥと主共通電極ＣＡＲとの間の領域内の液晶分子ＬＭは、第２方向Ｙに対して反時計回りに回転し、図中の右下を向くように配向する。

【0078】

このように、各画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間に電界が形成された状態では、液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。

【0079】

このようなＯＮ時には、バックライト４から液晶表示パネルＬＰＮに入射したバックライト光は、その一部が第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶層ＬＱに入射したバックライト光は、その偏光状態が変化する。このようなＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

【0080】

図４は、図２に示した液晶表示パネルＬＰＮにおける画素電極ＰＥと共通電極ＣＥとの間に形成される電界、及び、この電界による液晶分子ＬＭのダイレクタと透過率との関係を説明するための図である。

【0081】

ＯＦＦ状態では、液晶分子ＬＭは、第２方向Ｙに略平行な方向に初期配向している。画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されたＯＮ状態では、液晶分子ＬＭのダイレクタ（あるいは液晶分子ＬＭの長軸方向）が、Ｘ−Ｙ平面内で、第１偏光板ＰＬ１の第１偏光軸ＡＸ１及び第２偏光板ＰＬ２の第２偏光軸ＡＸ２に対して概ね４５°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる（つまり、開口部での透過率が最大となる）。

【0082】

図示した例では、ＯＮ状態となったとき、主共通電極ＣＡＬと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で４５°−２２５°の方位と略平行となり、主共通電極ＣＡＲと画素電極ＰＥとの間の液晶分子ＬＭのダイレクタはＸ−Ｙ平面内で１３５°−３１５°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極ＰＥ上及び共通電極ＣＥ上においては透過率が略ゼロとなる一方で、画素電極ＰＥと共通電極ＣＥとの間の電極間隙では、略全域に亘って高い透過率が得られる。

【0083】

なお、ソース配線Ｓ１の直上に位置する主共通電極ＣＡＬ及びソース配線Ｓ２の直上に位置する主共通電極ＣＡＲは、それぞれブラックマトリクスＢＭと対向しているが、これらの主共通電極ＣＡＬ及び主共通電極ＣＡＲは、ともにブラックマトリクスＢＭの第１方向Ｘに沿った幅と同等以下の幅を有しており、ブラックマトリクスＢＭと重なる位置よりも画素電極ＰＥの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスＢＭの間もしくはソース配線Ｓ１とソース配線Ｓ２との間の領域のうち、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の領域に相当する。

【0084】

本実施形態によれば、光透過率の低い画素電極または共通電極上にスペーサーを設けることにより、スペーサーの周囲の液晶の配向乱れにより生ずる光漏れを防止し、広視野角かつ高コントラストの液晶表示装置が得られる。

【0085】

さらに、主画素電極上または共通電極上であり、かつゲート配線上または共通配線上にスペーサーを設けると、光透過率の低い領域が広いため、スペーサーの周囲の液晶の配向乱れにより生ずる光漏れをより効果的に防止して、広視野角かつ高コントラストの液晶表示装置が得られる。

【0086】

また、本実施形態によれば、画素電極ＰＥと共通電極ＣＥとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する（つまり、画素ＰＸの略中央に配置された画素電極ＰＥに対して主共通電極ＣＡの配置位置を変更する）ことで、図４に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。

【0087】

また、本実施形態によれば、図４に示したように、ブラックマトリクスＢＭと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極ＣＥの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスＢＭを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスＢＭと重なる領域の液晶分子がＯＦＦ時（あるいは黒表示時）と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

【0088】

また、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、画素電極ＰＥを挟んだ両側の共通電極ＣＥとの水平電極間距離ＨＤに差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ＡＲと対向基板ＣＴとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。

【0089】

また、本実施形態によれば、主共通電極ＣＡは、それぞれソース配線Ｓと対向している。特に、主共通電極ＣＡＬ及び主共通電極ＣＡＲがそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置されている場合には、主共通電極ＣＡＬ及び主共通電極ＣＡＲがソース配線Ｓ１及びソース配線Ｓ２よりも画素電極ＰＥ側に配置された場合と比較して、開口部ＡＰを拡大することができ、画素ＰＸの透過率を向上することが可能となる。

【0090】

また、主共通電極ＣＡＬ及び主共通電極ＣＡＲをそれぞれソース配線Ｓ１及びソース配線Ｓ２の直上に配置することによって、画素電極ＰＥと主共通電極ＣＡＬ及び主共通電極ＣＡＲとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持することが可能となる。

【0091】

また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。（ＳＯＬ特有の効果）
なお、上記の例では、液晶分子ＬＭの初期配向方向が第２方向Ｙと平行である場合について説明したが、液晶分子ＬＭの初期配向方向は、図２に示したように、第２方向Ｙを斜めに交差する斜め方向Ｄであっても良い。ここで、第２方向Ｙに対する初期配向方向Ｄのなす角度θ１は、０°より大きく４５°より小さい角度である。なお、このなす角度θ１については、５°〜３０°程度、より望ましくは２０°以下とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。つまり、液晶分子ＬＭの初期配向方向は、第２方向Ｙに対して０°乃至２０°の範囲内の方向と略平行であることが望ましい。

【0092】

また、上記の例では、液晶層ＬＱが正（ポジ型）の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されていても良い。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、ネガ型液晶材料の場合、上記したなす角度θ１が４５°〜９０°、望ましくは７０°以上とすることが好ましい。

【0093】

なお、ＯＮ時においても、画素電極ＰＥ上あるいは共通電極ＣＥ上では、横電界がほとんど形成されない（あるいは、液晶分子ＬＭを駆動するのに十分な電界が形成されない）ため、液晶分子ＬＭは、ＯＦＦ時と同様に初期配向方向からほとんど動かない。このため、画素電極ＰＥ及び共通電極ＣＥがＩＴＯなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ＯＮ時において表示にほとんど寄与しない。したがって、画素電極ＰＥ及び共通電極ＣＥは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。

【0094】

図５は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

【0095】

この構造例は、図２に示した構造例と比較して、補助容量線Ｃ１が画素ＰＸの上側端部に配置され、補助容量線Ｃ２が画素ＰＸの下側端部に配置され、ゲート配線Ｇ１が画素ＰＸの略中央部に配置されている点で相違している。

【0096】

すなわち、補助容量線Ｃ１及び補助容量線Ｃ２は、第１方向Ｘに沿って延出している。ゲート配線Ｇは、隣接する補助容量線Ｃ１と補助容量線Ｃ２との間に配置され、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿って延出している。なお、画素ＰＸにおいて、ソース配線Ｓ１が左側端部に配置されている点、ソース配線Ｓ２が右側端部に配置されている点、スイッチング素子ＳＷがゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続され且つソース配線Ｓ１及びゲート配線Ｇ１と重なる領域に形成されている点については、図２に示した構造例と同様である。

【0097】

画素電極ＰＥは、画素ＰＸの上側端部において補助容量線Ｃ１と重なるコンタクト部ＰＣと、コンタクト部ＰＣから画素ＰＸの下側端部付近に亘って第２方向Ｙに沿って延出した主画素電極ＰＡとを備えている。このような画素電極ＰＥは、コンタクト部ＰＣにおいて、コンタクトホールＣＨを介してスイッチング素子ＳＷと電気的に接続されている。

【0098】

共通電極ＣＥは、図２に示した構造例と同様に、Ｘ−Ｙ平面において、画素電極ＰＥを挟んで両側に配置されている。

【0099】

また、図２に示した構造例と同様に、スペーサーは、画素電極ＰＥ上または主共通電極ＣＡ上に少なくとも１つ形成される。

【0100】

また、スペーサーは、好ましくは、画素電極ＰＥ上または主共通電極ＣＡ上であり、かつゲート配線Ｇ上または共通配線としての補助容量線Ｃ１上である領域に形成される。このような領域として、例えば、画素電極ＰＥと補助容量線Ｃ１が交差するコンタクト部ＰＣ内の領域ＳＳ８、共通電極ＣＡと補助容量線Ｃ１とが交差する領域ＳＳ９，ＳＳ１１，ＳＳ１２，ＳＳ１４、及び共通電極ＣＡとゲート配線Ｇが交差する領域ＳＳ１０，ＳＳ１３があげられ、スペーサーは、これらの領域のうち少なくとも１つの領域に形成することができる。さらに好ましくは、スペーサーは、少なくともコンタクト部ＰＣ中に設けられる。

【0101】

また、図２に示した構造例と同様に、２以上のスペーサーを設ける場合、互いに高さの異なるスペーサーを適用することができる。高さの異なるスペーサーを設けることにより、液晶表示装置の面押しに対し強度が強くしつつ、低温環境下において外部衝撃等により液晶層中に発生する気泡を抑制できる。

【0102】

このような構造例においても、図２に示した構造例と同様の効果が得られる。

【0103】

図６は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

【0104】

この構造例は、図２に示した構造例と比較して、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。

【0105】

すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されている。

【0106】

副共通電極ＣＢは、ゲート配線Ｇの各々と対向している。図示した例では、副共通電極ＣＢは第１方向Ｘに沿って２本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をＣＢＵと称し、図中の下側の副共通電極をＣＢＢと称する。副共通電極ＣＢＵは、画素ＰＸの上側端部に配置され、ゲート配線Ｇ１と対向している。つまり、副共通電極ＣＢＵは、当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極ＣＢＢは、画素ＰＸの下側端部に配置され、ゲート配線Ｇ２と対向している。つまり、副共通電極ＣＢＢは、当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。

【0107】

スペーサーが形成される領域は、図２と同様である。

【0108】

このような構造例においても、図２に示した構造例と同様の効果が得られる。

【0109】

図７は、図１に示した液晶表示パネルＬＰＮを対向基板側から見たときの一画素ＰＸの他の構造例を概略的に示す平面図である。

【0110】

この構造例は、図５に示した構造例と比較して、共通電極ＣＥが一画素ＰＸを取り囲むように格子状に形成された点で相違している。

【0111】

すなわち、共通電極ＣＥは、上記した主共通電極ＣＡの他に、第１方向Ｘに沿って延出した副共通電極ＣＢを含んでいる。これらの主共通電極ＣＡ及び副共通電極ＣＢは、一体的あるいは連続的に形成されている。副共通電極ＣＢは、補助容量線Ｃの各々と対向している。画素ＰＸの上側端部に配置された副共通電極ＣＢＵは、補助容量線Ｃ１と対向している。また、画素ＰＸの下側端部に配置された副共通電極ＣＢＢは、補助容量線Ｃ２と対向している。

【0112】

スペーサーが形成される領域は、図５と同様である。

【0113】

このような構造例においても、図２に示した構造例と同様の効果が得られる。

【0114】

なお、本実施形態においては、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられ主共通電極ＣＡと対向する（あるいはソース配線Ｓと対向する）第２主共通電極を備えていても良い。この第２主共通電極は、主共通電極ＣＡと略平行に延出し、しかも、主共通電極ＣＡと同電位である。このような第２主共通電極を設けることにより、ソース配線Ｓからの不所望な電界をシールドすることが可能である。また、共通電極ＣＥは、対向基板ＣＴに備えられた主共通電極ＣＡに加えて、アレイ基板ＡＲに備えられゲート配線Ｇや補助容量線Ｃと対向する第２副共通電極を備えていても良い。この第２副共通電極は、主共通電極ＣＡと交差する方向に延出し、しかも、主共通電極ＣＡと同電位である。このような第２副共通電極を設けたことにより、ゲート配線Ｇや補助容量線Ｃからの不所望な電界をシールドすることが可能である。このような第２主共通電極や第２副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。

【0115】

また、本実施形態においては、画素電極ＰＥは、主画素電極ＰＡと交差する方向に延出した副画素電極を備えていても良い。この副画素電極は、コンタクトホールを介してスイッチング素子ＳＷと電気的に接続されるコンタクト部ＰＣの機能を有していても良い。副画素電極を画素ＰＸの略中央に設けた場合、画素電極ＰＥは、十字状となる。このような副画素電極を設けたことにより、一画素ＰＸにおいてより多くのドメインを形成することが可能となり、視野角を拡大することが可能となる。

【0116】

また、本実施形態においては、画素電極ＰＥは、第１方向Ｘに間隔をおいて略平行に並んだ複数の主画素電極ＰＡを備えていても良い。この場合、隣接する主画素電極ＰＡの間には主共通電極ＣＥが配置され、主画素電極ＰＡと主共通電極ＣＡとを第１方向Ｘに沿って交互に配置する関係を維持する。

【0117】

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な液晶表示装置を提供することが可能となる。

【0118】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0119】

ＬＰＮ…液晶表示パネル、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層
ＰＥ…画素電極、ＰＡ…主画素電極、ＰＣ…コンタクト部、
ＣＥ…共通電極、ＣＡ…主共通電極、ＳＰ…スペーサー

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】