特許 5709265 シリコン貫通ビアを製作する方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5709265

(24)【登録日】2015年3月13日

(45)【発行日】2015年4月30日

(54)【発明の名称】シリコン貫通ビアを製作する方法

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20150409BHJP

   H01L 21/768 20060101ALI20150409BHJP

   H01L 23/522 20060101ALI20150409BHJP

   H01L 21/8234 20060101ALI20150409BHJP

   H01L 27/088 20060101ALI20150409BHJP

【ＦＩ】

   H01L21/88 J

   H01L27/08 102D

   H01L21/90 A

【請求項の数】18

【全頁数】16

(21)【出願番号】特願2011-522155(P2011-522155)

(86)(22)【出願日】2009年8月4日

(65)【公表番号】特表2011-530812(P2011-530812A)

(43)【公表日】2011年12月22日

(86)【国際出願番号】US2009052643

(87)【国際公開番号】WO2010017162

(87)【国際公開日】20100211

【審査請求日】2012年3月29日

(31)【優先権主張番号】12/188,228

(32)【優先日】2008年8月8日

(33)【優先権主張国】US

【前置審査】

(73)【特許権者】

【識別番号】502400304

【氏名又は名称】ウルトラテック インク

(74)【代理人】

【識別番号】100090398

【弁理士】

【氏名又は名称】大渕 美千栄

(74)【代理人】

【識別番号】100090387

【弁理士】

【氏名又は名称】布施 行夫

(72)【発明者】

【氏名】アンドリー、ポール、ステファン

(72)【発明者】

【氏名】スプロジス、エドマンド、ジュリス

(72)【発明者】

【氏名】ツァン、コーネリア、ケイ

【審査官】 長谷川 直也

(56)【参考文献】

【文献】 特開２００５−２４３６８９（ＪＰ，Ａ）

【文献】 特開２００６−１７３６３７（ＪＰ，Ａ）

【文献】 特開２００８−１７２２２３（ＪＰ，Ａ）

【文献】 国際公開第２００７／０８４８７９（ＷＯ，Ａ１）

【文献】 特開２００７−００５８１１（ＪＰ，Ａ）

【文献】 国際公開第２００６／０１９１５６（ＷＯ，Ａ１）

【文献】 特開２００８−１４７２２４（ＪＰ，Ａ）

【文献】 特開２００６−０６００６７（ＪＰ，Ａ）

【文献】 特開２００２−１２４５１７（ＪＰ，Ａ）

【文献】 特表２００９−５２４２２０（ＪＰ，Ａ）

【文献】 国際公開第２００５／１０１４７６（ＷＯ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３２０５−２１／３２１３、２１／７６８、

２１／８２３４−２１／８２３８、２１／８２４９、

２３／５２−２３／５２２、２７／０６−２７／０８、

２７／０８８−２７／０９２

(57)【特許請求の範囲】

【請求項1】

（ａ）シリコン基板内にトレンチを形成するステップであって、前記トレンチが前記基板の上面に対して開いているステップと、
（ｂ）前記トレンチの側壁上に二酸化シリコン層を形成するステップであって、前記二酸化シリコン層が前記トレンチを充填しないステップと、
（ｃ）前記基板の前記上面および前記二酸化シリコン層の露出面上にハードマスク層を形成するステップと、
（ｄ）前記トレンチ内の残りの空間をポリシリコンで充填するステップと、
（ｅ）前記トレンチ内の前記ポリシリコンの上部領域を除去し、前記トレンチ内の残りのポリシリコン上に誘電体キャップを形成するステップと、
（ｆ）（ｅ）の後に、前記基板内にＣＭＯＳデバイスの少なくとも一部分を製作するステップと、
（ｇ）前記トレンチから完全に前記ポリシリコンを除去するステップであって、前記二酸化シリコン層が前記トレンチの前記側壁上に残存するステップと、
（ｈ）前記トレンチを導電性コアで再充填するステップであって、前記導電性コアは前記基板の前記上面より上まで延びるステップと、
（ｉ）（ｈ）の後に、前記基板の前記上面の上に第１の配線レベルから最後の配線レベルまで２以上のダマシーン配線層を形成するステップであって、前記第１の配線レベルの１つの電線が前記導電性コアの上面に接触するステップと、
を含む、方法。

【請求項2】

（ｊ）前記基板を底面から薄型化して薄型化基板を形成するステップであって、前記薄型化の後、前記コアの底面が前記薄型化基板の底面と同一平面上にあるステップ
をさらに含む、請求項１記載の方法。

【請求項3】

前記コアの前記底面に対する相互接続構造を形成するステップ
をさらに含む、請求項２記載の方法。

【請求項4】

前記相互接続構造を形成する前記ステップが、
前記薄型化基板の前記底面上に誘電体層を形成するステップと、
前記誘電体層内に開口部を形成するステップであって、前記コアが前記開口部の底面内で露出されるステップと、
前記誘電体層上に金属パッドを形成するステップであって、前記パッドの外周が前記開口部の外周に重なり、前記パッドが前記コアの前記底面に接触するステップと、
前記金属パッド上に半田バンプを形成するステップと、
を含む、請求項３記載の方法。

【請求項5】

（ａ）が、
前記基板の前記上面上に酸化バリアを形成するステップと、
前記酸化バリア内に開口部を形成するステップであって、前記基板の前記上面の一領域が前記開口部内で露出されるステップと、
前記開口部内で露出された前記基板にプラズマ・エッチングするステップと、
を含む、請求項１記載の方法。

【請求項6】

（ａ）が、
前記基板の上面上に酸化バリア層を形成するステップと、
前記バリア層の上面上にパターン形成されたフォトレジスト層を形成するステップと、
前記バリア層にエッチングして、前記バリア層が前記パターン形成されたフォトレジスト層によって保護されない前記基板の前記上面を露出するステップと、
前記バリア層にエッチングした後、前記基板にエッチングして、前記トレンチを形成するステップと、
前記トレンチにエッチングした後であって（ｂ）の前に、前記フォトレジスト層を除去するステップと、
を含む、請求項１記載の方法。

【請求項7】

前記ＣＭＯＳデバイスが電界効果トランジスタであり、（ｆ）が、
前記電界効果トランジスタを形成した後、前記基板の前記上面の上にパッシベーション層を形成するステップと、
前記パッシベーション層を貫通して前記電界効果トランジスタのソース、ドレイン、およびゲート電極に対する金属接点を形成するステップと、
前記トレンチの上の前記パッシベーション層内に開口部を形成するステップと、
を含む、請求項１記載の方法。

【請求項8】

（ｈ）を実行した後、前記コアの上部領域が前記パッシベーション層内の前記開口部を充填する、請求項７記載の方法。

【請求項9】

前記トレンチが、前記基板の前記上面に対して垂直なまっすぐな側壁と、実質的に均一な幅を有する、請求項１記載の方法。

【請求項10】

前記トレンチの前記上面における前記トレンチの第１の幅が前記トレンチの底面における前記トレンチの第２の幅より大きくなるように、前記トレンチが互いに向かってテーパ状になっているまっすぐな側壁を有する、請求項１記載の方法。

【請求項11】

前記トレンチの前記上面における前記トレンチの第１の幅が前記トレンチの底面における前記トレンチの第２の幅より小さくなるように、前記トレンチが互いに離れるようにテーパ状になっているまっすぐな側壁を有する、請求項１記載の方法。

【請求項12】

（ａ）シリコン基板の上面上に酸化バリア層を形成し、前記バリア層内に開口部を形成す
るステップであって、前記基板の前記上面の一領域が前記開口部の底面内で露出されるステップと、
（ｂ）前記基板が前記バリア層によって保護されないトレンチを前記シリコン基板内に形成するステップであって、前記トレンチが前記基板の上面に対して開いているステップと、
（ｃ）前記トレンチの側壁上に二酸化シリコン層を形成するステップであって、前記二酸化シリコン層がトレンチを充填しないステップと、
（ｄ）前記酸化バリア層を除去するステップと、
（ｅ）前記基板の前記上面および前記二酸化シリコン層のすべての露出面上にハードマスク層を形成するステップと、
（ｆ）前記トレンチ内の残りの空間をポリシリコンで充填するステップであって、その後、前記ポリシリコンの上面が前記ハードマスク層の上面と同一平面上にあるステップと、（ｇ）前記トレンチ内の前記ポリシリコンの上部領域を除去し、前記トレンチ内の残りのポリシリコン上に誘電体キャップを形成するステップと、
（ｈ）（ｇ）の後に、前記基板内の電界効果トランジスタのソース、ドレイン、およびチャネル領域、前記チャネル領域上のゲート誘電体、ならびに前記ゲート誘電体上のゲート電極を形成するステップと、
（ｉ）前記ハードマスク層および前記電界効果トランジスタの上にパッシベーション層を形成するステップと、
（ｊ）前記パッシベーション層を貫通して前記電界効果トランジスタの前記ソース、前記ドレイン、および前記ゲート電極それぞれに対する金属接点を形成するステップであって、前記金属接点の上面が前記パッシベーション層の上面と同一平面上にあるステップと、（ｋ）前記トレンチの上の前記パッシベーション層内に開口部を形成し、前記誘電体キャップと前記トレンチから前記ポリシリコンとを完全に除去するステップであって、前記二酸化シリコン層および前記ハードマスク層が前記トレンチの前記側壁上に残存するステップと、
（ｌ）前記トレンチを導電性コアで再充填するステップであって、前記二酸化シリコン層および前記ハードマスク層が前記トレンチの前記側壁上に残存し、前記コアの上面が前記パッシベーション層の前記上面と同一平面上にあるステップと、
（ｍ）（ｌ）の後に、前記パッシベーション層の上に第１の配線レベルから最後の配線レベルまで２以上のダマシーン配線層を形成するステップであって、前記第１の配線レベルの１つの電線が前記導電性コアの前記上面に接触するステップと、
を含む、方法。

【請求項13】

（ｎ）前記基板を底面から薄型化して薄型化基板を形成するステップであって、前記薄型化の後、前記コアの底面が前記薄型化基板の底面と同一平面上にあるステップをさらに含む、請求項１２記載の方法。

【請求項14】

前記薄型化基板の前記底面上に誘電体層を形成するステップと、
前記底面パッシベーション層内に開口部を形成するステップであって、前記コアが前記開口部の底面内で露出されるステップと、
前記誘電体層上に金属パッドを形成するステップであって、前記パッドの外周が前記開口部の外周に重なり、前記パッドが前記コアの前記底面に接触するステップと、
前記底面金属パッド上に半田バンプを形成するステップと、
をさらに含む、請求項１３記載の方法。

【請求項15】

（ａ）が、前記バリア層の上面上にパターン形成されたフォトレジスト層を形成するステップと、前記バリア層にエッチングして、前記バリア層が前記パターン形成されたフォトレジスト層によって保護されない前記開口部を前記バリア層内に形成するステップとを含み、
（ｂ）が、前記開口部内で露出された前記基板にプラズマ・エッチングすることにより、前記トレンチを形成するステップと、前記トレンチにエッチングした後であって（ｃ）の前に、前記フォトレジスト層を除去するステップとを含む、請求項１２記載の方法。

【請求項16】

前記トレンチが、前記基板の前記上面に対して垂直なまっすぐな側壁と、実質的に均一な幅を有する、請求項１２記載の方法。

【請求項17】

前記トレンチの前記上面における前記トレンチの第１の幅が前記トレンチの底面における前記トレンチの第２の幅より大きくなるように、前記トレンチが互いに向かってテーパ状になっているまっすぐな側壁を有する、請求項１２記載の方法。

【請求項18】

前記トレンチの前記上面における前記トレンチの第１の幅が前記トレンチの底面における前記トレンチの第２の幅より小さくなるように、前記トレンチが互いに離れるようにテーパ状になっているまっすぐな側壁を有する、請求項１２記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、集積回路チップの分野に関し、より具体的には、集積回路チップ内で使用するためのシリコン貫通ビア（through silicon via）およびシリコン貫通ビアを製作する方法に関する。

【背景技術】

【0002】

集積回路チップを使用してデバイスの密度を高めるために、集積回路チップの上面と底面の両方への相互接続を行えるようにすることが望ましい。これには、集積チップの上面から底面へのシリコン貫通ビアであって、相補型金属酸化膜半導体（ＣＭＯＳ）技術と互換性があるシリコン貫通ビアの形成が必要である。多くの既存の貫通ビア方式は、ＣＭＯＳ製作プロセスに統合するのが困難であるか、または結果的に集積回路チップの前面から集積回路チップの底面へあるいは集積回路チップの底面から集積回路チップの前面へまたはその両方に伝搬する信号が容認できないほど劣化する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

したがって、当技術分野では、上記の欠点および制限を克服する必要がある。

【課題を解決するための手段】

【0004】

本発明の第１の態様は、（ａ）シリコン基板内にトレンチを形成するステップであって、トレンチが基板の上面に対して開いているステップと、（ｂ）トレンチの側壁上に二酸化シリコン層を形成するステップであって、二酸化シリコン層がトレンチを充填しないステップと、（ｃ）基板の上面および二酸化シリコン層の露出面上にハードマスク層を形成するステップと、（ｄ）トレンチ内の残りの空間をポリシリコンで充填するステップと、（ｅ）前記トレンチ内の前記ポリシリコンの上部領域を除去し、前記トレンチ内の残りのポリシリコン上に誘電体キャップを形成するステップと、（ｆ）（ｅ）の後に、基板内にＣＭＯＳデバイスの少なくとも一部分を製作するステップと、（ｇ）トレンチから完全にポリシリコンを除去するステップであって、二酸化シリコン層がトレンチの側壁上に残存するステップと、（ｈ）トレンチを導電性コアで再充填するステップであって、前記導電性コアは前記基板の前記上面より上まで延びるステップと、（ｉ）（ｈ）の後に、基板の上面の上に第１の配線レベルから最後の配線レベルまで２以上のダマシーン配線層を形成するステップであって、第１の配線レベルの１つの電線が導電性コアの上面に接触するステップとを含む、方法である。

【0005】

本発明の第２の態様は、（ａ）シリコン基板の上面上に酸化バリア層を形成し、バリア層内に開口部を形成するステップであって、基板の上面の一領域が開口部の底面内で露出されるステップと、（ｂ）基板がバリア層によって保護されないトレンチをシリコン基板内に形成するステップであって、トレンチが基板の上面に対して開いているステップと、（ｃ）トレンチの側壁上に二酸化シリコン層を形成するステップであって、二酸化シリコン層がトレンチを充填しないステップと、（ｄ）酸化バリア層を除去するステップと、（ｅ）基板の上面および二酸化シリコン層のすべての露出面上にハードマスク層を形成するステップと、（ｆ）トレンチ内の残りの空間をポリシリコンで充填するステップであって、その後、ポリシリコンの上面がハードマスク層の上面と同一平面上にあるステップと、（ｇ）前記トレンチ内の前記ポリシリコンの上部領域を除去し、前記トレンチ内の残りの
ポリシリコン上に誘電体キャップを形成するステップと、（ｈ）（ｇ）の後に、基板内の電界効果トランジスタのソース、ドレイン、およびチャネル領域、チャネル領域上のゲート誘電体、ならびにゲート誘電体上のゲート電極を形成するステップと、（ｉ）ハードマスク層および電界効果トランジスタの上にパッシベーション層を形成するステップと、（ｊ）パッシベーション層を貫通して電界効果トランジスタのソース、ドレイン、およびゲート電極それぞれに対する金属接点を形成するステップであって、金属接点の上面がパッシベーション層の上面と同一平面上にあるステップと、（ｋ）トレンチの上のパッシベーション層内に開口部を形成し、誘電体キャップとトレンチからポリシリコンとを完全に除去するステップであって、二酸化シリコン層およびハードマスク層がトレンチの側壁上に残存するステップと、（ｌ）トレンチを導電性コアで再充填するステップであって、二酸化シリコン層およびハードマスク層がトレンチの側壁上に残存し、コアの上面がパッシベーション層の上面と同一平面上にあるステップと、（ｍ）（ｌ）の後に、パッシベーション層の上に第１の配線レベルから最後の配線レベルまで２以上のダマシーン配線層を形成するステップであって、第１の配線レベルのうちの１つの配線レベルの１つの電線が導電性コアの上面に接触するステップとを含む、方法である。

【0008】

本発明の特徴は特許請求の範囲に明記されている。しかし、本発明自体は、添付図面に併せて読んだときに、以下に示す例示的な一実施形態の詳細な説明を参照することにより最も良く理解されるであろう。

【図面の簡単な説明】

【0009】

【図1】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図2】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図3】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図4】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図5】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図6】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図7】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図8】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図9】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図10】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図11】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図12】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図13】本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。

【図14】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図15】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図16】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図17】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図18】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図19】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図20】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【図21】本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。

【発明を実施するための形態】

【0010】

図１〜図１３は、本発明の諸実施形態によるシリコン貫通ビアの初期製作段階を示す断面図である。図１では、単結晶シリコン基板１００は上面１０５を有する。一例では、基板１００は上面１０５に対して＜１００＞の結晶配列を有する。一例では、基板１００はＰ型ドープされている。基板１００の上面１０５上にはバリア層１１０が形成されている。一例では、バリア層１１０は２つまたはそれ以上の個別層を含む。一例では、図１に示されている通り、バリア層１１０は、基板１００上の第１の層１１５と、第１の層上の第２の層１２０から構成される。一例では、第１の層１１５は二酸化シリコンであり、約５ｎｍ〜約２０ｎｍの厚さであり、第２の層１２０は窒化シリコンであり、約１００ｎｍ〜約３０ｎｍの厚さである。一例では、バリア層１１０は、二酸化シリコンの層、窒化シリコンの層、および炭化シリコンの層のうちの１つまたは複数の層を含む。バリア層１１０の一目的は、その後の処理ステップのためにシリコン酸化バリア（すなわち、酸素（Ｏ、Ｏ₂、またはＯ₃として）、水素／酸素化合物（たとえば、Ｈ₂Ｏ）、およびその他の酸素含有化合物（たとえば、ＮＯ、Ｎ₂Ｏ）用の拡散バリア）として作用することである。したがって、バリア層１１０のうちの少なくとも１つの層は、酸化バリアである材料から構成される。また、バリア層１１０は、その表面が酸化する場合に、依然として酸素（または水）拡散バリアとして作用するために十分な厚さの材料が残っているように、十分な厚さのものである必要がある。例示のため、以下に記載する後続の図面に第１の層１１５および第２の層１２０を示す。

【0011】

図２では、バリア層１１０上にフォトレジスト層１２５が形成され、フォトレジスト層内に開口部１３０がフォトリソグラフィにより形成され、開口部の底面内のパッド誘電体を露出する。

【0012】

フォトリソグラフィ・プロセスは、フォトレジスト層が表面に塗布され、フォトレジスト層がパターン形成されたフォトマスクを通して化学線に曝され、曝されたフォトレジスト層が現像されて、パターン形成されたフォトレジスト層を形成するプロセスである。フォトレジスト層がポジ型フォトレジストを含む場合、現像液は化学線に曝されたフォトレジストの領域を溶解し、パターン形成されたフォトマスクがフォトレジスト層と衝突しないようにブロックした（または化学線の強度を大幅に減衰した）領域を溶解しない。フォトレジスト層がネガ型フォトレジストを含む場合、現像液は化学線に曝されたフォトレジストの領域を溶解せず、パターン形成されたフォトマスクがフォトレジスト層と衝突しないようにブロックした（または化学線の強度を大幅に減衰した）領域を溶解する。追加の処理（たとえば、エッチングまたはイオン注入）後、パターン形成されたフォトレジストは除去される。フォトレジスト層は任意選択で、化学線に曝す前、化学線に曝してから現像までの間、現像後のうちの１つまたは複数の時点で焼き付けることができる。

【0013】

図３では、フォトレジスト層１２５の開口部１３０内でバリア層が露出される開口部１３５がバリア層１１０を貫通してエッチングされる。基板１００の上面１０５は開口部１３５の底面内で露出される。一例では、開口部１３５は反応性イオン・エッチング（ＲＩＥ）プロセスによって形成される。

【0014】

図４では、トレンチ１４０は、バリア層１１０の開口部１３５内で基板１００内にエッチングされる。一例では、トレンチ１４０は、ＲＩＥプロセスを使用してエッチングされる。トレンチ１４０をエッチングするための適切なＲＩＥプロセスの一例は、当業界ではボッシュ・プロセス（パルスまたは時間マルチプレックス・プラズマ・エッチング・プロセスとしても知られている）として知られている。

【0015】

図５では、フォトレジスト層１２５は除去される（図４を参照）。これは、乾燥剥離灰化（dry stripping ashing）（たとえば、酸素プラズマ内でフォトレジスト層にエッチングする）、酸性溶液内での湿式剥離（wet stripping）、または乾燥剥離と湿式剥離の組み合わせによって行うことができる。トレンチ１４０は、上面１０５から距離Ｄだけ基板１００内に延びており、実質的に均一な幅（すなわち、Ｗ１の約±１０％以内）を有し、基板１００の上面１０５に対して測定された角度Ａで本質的にまっすぐな側壁１４１を有する。一例では、Ａは約８５°〜約９５°である。一例では、Ａは約８８°〜約９２°である。図５に示されている通り、Ａは約９０°と等しい。Ａが可能な限り９０°に近いことは有利である。一例では、Ｄは約２０ミクロン〜約２００ミクロンであり、Ｗ１は約１ミクロン〜約５ミクロンである。幅とは、１つのトレンチの最も近く向かい合う２つの側壁間の距離であって、基板の上面に平行な平面内で測定されたものとして定義される。たとえば、まっすぐな辺を有する長方形のトレンチでは、幅は、長辺間で長辺に対して垂直に測定され、単一の幅値が得られる。たとえば、テーパ状の辺を有する方形のトレンチでは、幅は、長辺間で長辺に対して垂直に測定されるが、基板の上面に平行な、どの表面で幅が測定されるかに応じて幅値が変動するが、依然として最も近く向かい合う側壁間で測定される。

【0016】

図６は第１の代替成形トレンチを示している。図６では、トレンチ１４０Ａは、トレンチの最上部で幅Ｗ１を有し、トレンチの底面で幅Ｗ２を有する。図６では、側壁１４２は角度Ａで内側に向かって均一にテーパ状になっている。図６に示されている通り、Ａは９０°より大きい。

【0017】

図７は第２の代替成形トレンチを示している。図７では、トレンチ１４０Ｂは、トレンチの最上部で幅Ｗ１を有し、トレンチの底面で幅Ｗ３を有する。Ｗ３はＷ１より大きい。図７では、トレンチ１４０Ｂは、外側に向かってテーパ状になっている側壁１４３と球状底面１４４とを有する。図７に示されている通り、Ａは９０°より小さい。例示のため、以下に記載する後続の図面に図５のトレンチ１４０を示す。

【0018】

図８では、トレンチ１４０の側面および底面上に二酸化シリコン層１４５が形成されている。二酸化シリコン層１４５は酸化プロセスによって形成される。二酸化シリコンはトレンチ１４０に直接隣接する上面１０５から両方向に成長するので、トレンチ１４０の外周付近のバリア層１１０に尖端１５０が形成される。一例では、二酸化シリコン層１４５は、大気圧（すなわち、１気圧）で約１０００℃〜約１２００℃の温度のＨ₂Ｏを使用して湿式酸化によって形成される。一例では、二酸化シリコン層１４５は、大気圧で約１０００℃〜約１２００℃の温度のＯ₂を使用して乾燥酸化によって形成される。一例では、二酸化シリコン層１４５は、約５００℃〜約８００℃の温度のＯ₂またはＨ₂Ｏを使用して高圧（すなわち、１気圧超）で形成される。二酸化シリコン層１４５はＴ１の厚さを有する。二酸化シリコン層１４５は酸化によって形成されるので、二酸化シリコン層の厚さの約半分はシリコンの消費によって形成され、酸化物成長の約半分はトレンチ１４０の元の側壁（図５）から基板内に進み、酸化物成長の約半分はトレンチの元の側壁からトレンチ内に進む。トレンチ１４０の側壁および底面上で約（Ｔ１）／２の厚さのシリコンの層が消費されている。トレンチ１４０の幅はこの時点でＷ４に縮小されており、したがって、Ｗ１（図５を参照）はＷ４＋Ｔ１とほぼ等しい。一例では、Ｔ１は０．１ミクロン〜約１ミクロンであり、Ｗ４は約０．８ミクロン〜約４．８ミクロンである。一例では、Ｔ１は少なくとも約０．５ミクロンである。

【0019】

本発明の諸実施形態の特徴の１つは、トレンチの側壁上の二酸化シリコン層の最薄領域と最厚領域との間で（トレンチの側壁に対して垂直な方向に測定した）約１０％未満の厚みの変動を有する二酸化シリコン層１４５を形成することであり、これは現在のＣＭＯＳ互換トレンチ技術では達成不能なものである。本発明の諸実施形態の特徴の１つは、約０．５ミクロン以上の厚さを有する二酸化シリコン層１４５を形成する能力であり、これは現在のＣＭＯＳ互換トレンチ技術では達成不能なものである。本発明の諸実施形態の特徴の１つは、トレンチの側壁上の酸化物の最薄領域と最厚領域との間で（トレンチの側壁に対して垂直な方向に測定した）約１０％未満の厚みの変動を有する二酸化シリコン層１４５を形成することであり、約０．５ミクロン以上の厚さを有する二酸化シリコン層１４５を形成することであり、これは現在のＣＭＯＳ互換トレンチ技術では達成不能なものである。

【0020】

図９では、任意選択でバリア層１１０（図８を参照）が除去され、基板１００の上面１０５および二酸化シリコン層１４５のすべての露出面の上にハードマスク層１５５を付着させる。ハードマスク層１５５は、酸化バリア１１０（図１を参照）について上記のものと同じ材料および材料の組み合わせを含むことができる。例示のため、以下に記載する後続の図面にハードマスク層１５５を示す。

【0021】

図１０では、ハードマスク１５５上（存在する場合、そうでなければ、バリア層１１０上、図８を参照）に充填層１６０を付着させる。一例では、充填層１６０はポリシリコンを含む。充填層１６０はトレンチ１４０内の残りの空間をすべて充填する。トレンチ１４０の側壁上の任意の層間の最大距離がＢであり、充填層１６０の厚さがＣである場合、トレンチ１４０が最上部まで充填層１６０で完全に充填されることを保証するために、ＣはＢの約１．５倍にすることができる。

【0022】

図１１では、トレンチ１４０内の充填層１６０の上面１６５がハードマスク層１５５の上面１７０と同一平面上になるように、化学的機械的研磨（ＣＭＰ）が実行される。したがって、ハードマスク層１５５は研磨ストップ層としても作用する。

【0023】

図１２では、基板１００の上面１０５より下に距離Ｒだけ充填層１６０の上面１７５を陥凹させるために、充填層陥凹エッチングが実行される。一例では、充填陥凹エッチングは反応性イオン・エッチング（ＲＩＥ）である。一例では、Ｒは約５０ｎｍ〜約５００ｎｍである。任意選択の充填陥凹エッチングが実行された場合、図１３では、任意選択の誘電体キャップ１８０がトレンチ１４０内に形成され、図１２で形成された陥凹部を充填する。キャップ１８０の上面１８５はハードマスク層１５５の上面１７０と同一平面上にある。一例では、キャップ１８０は、二酸化シリコンの化学的気相堆積（ＣＶＤ）によって形成され、続いてＣＭＰが行われる。例示のため、以下に記載する後続の図面にキャップ１８０を示す。

【0024】

図１３の構造は、前駆シリコン貫通ビア１９０と見なすことができる。このシリコン貫通ビアは、ＣＭＯＳデバイスおよびＣＭＯＳ技術と互換性のあるデバイスの製作に関連して図１４〜図２１に示され、以下に記載されている諸ステップで完成する。

【0025】

図１４〜図２１は、本発明の諸実施形態によるＣＭＯＳ集積回路デバイスおよび配線の製作と統合されたシリコン貫通ビアの追加の製作段階を示す断面図である。図１４では、１つまたは複数の前駆シリコン貫通ビア１９０を有する基板１００を使用して、集積回路の通常の製作が開始される。図１４では、電界効果トランジスタ（ＦＥＴ）２００が製作されている。ＦＥＴ２００は、ウェル２１０内に形成され、ゲート電極２２０の下のチャネル領域２１５によって分離されたソース／ドレイン２０５を含む。ゲート電極２２０はゲート誘電体２２５によってチャネル領域から分離されている。ゲート電極２２０の側壁上には誘電体側壁スペーサが形成されている。ソース／ドレイン２０５およびウェル２１０は基板１００内に形成されている。誘電体トレンチ分離２３５は、ウェル２１０の外周に隣接し、ソース／ドレイン２０５に隣接する。ゲート誘電体２２５は基板１００の上面１０５に接して形成され、ゲート電極２２０およびスペーサ２３０はゲート誘電体２２５
より上に形成される。金属シリサイド接点（図示せず）はソース／ドレイン２０５およびゲート電極２２０の露出面上に形成される。ＦＥＴ２００は、プロセスのこの時点で製作可能なＣＭＯＳデバイスの一例である。その他のタイプのＣＭＯＳデバイスまたはＣＭＯＳ互換（すなわち、ＣＭＯＳプロセス技術を使用して製作可能なもの）としては、バイポーラ・トランジスタ（ＳｉＧｅトランジスタを含む）、ダイオード、キャパシタ、トレンチ・キャパシタ、および抵抗器（ポリシリコンおよび金属抵抗器を含む）を含む。ＦＥＴ２００（あるいはＦＥＴとその他のデバイスまたはその両方）の製作後、ハードマスク層１５５、トレンチ分離２３５、およびＦＥＴ２００の露出部分上に誘電体パッシベーション層２４０を付着させる。一例では、誘電体層２４０は二酸化シリコンである。一例では、パッシベーション層２４０は、テトラエトキシシラン（ＴＥＯＳ）を使用するＣＶＤ（すなわち、ＴＥＯＳ酸化物を形成するため）によって形成される。一例では、パッシベーション層２４０は、シランあるいはシラン誘導体またはその両方を使用する酸化物の高圧（１気圧超）プラズマ付着（すなわち、ＨＤＰ酸化物を形成するため）によって形成される。

【0026】

図１５では、ソース／ドレイン２０５およびゲート電極２２０に対する金属接点２４５がパッシベーション層２４０を貫通して形成される。一例では、接点２４５はタングステンを含む。金属接点２４５は、ダマシーン・プロセス（damascene process）を使用して形成されている。

【0027】

ダマシーン・プロセスは、電線トレンチまたはビア開口部が誘電体層内に形成され、トレンチを充填するために十分な厚さの電気導体を誘電体の上面上に付着させ、化学的機械的研磨（ＣＭＰ）プロセスを実行して、過剰な導体を除去し、導体の表面を誘電体層の表面と同一平面上にして、ダマシーン電線（またはダマシーン・ビア）を形成するプロセスである。１つのトレンチおよび電線（または１つのビア開口部およびビア）のみが形成される場合、このプロセスはシングルダマシーンと呼ばれる。電線という用語は接点という用語を含むものである。

【0028】

図１６では、フォトリソグラフィ／ＲＩＥプロセスを使用して、前駆シリコン貫通ビア１９０の上にパッシベーション層２４０およびハードマスク層１５５を貫通する開口部２５０を形成する。誘電体キャップ１８０（図１５を参照）がこのプロセス中に除去されるとともに、ハードマスク層１５５および二酸化シリコン層１４５の上部領域が開口部２５０内で露出されることに留意されたい。

【0029】

図１７では、充填層１６０（図１６を参照）がトレンチ１４０から除去される。第１の例では、充填層１６０（図１６を参照）を除去するために、ポリシリコン・ボッシュ・エッチング・プロセス（ハードマスク層１５５および二酸化シリコン層１４５の材料に対して選択的）が使用される。第２の例では、充填層１６０（図１６を参照）を除去するために、ＴＭＡＨ水または水酸化アンモニウム水を使用するウェット・エッチングが使用される。第３の例では、充填層１６０（図１６を参照）を除去するために、ポリシリコン・ボッシュ・エッチング・プロセス（ハードマスク層１５５および二酸化シリコン層１４５の材料に対して選択的）が使用され、続いて水酸化テトラメチルアンモニウム（ＴＭＡＨ）水または水酸化アンモニウム水におけるウェット・クリーンアップ・エッチングが行われる。

【0030】

図１８では、導電性コア２５５は、トレンチ１４０および開口部２５０内の空間を完全に充填する。コア２５５の上面はパッシベーション層２４０の上面と同一平面上にある。コア２５５はダマシーン・プロセスを使用して形成されている。一例では、コア２５５は金属を含む。一例では、コア２５５は耐火金属を含む。耐火金属は、熱、摩耗、および腐食に対して並外れて抵抗力のある金属の部類である。５種類の耐火金属は、タングステン（Ｗ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、およびレニウム（Ｒｅ）である。一例では、コア２５５は、タングステン、タンタル、またはその組み合わせを含む。一例では、コア２５５は、銅または銅とタンタルの組み合わせを含む。一例では、コア２５５はドープ・ポリシリコンを含む。これで、フロントエンドオブライン（ＦＥＯＬ）操作と呼ばれるものによるかまたは単純にＦＥＯＬによる集積回路の製作が完了する。コア２５５はパッシベーション層２４０内の一体型接点領域２５７を含む。

【0031】

図１９では、バックエンドオブライン（ＢＥＯＬ）操作と呼ばれるものまたは単純にＢＥＯＬの間に１つまたは複数の配線レベルを追加することにより、集積回路の製作が完了
する。図１９では、２つの配線レベルが追加されている。第１の配線レベル２５６は、層間誘電体（ＩＬＤ）層２６５内に形成されたデュアル・ダマシーン電線２６０を含む。

【0032】

デュアル・ダマシーン・プロセスは、誘電体層の全厚を貫通してビア開口部が形成され、続いて任意の所与の断面図において誘電体層を途中まで貫通するトレンチを形成するプロセスである。すべてのビア開口部は、上にある複数の一体型電線トレンチならびに下にある１つの電線トレンチによって横切られているが、すべてのトレンチがビア開口部を横切る必要があるわけではない。トレンチおよびビア開口部を充填するために十分な厚さの電気導体を誘電体の上面上に付着させ、ＣＭＰプロセスを実行して、トレンチ内の導体の表面を誘電体層の表面と同一平面上にして、デュアル・ダマシーン電線および一体型デュアル・ダマシーン・ビアを有するデュアル・ダマシーン電線を形成する。一部のデュアル・ダマシーン・プロセスでは、まずトレンチが形成され、続いてビア開口部が形成される。

【0033】

代わって、ビア用のシングル・ダマシーン・プロセスおよび電線用のシングル・ダマシーン・プロセスを使用して、電線２６０を形成することができる（しかし、ＩＬＤ２５５は２つの誘電体層を含むであろう）。第２の配線レベル２７０は、ＩＬＤ層２８０内に形成されたデュアル・ダマシーン電線２７５を含む。これで、集積回路のＢＥＯＬ製作が完了する。

【0034】

ＢＥＯＬの後で追加の操作が実行される。図２０では、基板１００を薄型化し、コア２５５の底面２９０を露出し、シリコン貫通ビア２８５の製作を完了するために、背面研磨あるいはＣＭＰまたはその両方が実行されている。コア２５５の底面２９０は基板１００の底面２９５と同一平面上にある。

【0035】

次に、コア２５５および電線２７５に対する半田バンプ接続を形成するなど、電線２７５およびシリコン貫通ビア２８５に対する様々な相互接続構造を作成することができる。このような相互接続構造の例は図２１に示されている。

【0036】

図２１では、基板１００の底面２９５上に誘電体底面パッシベーション層３００が形成される。導電性底面パッド３０５は、シリコン貫通ビア２８５の上の底面パッシベーション層３００内の開口部を貫通してコア２５５と接触する。底面パッド３０５上に底面半田バンプ３１０が形成される。導電性上面パッド３２５は、電線２７５の上の上面パッシベーション層３１５内の開口部を貫通して電線２７５と接触する。上面パッド３２５上に上面半田バンプ３３０が形成される。単一の貫通ビア２８５がパッド３０５に接続されているが、２つまたはそれ以上のシリコン貫通ビアがパッド３０５に接続され、その結果、単一の底面相互接続を共用することもできる。

【0037】

したがって、本発明の諸実施形態によるウェハ貫通ビアの製作は、（１）ＦＥＯＬの前にシリコン貫通ビア前駆構造を形成するステップと、（２）ＦＥＯＬ中にコア導体を追加することにより、シリコン貫通ビア前駆構造を変更するステップと、（３）ＢＥＯＬ後にシリコン貫通ビアを完成するステップとを含む。

【0038】

したがって、本発明の諸実施形態は、ＣＭＯＳ技術と互換性があり、当業界で現在入手可能な集積回路チップの上面から集積回路の底面までの絶縁体の厚さが優れている、シリコン貫通ビアおよびシリコン貫通ビアを製作する方法を提供する。

【0039】

本発明を理解するために、本発明の諸実施形態の説明が上記で示されている。本発明は本明細書に記載された特定の諸実施形態に限定されず、本発明の範囲を逸脱せずに当業者にとって明らかになるような様々な修正、再配列、および代用が可能であることが理解されるであろう。したがって、以下の特許請求の範囲は、本発明の真の精神および範囲に該当するこのような修正および変更をすべて包含するものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】