特許 5709719 電子部品支持装置及び電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5709719

(24)【登録日】2015年3月13日

(45)【発行日】2015年4月30日

(54)【発明の名称】電子部品支持装置及び電子デバイス

(51)【国際特許分類】

   H01L 23/36 20060101AFI20150409BHJP

【ＦＩ】

   H01L23/36 C

【請求項の数】3

【全頁数】12

(21)【出願番号】特願2011-223051(P2011-223051)

(22)【出願日】2011年10月7日

(65)【公開番号】特開2012-164956(P2012-164956A)

(43)【公開日】2012年8月30日

【審査請求日】2014年9月9日

(31)【優先権主張番号】特願2011-7519(P2011-7519)

(32)【優先日】2011年1月18日

(33)【優先権主張国】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】504034585

【氏名又は名称】有限会社 ナプラ

(74)【代理人】

【識別番号】100081606

【弁理士】

【氏名又は名称】阿部 美次郎

(72)【発明者】

【氏名】関根 重信

(72)【発明者】

【氏名】関根 由莉奈

【審査官】 小山 和俊

(56)【参考文献】

【文献】 特開２０１１−１０３３５８（ＪＰ，Ａ）

【文献】 特開２００８−２９４２５３（ＪＰ，Ａ）

【文献】 特開２００９−１１７４８９（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２３／３６

(57)【特許請求の範囲】

【請求項1】

基板と、貫通電極と、複数の柱状ヒートシンクとを含む電子部品支持装置であって、
前記貫通電極は、前記基板を厚み方向に貫通し、一端が前記基板の一面に設けられた電子部品配置領域内に露出しており、
前記柱状ヒートシンクは、前記基板の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、前記基板の他面に付着して一体に設けられた放熱層に共通に接続されており、
更に、前記基板は、Ｓｉ基板でなり、
前記柱状ヒートシンクは、前記基板との間に設けられた電気絶縁膜又は電気絶縁層によって前記基板から電気絶縁されており、
前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、ｎｍサイズの炭素原子構造体を含有するナノコンポジット構造を有し、前記基板に設けられたビアを鋳型とする鋳込み成形体でなる、
電子部品支持装置。

【請求項2】

請求項１に記載された電子部品支持装置であって、前記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有する、電子部品支持装置。

【請求項3】

電子部品支持装置と、電子部品とを含む電子デバイスであって、
前記電子部品支持装置は、請求項１又は２に記載されたものであり、
前記電子部品は、前記電子部品支持装置の前記電子部品配置領域内に取り付けられている、
電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子部品支持装置及び電子デバイスに関する。

【背景技術】

【0002】

電子デバイスでは、小型化、薄型化、軽量化、高密度化、高性能化及び高速化等の要求に応えるべく、電子部品の接続方式が、ワイヤ・ボンディング方式から、フリップ・チップ・ボンディング方式に変わってきている。例えば、特許文献１は、配線支持装置に設けられた収容穴部に、コンデンサを収納し、コンデンサ端子電極をフリップ・チップ・ボンディング方式で、配線支持装置に設けた電極パッドに接合する構造を開示している。また、特許文献２は、支持装置に形成されたキャビティに電子部品を内蔵させ、その端子電極を、フリップ・チップ・ボンディング方式で、支持装置に設けられた電極に接合する技術を開示している。

【0003】

更に、電子デバイスの代表例である半導体デバイスでは、半導体チップ間を貫通電極２１で接続するいわゆるＴＳＶ（Through Silicon Via）方式に係る三次元配置の半導体デバイスの開発が進められている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の電気経路が劇的に短く出来るために、処理の高速化が導かれる。

【0004】

ところが、上述した電子デバイスでは、高密度化、高性能化及び高速化等を図りつつ、小型化、薄型化、軽量化を図ろうとしていることから、動作によって発生する熱を、いかにして放熱するかが、大きな問題となる。

【0005】

放熱が不十分であると、発生した熱が蓄積され、異常発熱に至り、フリップ・チップ・ボンディング接合強度が失われ、電気的接続の信頼性が損なわれたり、あるいは、電子部品の電気的特性が変動し、最悪の場合には、熱暴走、熱破壊等を招きかねないからである。

【0006】

このような放熱手段として、従来より種々の技術が知られている。例えば、特許文献２は、Ａｇ粉末を含む導電性ペーストを充填して伝熱ビア導体を形成する技術を開示している。また、特許文献３は、熱伝導率の優れた金属（銅、はんだ、金）製であるか、発光素子サブマウント構造体の上面からビアを空け、ビアの側面に金メッキを施して、はんだを充填することで、サーマルビアを形成する技術を開示している。特許文献４は、銀ペースト、銅ペースト等の金属粉含有樹脂や、金属棒と金属粉含有樹脂の複合体等を用いた導熱体を開示している。更に、特許文献５は、Ｃｕ、Ｎｉなどの金属を用いたサーマルビアを開示している。しかし、何れの従来技術の場合も、放熱特性の向上や、製造コスト低減等、改善すべき問題を抱えている。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２０１０−１２９９９２号公報

【特許文献2】特開２００８−２９４２５３号公報

【特許文献3】特開２００５−１５８９５７号公報

【特許文献4】特開平１０−０９８１２７号公報

【特許文献5】特開２００７−２９４８３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明の課題は、放熱性に優れ、動作時の発熱によって、接合強度が低下したり、或いは、電気的特性が変動するといった問題を生じにくい信頼性の高い電子部品支持装置及び電子デバイスを提供することである。

【課題を解決するための手段】

【0009】

上述した課題を解決するため、本発明に係る電子部品支持装置は、基板と、貫通電極と、複数の柱状ヒートシンクとを含んでいる。前記貫通電極は、前記基板を厚み方向に貫通し、一端が基板の一面に設けられた電子部品配置領域の面内に露出している。前記柱状ヒートシンクは、基板の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板の他面に付着して設けられた放熱層に共通に接続されている。

【0010】

上述したように、本発明に係る基板は、貫通電極を含み、一面に電子部品配置領域を有している。貫通電極は、基板を厚み方向に貫通し、一端が電子部品配置領域の内面に露出している。電子デバイスにあっては、この基板の電子部品配置領域内に電子部品が配置され、電子部品配置領域の内部で、電子部品の一面に設けられた電極が貫通電極の一端に接続される。したがって、電子部品は、フリップ・チップ・ボンディング方式によって、貫通電極に接続されることになる。

【0011】

基板は、更に、複数の柱状ヒートシンクを含んでいる。柱状ヒートシンクのそれぞれは、基板の厚み方向に設けられ、前記電子部品配置領域を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板の他面に付着して設けられた放熱層に共通に接続されている。したがって、電子部品配置領域の周りに、柱状ヒートシンク群による単数または複数の筒状の放熱路を形成し、電子部品又は貫通電極に発生した熱を、柱状ヒートシンクによって全周方向から集め、その熱を、基板の厚み方向に伝達し、基板の他面に設けられた放熱層から、基板の面方向に向かって外部に拡散放出することができる。即ち、３次元的放熱経路が構成される。このため、放熱特性が向上する。しかも、この放熱層は、基板の他面に付着されたものであるから、外部放熱器を設ける場合と異なって、柱状ヒートシンクとの間に良好な熱結合構造を確立することができる。

【0012】

また、柱状ヒートシンクを構成する材料の熱抵抗、及び、柱状ヒートシンクの占有率を適切に選ぶことにより、電子部品の動作によって生じた熱を、柱状ヒートシンクによって、基板の外部に効率よく放熱しえる。

【0013】

好ましくは、前記貫通電極及び前記柱状ヒートシンクの少なくとも一方は、ｎｍサイズの炭素原子構造体を含有するナノコンポジット構造を有し、前記支持装置に設けられたビアを鋳型とする鋳込み成形体でなる。

【0014】

本発明において、ｎｍサイズとは１μｍ以下の範囲をいう。また、ナノコンポジット構造とは、少なくとも２種の組成分が一体となって複合体を構成し、それらの組成分が、ｎｍサイズの微粒子、または、ナノ結晶もしくはナノアモルファスの相となっているものをいう。

【0015】

上述したように、貫通電極及び柱状ヒートシンクの少なくとも一方が、基板に設けられたビアを鋳型とする鋳込み成形体であると、ビアの側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗の小さな貫通電極、熱伝導性に優れた柱状ヒートシンクを有する支持装置が得られる。ビアの内壁面に凹凸があっても、貫通電極及び柱状ヒートシンクは、その凹凸に倣うように鋳込まれるから、ビアに対する密着強度の高い貫通電極及び柱状ヒートシンクが得られる。

【0016】

しかも、貫通電極及び柱状ヒートシンクが、ビアの内壁面の凹凸に倣うように鋳込まれる結果、貫通電極及び柱状ヒートシンクとビアの内壁面の凹凸が、貫通電極及び柱状ヒートシンクの抜けを阻止するアンカー部として働くので、支持装置に対する貫通電極及び柱状ヒートシンクの接合強度が高くなる。このことは、めっきによって貫通電極を形成する場合と異なって、ビアの内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましい結果になるということを意味する。このため、ビアの形成が容易になる。

【0017】

貫通電極は、複数であるから、支持装置に搭載される電子部品に対して、貫通電極を、正極及び負極として活用することができる。このため、ワイヤボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。

【0018】

更に、貫通電極及び柱状ヒートシンクの少なくとも一方は、ｎｍサイズのカーボンナノチューブ（Carbon nanotube）を含有するナノコンポジット構造を有することができる。カーボンナノチューブは、銅の１０倍の高熱伝導特性を有する。したがって、放熱特性の極めて優れた柱状ヒートシンクを実現することができる。

【0019】

また、カーボンナノチューブは、電流密度耐性が、１０⁹Ａ/ｃｍ²で、銅の1,000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体の銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、カーボンナノチューブを含有するによれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。

【0020】

ナノコンポジット構造を有する貫通電極及び柱状ヒートシンクは、ｎｍサイズ効果として、応力が小さくなる。このため、半導体支持装置において、半導体回路の特性劣化が抑制される。また、支持装置に亀裂・クラックが入るのを抑制することもできる。

【0021】

貫通電極及び柱状ヒートシンクは、ｎｍサイズのカーボンナノチューブと、ナノコンポジット結晶構造の金属/合金成分を含むナノコンポジット構造としてもよい。ｎｍサイズのカーボンナノチューブと、ナノコンポジット結晶構造の金属/合金成分を含むナノコンポジット構造の貫通電極は、大きさが、ナノレベルに制限された組織（結晶）を含むから、その効果として、貫通電極及び柱状ヒートシンクに発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体の等軸晶化を促進する働きもある。上述したナノコンポジット結晶構造及びナノコンポジット構造の有する特有の特性により、特に、半導体支持装置において、半導体回路の特性劣化が抑制される。また、支持装置に亀裂・クラックが入るのを抑制することもできる。

【0022】

発明において、ナノコンポジット結晶構造とは、基本的には、結晶粒内にナノ粒子を分散（粒内ナノコンポジット結晶構造）させるか、粒界にナノ粒子を分散（粒界ナノコンポジット結晶構造）させたものをいう。

【0023】

更に、カーボンナノチューブと有機材料とを混合し、必要であれば、第３成分として、無機粉末を混合又はナノコンポジット結晶構造の金属/合金成分を添加して、ペースト化した複合材料で構成してもよい。

【0024】

基板は、セラミック等の無機基板、銅張り支持装置等に見られる有機基板又は半導体基板の少なくとも一種を含むことができる。基板を構成する無機基板、有機基板が導電性を有する場合、及び、半導体基板でなる場合は、貫通電極及び柱状ヒートシンクは、導電性の無機基板、導電性の有機基板及び半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通孔の鋳型となる孔の内壁面を酸化又は窒化して得られた絶縁膜、孔の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁構造は、孔から微小間隔を隔ててその周りにリング状に設けてもよい。

【0025】

本発明において、電子部品は、能動素子、受動部品またはそれらを組み合わせた複合素子を含み、チップとしての形態をとる。能動素子には、半導体素子を用いた全ての素子が含まれる。代表例として、各種メモリ、各種論理ＩＣまたはアナログ回路素子等を例示することができる。メモリは、記憶保持方式による一般的分類によれば、揮発性メモリ及び不揮発性メモリに大別される。揮発性メモリには、ＲＡＭ（Random Access Memory）、ＳＲＡＭ (Static Random Access Memory) 、ＤＲＡＭ (Dynamic Random Access Memory)、ＦＰＭ ＤＲＡＭ (First Page Mode DRAM)等がある。不揮発性メモリの代表例はＲＯＭ（Read Only Memory）であり、更に、マスクＲＯＭ、フラッシュメモリ、強誘電体メモリ、磁気抵抗メモリ（Magnetoresistive Random Access Memory, ＭＲＡＭ）、ＰＲＡＭ（Phase change RAM）等が含まれる。何れのタイプのメモリも、本発明の電子部品に含まれる。受動部品には、キャパシタ、インダクタもしくは抵抗またはそれらを組み合わせた複合素子が含まれる。

【0026】

更には、ＴＳＶ技術を適用して、上述した各種素子自体を３次元積層構造としたもの、又は、インターポーザと各種素子と組み合わせて３次元積層構造としたものも含まれる。

【発明の効果】

【0027】

以上述べたように、本発明によれば、放熱性に優れ、動作時の発熱によって、接合強度が熱的に劣化したり、或いは、電気的特性が変動するといった問題を生じにくい信頼性の高い電子部品支持装置及び電子デバイスを提供することができる。

【0028】

本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単に、例示に過ぎない。

【図面の簡単な説明】

【0029】

【図1】本発明に係る電子部品支持装置を用いた電子デバイスの一形態を示す部分断面図である。

【図2】図１のII−II線断面図である。

【図3】本発明に係る電子デバイスの他の形態を示す部分断面図である。

【発明を実施するための形態】

【0030】

図１及び図２を参照すると、本発明に係る電子デバイスは、電子部品支持装置１と、電子部品６とを含む。電子部品支持装置１は、いわゆるパッケージとなるものであって、基板１０と、複数の貫通電極２１と、複数の柱状ヒートシンク３とを含み、一面に電子部品配置領域となる凹部１１を有している。基板１０は、Ｓｉ基板、絶縁樹脂基板又は絶縁性セラミック基板で構成し得る。基板１０は、図示では、４角形状の外形を有するが、その形状は任意である。基板１０の凹部１１は、貫通電極２１を、間隔をおいて囲むように形成されている。

【0031】

貫通電極２１は、複数設けられ、それぞれは、凹部１１を形成した領域内において、基板１０を厚み方向に貫通し、一端が凹部１１の内面に露出し、他端が基板１０の他面に露出する。貫通電極２１は、中身の詰まった中実柱状体であって、角形状、円形状等、任意の断面形状をとることができる。貫通電極２１は、基板１０を貫通する部分と、基板１０の一面にあって、電子部品６と接合される部分との間で、その平面形状を異ならせてもよい。例えば、基板１０を貫通する部分の断面形状を、角形状又は円形状等の形状とし、電子部品６と接合される部分を平面積の拡大されたパターンとするなどである。

【0032】

上述したように、本発明に係る電子部品支持装置は、貫通電極２１を含み、一面に凹部１１となる凹部１１を有している。貫通電極２１は、基板１０を厚み方向に貫通し、一端が凹部１１である凹部１１の内面に露出している。電子デバイスにあっては、この基板１０の凹部１１内に電子部品６が配置され、凹部１１の内部で、電子部品６の一面に設けられた電極６０１が貫通電極２１の一端に接続される。したがって、電子部品６は、フリップ・チップ・ボンディング方式によって、貫通電極２１に接続されることになる。

【0033】

基板１０は、更に、複数の柱状ヒートシンク３を含んでいる。柱状ヒートシンク３のそれぞれは、基板１０の厚み方向に設けられ、凹部１１を取り囲んで、その周りに互いに間隔をおいて配置され、それぞれの一端が、基板１０の他面に付着して設けられた放熱層５１に共通に接続されている。したがって、電子部品配置領域となる凹部１１の周りに、柱状ヒートシンク３の群による単数または複数の筒状の放熱路を形成し、電子部品６に発生した熱を、柱状ヒートシンク３の群によって全周方向から集め、その熱を、基板１０の厚み方向に伝達し、基板１０の他面に設けられた放熱体から、基板１０の面方向に向かって外部に拡散し、放出することができる。即ち、３次元的放熱経路が構成される。このため、放熱特性が向上する。しかも、この放熱層５１は、基板１０に付着されたものであるから、外部放熱器を設ける場合と異なって、柱状ヒートシンク３との間に良好な熱結合構造を確立することができる。

【0034】

貫通電極２１及び柱状ヒートシンク３の少なくとも一方は、支持装置に設けられたビア３０を鋳型とする鋳込み成形体である。この構成によれば、ビア３０の側壁面に対する密着力が高く、巣、空隙、空洞のない緻密な構造を持ち、電気抵抗の小さな貫通電極２１、熱伝導性に優れた柱状ヒートシンク３を有する支持装置が得られる。ビア３０の内壁面に凹凸があっても、貫通電極２１及び柱状ヒートシンク３は、その凹凸に倣うように鋳込まれるから、ビア３０に対する密着強度の高い貫通電極２１及び柱状ヒートシンク３が得られる。

【0035】

しかも、貫通電極２１及び柱状ヒートシンク３が、ビア３０の内壁面の凹凸に倣うように鋳込まれる結果、貫通電極２１及び柱状ヒートシンク３と、ビア３０の内壁面の凹凸が、貫通電極２１及び柱状ヒートシンク３の抜けを阻止するアンカー部として働くので、基板１０に対する貫通電極２１及び柱状ヒートシンク３の接合強度が高くなる。このことは、めっきによって貫通電極２１を形成する場合と異なって、ビア３０の内壁面に凹凸精度が要求されず、むしろ、若干の凹凸があった方が好ましい結果になるということを意味する。このため、ビア３０の形成が容易になる。

【0036】

貫通電極２１は、複数であるから、基板１０に搭載される電子部品６に対して、貫通電極２１を、正極及び負極として活用することができる。このため、ワイヤ・ボンディング等の電気配線が不要になり、高価なワイヤボンディング装置等に費やされていた生産設備費をカットし、製品コストを低減させることができる。

【0037】

好ましくは、貫通電極２１及び柱状ヒートシンク３の少なくとも一方は、ｎｍサイズの炭素原子構造体を含有するナノコンポジット構造を有し、基板１０に設けられたビア３０を鋳型とする鋳込み成形体でなる。この実施例では、貫通電極２１及び柱状ヒートシンク３の両者が、そのような特徴を有するものとして説明する。

【0038】

上記炭素原子構造体は、ダイヤモンド、フラーレンまたはカーボンナノチューブから選択された少なくとも一種を含有するものである。ここでは、カーボンナノチューブを用いた場合を例にとって説明する。周知のように、カーボンナノチューブは、炭素によって作られる六員環ネットワーク（グラフェンシート）が単層あるいは多層の同軸管状になった物質である。単層のシングルウォールナノチューブ (SWNT)、多層のマルチウォールナノチューブ (MWNT) の何れを用いてもよい。

【0039】

カーボンナノチューブは、銅の１０倍もの高熱伝導特性を有し、極めて高い放熱特性が得られるから、放熱特性に優れた柱状ヒートシンク３を構成することができる。これにより、電子部品６に対する許容電流値を増大させ、その出力を増大させながら、電子部品６の異常発熱、熱暴走等を回避することができる。

【0040】

また、カーボンナノチューブは、電流密度耐性が、１０⁹Ａ/ｃｍ²で、銅の1,000倍以上の高電流密度耐性を有する。しかも、カーボンナノチューブ内では、電気良導体である銅との対比において、電子散乱が少ないため、電気抵抗が小さい。したがって、ｎｍサイズのカーボンナノチューブを含有する貫通電極２１によれば、銅との対比において、電気抵抗が小さく、大きな電流を流しても、抵抗発熱量を低減することができる。カーボンナノチューブは、数ｎｍの直径であり、本発明では、これを、５００ｎｍ以下、好ましくは、２００ｎｍ〜３００ｎｍの長さに切断して用いる。

【0041】

貫通電極２１及び柱状ヒートシンク３は、カーボンナノチューブ自体によって構成してもよいし、カーボンナノチューブと、ナノコンポジット結晶構造の金属/合金成分を含む複合材料によって構成してもよい。ｎｍサイズのカーボンナノチューブ及びナノコンポジット結晶構造の金属/合金成分を含むナノコンポジット構造の貫通電極２１及び柱状ヒートシンク３は、大きさが、ナノレベルに制限された組織、結晶を含むから、その効果として、貫通電極２１及び柱状ヒートシンク３に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、等軸晶化を促進する働きがある。上述したナノコンポジット構造及びナノコンポジット結晶構造の有する特有の特性により、特に、半導体支持装置において、半導体回路の特性劣化が抑制される。また、基板１０に亀裂・クラックが入るのを抑制することもできる。

【0042】

貫通電極２１において、ナノコンポジット結晶構造の金属/合金成分としては、Ｂｉ、Ｉｎ、Ｓｎ及びＣｕを例示することができる。特に、Ｂｉを含有させると、Ｂｉの持つ凝固時の体積膨張特性により、ビア３０の内部で、空洞や空隙を生じることのない緻密な貫通電極２１を形成することができる。もっとも、Ｂｉ等を含有させると、電気抵抗が増大する傾向にあるので、要求される電気抵抗値を満たす限度で、Ｂｉを使用することが好ましい。

【0043】

柱状ヒートシンク３を構成するナノコンポジット結晶構造材料の具体例としては、限定するものではないが、Ａｌ、Ａｕ、Ｃｕ、Ａｇ、Ｓｎ等を例示することができる。もっとも、柱状ヒートシンク３は、熱抵抗ができるだけ小さいこと好ましいから、材料及び組成比等は、そのような視点から選定する必要がある。図示実施例では、柱状ヒートシンク３は、中身の詰まった柱状体であって、断面円形状であるが、角形状であってもよい。

【0044】

貫通電極２１及び柱状ヒートシンク３を形成する技術として、ビア３０の側面にメッキを施した上で、サーマルビア３０を形成するとすれば、連続しためっき膜を形成ためには、ビア３０の内壁面を、凹凸の極めて小さい平滑な面にしなければならず、ビア３０形成工程に長時間を費やさなければならなくなる。しかも、ビア３０のアスペクト比が高くなれば、めっきのための下地膜を連続する均質な膜として形成することが、極めて困難になる。

【0045】

これに対して、柱状ヒートシンク３を、基板１０に設けられたビア３０を鋳型とする鋳込み成形体として構成する本発明では、ビア３０の内壁面（側壁面）が凹凸面となっていても、柱状ヒートシンク３は、鋳込みの過程で、その凹凸面を倣うように充填されてゆく。したがって、巣、空隙、空洞のない緻密な構造を持ち、ビア３０の側壁面に密着した構造の柱状ヒートシンク３が得られる。よって、熱伝導性及び放熱特性に優れた柱状ヒートシンク３が実現される。

【0046】

しかも、ビア３０の内壁面の凹凸が一種のアンカー効果を生じるので、柱状ヒートシンク３がビア３０から浮き上がったり、あるは浮動したりすることなく、ビア３０の内部に確実に固定される。これは、裏返せば、従来技術との対比において、ビア３０の形成に当たって、その内壁面の平面度に気を使わずに済み、却って、ビア３０をある程度ラフに形成した方がよい結果を生むということでもある。

【0047】

また、上述したナノコンポジット結晶構造の有する特有の特性により、基板１０に形成された半導体回路の特性劣化が抑制される。また、基板１０に亀裂・クラックが入るのを抑制することもできる。

【0048】

貫通電極２１及び柱状ヒートシンク３を支持する基板１０は、セラミック等の無機基板、銅張り支持装置等に見られる有機基板又は半導体基板の少なくとも一種を含むことができる。用い得る半導体基板には、特に制限はない。Ｓｉ基板（シリコン基板）、ＳｉＣ基板 (シリコンカーバイド基板）、ＧａＮ基板(窒化ガリウム基板）、ＺｎＯ基板 (酸化亜鉛基板）等は勿論のこと、ＳＯＩ基板 (Ｓilicon on insulator)等を用いることができる。基板１０が導電性を有する場合、及び、基板１０が上述したような半導体基板でなる場合は、貫通電極２１及び柱状ヒートシンク３は、導電性の無機基板、導電性の有機基板及び半導体基板に対して、電気絶縁膜または電気絶縁層によって電気絶縁される。そのような絶縁構造は、貫通電極２１及び柱状ヒートシンク３の鋳型となるビア３０の内壁面を酸化又は窒化して得られた絶縁膜、または、ビア３０の内壁面に付着させた絶縁層によって実現することができる。上述した絶縁層は、ビア３０から微小間隔を隔ててその周りにリング状に設けてもよい。

【0049】

電子部品６は、例えば、半導体チップ等の能動素子、又は、コンデンサ、インダクタ等の受動部品もしくはそれらの複合素子である。電子部品６は、半導体素子と受動部品とを併せ持つものであってもよいし、メモリ素子、論理回路素子またはアナログ回路素子であってもよい。これらの素子の単層であってもよいし、積層されたものであってもよい。

【0050】

図に示す電子部品６は、取り付け面となる一面に、複数の電極６０１を有するフリップ・チップの形態を有し、基板１０の凹部１１内に配置され、電極６０１のそれぞれが、貫通電極２１の一端に接合されている。電極６０１と貫通電極２１との接合にあたっては、両者の接合界面に接合膜を介在させる。接合膜は、Ｓｎ、Ｉｎ、Ｂｉ、Ｇａ又はＳｂの群から選択された少なくても１種の低融点金属成分と、Ｃｒ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｎｉ、Ｎｉ−Ｐ合金、Ｎｉ−Ｂ合金の群から選択された少なくとも１種を含む高融点金属材料からなる。低融点金属は、電極６０１及び貫通電極２１と反応して、金属間化合物を形成して消費され、接合後は融点が大幅に上昇する。

【0051】

電子部品６は、基板１０の一面に形成された凹部１１の内部に収納されている。図１、図２の実施例では、電子部品６は、凹部１１に対して、微小なクリアランスを有して、嵌めこまれている。この構造によれば、基板１０に対する電子部品６の位置決め・配置を、容易、かつ、確実に実行することができる。

【0052】

次に、図３を参照して説明する。図３において、図１及び図２に現れた構成部分と対応する部分については、同一又は関連性ある参照符号を付してある。電子部品６は、ＴＳＶ技術を適用した３次元積層構造であって、例えば、ＬＳＩ等の論理素子６１と、ＤＲＡＭ等のメモリ素子６３とを、インターポーザ６２を介して積層し、接合した構造となっている。このような電子デバイスは、情報処理システムの基本要素として用いられる。より具体的には、例えば、モバイル、携帯電話機、デジタル家電、サーバ等における画像処理システムの構成要素として用いることができる。その他にも、イメージ・センサ・モジュールとしての適用例も考えられる。

【0053】

論理素子６１は、所謂ロジックＩＣであって、一面に設けた電極６１１を、基板１０に設けられた貫通電極２１の一端に接合してある。論理素子６１は、チップ状であって、その内部にＬＳＩなどの半導体論理回路を有しており、電極６１１は、この半導体論理回路に接続されている。論理素子６１は、内蔵された半導体論理回路を、ＴＳＶ技術の適用によって、電極６１１，６１２に導く３次元積層構造を採用することができる。

【0054】

インターポーザ６２は、間隔をおいて配置された複数の貫通電極６２１を有しており、貫通電極６２１の一端を、論理素子６１のもう一つの電極６１２に接続し、貫通電極６２１の他端をメモリ素子６３の電極６３１に接続してある。インターポーザ６２は、Ｓｉ基板１０、樹脂支持装置又はセラミック支持装置に、貫通電極２１と同様の組成、製造方法を適用し、貫通電極６２１を形成することによって得られる。

【0055】

メモリ素子６３は、内蔵されたメモリセルが電極６３１に接続されている。メモリ素子６３においても、論理素子６１と同様に、ＴＳＶ技術の適用によって、メモリセルを電極６３１に導く３次元配置を採用することができる。

【0056】

もっとも、電子部品６を構成する素子６１〜６３の積層数、種類、その電極配置等は、適用される電子部品６によって、さまざまに変化するもので、図３は、３次元積層構造の一例を概念的に示すものに過ぎない。

【0057】

図３に示す電子デバイスの場合も、基本的には、図１及び図２に示した電子デバイスと同様の作用効果を奏する。ただ、図３の電子デバイスでは、３次元積層構造を採ることにより、高密度化、高性能化、高速化、小型化、薄型化、軽量化が図られているから、動作によって発生する熱を、いかにして放熱するかが、更に重要な課題となる。

【0058】

その手段として、図３に示す実施例では、基板１０の厚み方向に柱状ヒートシンク３が設けられている。したがって、電子部品６の動作によって生じた熱を、柱状ヒートシンク３によって、基板１０の外部に放熱し、蓄熱による異常発熱を回避し、基板１０の貫通電極２１と論理素子６１の電極６１１との接合強度、電極６１２とインターポーザ６２の貫通電極６２１との接合強度、及び、貫通電極６２１とメモリ素子６３の電極６３１との接合強度を保存し、電気的接続の信頼性を維持することができる。また、発熱による論理素子６１及びメモリ素子６３の電気的特性の変動を回避することができる。

【0059】

基板１０は、一面に凹部１１を有しており、その内部に３次元積層構造を有する電子部品６が収納されている。柱状ヒートシンク３のそれぞれは、凹部１１の周囲において、凹部１１を取り囲むように配置され、基板１０の厚み方向に貫通し、互いに微小間隔を隔てて多数配置され、それぞれの一端が、放熱層５１に共通に接続されている。したがって、凹部１１の内部に収納された電子部品６を、その全周から、柱状ヒートシンク３によって立体的に取り囲む放熱路が形成され、それを放熱層５１に伝達することになるから、電子部品６に発生した熱を、３次元的に集熱し、効率よく放熱することができる。論理素子６１及びメモリ素子６３の動作によって生じた熱を、柱状ヒートシンク３によって、基板１０の外部に効率よく放熱し、異常発熱を回避することができる。

【0060】

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種種の変形態様を採り得ることは自明である。

【符号の説明】

【0061】

１０ 基板
２１ 貫通電極
３ 柱状ヒートシンク
６ 電子部品

【図1】

【図2】

【図3】