特許 5710904 Ｘ線検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5710904

(24)【登録日】2015年3月13日

(45)【発行日】2015年4月30日

(54)【発明の名称】Ｘ線検出器

(51)【国際特許分類】

   H01L 27/146 20060101AFI20150409BHJP

   G01T 1/20 20060101ALI20150409BHJP

   H01L 27/144 20060101ALI20150409BHJP

   G01T 1/24 20060101ALI20150409BHJP

【ＦＩ】

   H01L27/14 C

   G01T1/20 E

   G01T1/20 G

   H01L27/14 K

   G01T1/24

【請求項の数】9

【全頁数】12

(21)【出願番号】特願2010-163256(P2010-163256)

(22)【出願日】2010年7月20日

(65)【公開番号】特開2011-129868(P2011-129868A)

(43)【公開日】2011年6月30日

【審査請求日】2013年6月26日

(31)【優先権主張番号】10-2009-0127307

(32)【優先日】2009年12月18日

(33)【優先権主張国】KR

(73)【特許権者】

【識別番号】512187343

【氏名又は名称】三星ディスプレイ株式會社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．

(74)【代理人】

【識別番号】110000981

【氏名又は名称】アイ・ピー・ディー国際特許業務法人

(72)【発明者】

【氏名】鄭 寛旭

(72)【発明者】

【氏名】金 東赫

【審査官】 溝本 安展

(56)【参考文献】

【文献】 特開２００９−２９５９０８（ＪＰ，Ａ）

【文献】 特開２００９−２６７３２６（ＪＰ，Ａ）

【文献】 特開２００５−１１６５４３（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２７／１４６

Ｇ０１Ｔ １／２０

Ｇ０１Ｔ １／２４

Ｈ０１Ｌ ２７／１４４

(57)【特許請求の範囲】

【請求項1】

第１基板；
前記第１基板上に形成されるゲート電極；
前記ゲート電極を覆うように前記ゲート電極及び前記第１基板上に形成されるゲート絶縁膜；
前記ゲート絶縁膜の一部分に積層されて形成される半導体層；
前記半導体層の第１部分を覆うソース電極を含むデータ線；
前記ソース電極に対向するドレイン電極を含み、前記半導体層の前記第１部分と異なる第２部分及び前記ゲート絶縁膜の上部に前記ドレイン電極から延びて形成される第１下部電極；
前記ドレイン電極の上部に前記ドレイン電極に隣接して形成される保護層；
前記保護層及び前記保護層が形成されない前記第１下部電極の上部に形成される第２下部電極；
前記第２下部電極の上部に形成されるダイオード用半導体層；及び
前記ダイオード用半導体層の上部に形成される上部電極を含み、
前記保護層は、前記第２下部電極の下部に前記第２下部電極に隣接して形成され、
前記第２下部電極は、前記ゲート電極と重畳しないように形成されるＸ線検出器。

【請求項2】

前記保護層は、
前記ドレイン電極、及び前記ドレイン電極と接続する第１下部電極の一部分の上部に形成される、請求項１に記載のＸ線検出器。

【請求項3】

前記上部電極の上部に形成される保護膜をさらに含む、請求項１に記載のＸ線検出器。

【請求項4】

外部から入射するＸ線を可視光線に変換するシンチレータ層をさらに含む、請求項３に記載のＸ線検出器。

【請求項5】

第１基板；
前記第１基板上に形成されるゲート電極；
前記ゲート電極を覆うように前記ゲート電極及び前記第１基板上に形成されるゲート絶縁膜；
前記ゲート絶縁膜の一部分に積層されて形成される半導体層；
前記半導体層の第１部分を覆うソース電極を含むデータ線；
前記ソース電極に対向するドレイン電極を含み、前記半導体層の前記第１部分と異なる第２部分及び前記ゲート絶縁膜の上部に前記ドレイン電極から延びて形成される第１下部電極；
前記ドレイン電極の上部に前記ドレイン電極に隣接して形成される保護層；
前記保護層及び前記保護層が形成されない前記第１下部電極の上部に形成される第２下部電極；
前記第２下部電極の上部に形成されるダイオード用半導体層；及び
前記ダイオード用半導体層の上部に形成される上部電極を含み、
前記保護層は、前記第２下部電極の下部に前記第２下部電極に隣接して形成され、
前記第２下部電極は前記ゲート電極と重畳して形成される、Ｘ線検出器。

【請求項6】

第１下部電極及び前記ダイオード用半導体層は前記ゲート電極と重畳して形成される、請求項５に記載のＸ線検出器。

【請求項7】

前記保護層は、
前記ドレイン電極、及び前記ドレイン電極と接続する第１下部電極の一部分の上部に形成される、請求項５に記載のＸ線検出器。

【請求項8】

前記上部電極の上部に形成される保護膜をさらに含む、請求項５に記載のＸ線検出器。

【請求項9】

外部から入射するＸ線を可視光線に変換するシンチレータ層をさらに含む、請求項５に記載のＸ線検出器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ｘ線検出器に関し、より詳しくは、薄膜トランジスタ及びピン（ＰＩＮ）ダイオードを含むＸ線検出器に関する。

【背景技術】

【0002】

近来、高付加価値産業として大きく注目されている医療産業用の放射線透過写真装置が脚光を浴びている。

【0003】

Ｘ線検出器の動作を見れば、まず、Ｘ線ソース（ｓｏｕｒｃｅ）でＸ線（Ｘ-ｒａｙ）を放出させる。放出されるＸ線が被写体を通過すると、Ｘ線検出器の内部に備わるシンチレータ（ｓｃｉｎｔｉｌｌａｔｏｒ）は、被写体の密度により通過したＸ線光を可視光線に変換させる。そして、内部的に備わる光センサ（ｐｈｏｔｏ ｓｅｎｓｏｒ）は、変換された可視光線の伝送を受け、それによって発生する電荷量を感知する。感知された電荷量はデジタル信号に変換されてデジタルイメージに表現される。

【0004】

Ｘ線検出器の性能を表わす主な指標は、量子検出効率（ＤＱＥ：Ｄｅｔｅｃｔｉｖｅ Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）といえる。同一の撮影条件下でどれくらい量子検出を細密に行うことができるかによってＸ線検出器の性能を判断する。

【発明の概要】

【発明が解決しようとする課題】

【0005】

量子検出効率（ＤＱＥ）は、Ｘ線検出器のモデルまたは仕様によって変わり、特にＸ線検出器のパネル上に備わる光センサの性能に依存する。

【0006】

Ｘ線検出器の性能向上のためには量子検出効率を上げなければならず、量子検出の効率を上げるためには光センサの性能を向上させなければならない。

【0007】

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、高い量子検出効率を有することが可能な、新規かつ改良されたＸ線検出器を提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明のある観点によれば、第１基板と、前記第１基板上に形成されるゲート電極と、前記ゲート電極を覆うように前記ゲート及び前記第１基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の一部分に積層されて形成される半導体層と、前記半導体層の第１部分を覆うソース電極を含むデータ線と、前記ソース電極に対向するドレイン電極を含み、前記半導体層の前記第１部分と異なる第２部分及び前記ゲート絶縁膜の上部に前記ドレイン電極から延びて形成される第１下部電極と、前記第１下部電極の一部分の上部に形成される保護層と、前記保護層及び前記保護層が形成されない前記第１下部電極の上部に形成される第２下部電極と、前記第２下部電極が上部に形成されるダイオード用半導体層と、及び前記ダイオード用半導体層の上部に形成される上部電極を含み、前記第２下部電極は、前記ゲート電極と重畳しないように形成されるＸ線検出器が提供される。

【0009】

また、前記保護層は、前記ドレイン電極及び前記ドレイン電極と接続する第１下部電極の一部分の上部に形成されてもよい。

【0010】

また、前記保護層は、前記ゲート電極と積層されるように、前記第２下部電極の上部に形成されてもよい。

【0011】

また、前記上部電極の上部に形成される保護膜をさらに含んでもよい。

【0012】

また、前記Ｘ線検出器は、外部から入射するＸ線を可視光線に変換するシンチレータ層をさらに含んでもよい。

【0013】

また、上記課題を解決するために、本発明の別の観点によれば、第１基板と、前記第１基板上に形成されるゲート電極と、前記ゲート電極を覆うように前記ゲート及び前記第１基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の一部分に積層されて形成される半導体層と、前記半導体層の第１部分を覆うソース電極を含むデータ線と、前記ソース電極に対向するドレイン電極を含み、前記半導体層の前記第１部分と異なる第２部分及び前記ゲート絶縁膜の上部に前記ドレイン電極から延びて形成される第１下部電極と、前記第１下部電極の一部分の上部に形成される保護層と、前記保護層及び前記保護層が形成されない前記第１下部電極の上部に形成される第２下部電極と、前記第２下部電極が上部に形成されるダイオード用半導体層と、及び前記ダイオード用半導体層の上部に形成される上部電極を含み、前記第２下部電極は前記ゲート電極と重畳して形成されるＸ線検出器が提供される。

【0014】

また、第１下部電極及び前記ダイオード用半導体層は、前記ゲート電極と重畳して形成されてもよい。

【0015】

また、前記保護層は、前記ドレイン電極及び前記ドレイン電極と接続する第１下部電極の一部分の上部に形成されてもよい。

【0016】

また、前記保護層は、前記ゲート電極と重畳して積層されるように、前記第２下部電極の上部に形成されてもよい。

【0017】

また、前記Ｘ線検出器は、前記上部電極の上部に形成される保護膜をさらに含んでもよい。

【0018】

また、前記Ｘ線検出器は、外部から入射するＸ線を可視光線に変換するシンチレータ層をさらに含む。

【発明の効果】

【0019】

以上説明したように本発明によれば、Ｘ線検出器は、Ｘ線検出器の量子検出効率を上げることができる。

【図面の簡単な説明】

【0020】

【図1】本発明の一実施形態によるＸ線検出器の構造を示すブロックダイアグラムである。

【図2】図１の検出単位素子３１の等価回路図である。

【図3】図２の検出単位素子３１の配置図である。

【図4】本発明の一実施形態による図３の３１０領域の配置構造を詳細に示す図面である。

【図5】図４のＡ−Ｂ線に沿った断面図である。

【図6】本発明の他の実施形態による図３の３１０領域の配置構造を詳細に示す図面である。

【図7】図６のＡ−Ｂ線に沿った断面図である。

【発明を実施するための形態】

【0021】

以下、添付した図面を参照して、本発明の実施形態について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は、種々の相異な形態に実現でき、ここで説明する実施形態に限られない。

【0022】

また、種々の実施形態において、同一の構成を有する構成要素に対しては同一の符号を付けて代表的に第１実施形態で説明し、その他の実施形態では第１実施形態とは異なる構成についてのみ説明する。

【0023】

本発明を明確に説明するために、説明上不必要な部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同一の参照符号を付ける。

【0024】

明細書の全体において、ある部分が他の部分と“接続”されているという時、これは“直接的に接続”されている場合だけでなく、その中間に他の素子を介在して“電気的に接続”されている場合も含む。また、ある部分がある構成要素を“含む”という時、これは特に反対となる記載がない限り、他の構成要素を除くことではなく、他の構成要素をさらに含むことができることを意味する。

【0025】

図１は、本発明の一実施形態によるＸ線検出器の構造を示すブロックダイアグラムである。

【0026】

図１を参照すれば、本発明の一実施形態によるＸ線検出器１００は、Ｘ線検出パネル３０、ゲート駆動部４０、受信信号検出部５０、及びバイアス電源供給部６０を含む。

【0027】

Ｘ線検出パネル３０は、複数の信号線Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ、Ｂ１〜Ｂｍと、これに接続され、ほぼ行列状に配列された複数の検出単位素子（例えば、３１）とを含む。

【0028】

各検出単位素子３１は、一つの薄膜トランジスタ及び一つの光センサを含む。ここで、光センサとしては、ピンダイオード（ＰＩＮ ｄｉｏｄｅ）が用いられることができる。以下、光センサとしてピンダイオードが用いられることを例に挙げて説明する。検出単位素子３１は、以下で図２〜図７を参照して詳細に説明する。

【0029】

信号線Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ、Ｂ１〜Ｂｍは、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線Ｇ１〜Ｇｎ、ピンダイオードで検出した信号を受信信号検出部５０に伝達する複数のデータ線Ｄ１〜Ｄｍ、及びそれぞれのピンダイオードにバイアス電圧を印加するバイアス線Ｂ１〜Ｂｍを含む。ゲート線Ｇ１〜Ｇｎはほぼ行方向に延び、互いにほぼ平行し、データ線Ｄ１〜Ｄｍ及びバイアス線Ｂ１〜Ｂｍはほぼ列方向に延び、互いにほぼ平行する。

【0030】

ゲート駆動部４０は、Ｘ線検出パネル３０のゲート線Ｇ１〜Ｇｎと接続される。そして、検出単位素子３１の内部に備わる薄膜トランジスタのゲートにゲート信号を印加する。ゲート信号は、上記薄膜トランジスタのターンオンまたはターンオフを制御するための信号であって、ゲート線Ｇ１〜Ｇｎを通じて伝送される。ゲート信号としては、薄膜トランジスタをターンオンさせるためのゲートオン電圧Ｖｏｎ信号と、薄膜トランジスタをターンオフさせるためのゲートオフ電圧Ｖｏｆｆ信号とがある。ゲート駆動部４０は、複数のゲート線Ｇ１〜Ｇｎのそれぞれにゲートオン電圧Ｖｏｎ信号を順次に印加し、ゲートオン電圧Ｖｏｎが印加されない時間にはゲートオフ電圧Ｖｏｆｆ信号を印加する。

【0031】

受信信号検出部５０は、Ｘ線検出パネル３０のデータ線Ｄ１〜Ｄｍに接続されており、ピンダイオードで検出された信号を受信する役割を果たす。受信信号検出部５０は、ＯＰアンプ（図示せず）と接続して、ゲートオン時間にピンダイオードで検出された信号が保存されるキャパシタ（図示せず）を含む。そして、これをシフトレジスタ（図示せず）に伝送して少なくとも一つのゲートオン時間の間に保存し、ＡＤコンバータ（図示せず）に伝送する。ＡＤコンバータ（図示せず）に伝送された信号はデジタル信号に変更されて出力される。最終的に出力されたデジタル信号は、デジタル化面にディスプレイされる。

【0032】

バイアス電源供給部６０は、Ｘ線検出パネル３０のバイアス線Ｂ１〜Ｂｍに接続されており、ピンダイオードにバイアス電圧を印加する役割を果たす。バイアス電圧が印加されるピンダイオードは、照射されたＸ線に対応する、つまり、Ｘ線がシンチレータを通じて変換された可視光線を感知し、感知された可視光線に対応する電流を発生させることができる。そして、バイアス電圧が印加されない場合には、ピンダイオードは可視光線が入射しても電流を発生させないため、光センサとしての役割を果たさない。

【0033】

このような駆動装置４０、５０、６０それぞれは、少なくとも一つの集積回路チップの形態でＸ線検出パネル３０の上に集積装着することができる。または、フレキシブル印刷回路膜（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｆｉｌｍ）（図示せず）の上に装着して、ＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態でＸ線検出パネル３０に付着するか、または別途の印刷回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）（図示せず）の上に装着することもできる。

【0034】

これとは異なって、これらゲート駆動部４０、受信信号検出部５０、及びバイアス電源供給部６０が、信号線Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ、Ｂ１〜Ｂｍ及び薄膜トランジスタＱと共にＸ線検出パネル３０に集積されることも可能である。また、駆動装置４０、５０、６０は単一チップで集積でき、この場合、これらの少なくとも一つまたはこれらを構成する少なくとも一つの回路素子が単一チップの外側にあることもできる。

【0035】

図２は、図１の検出単位素子３１の等価回路図である。

【0036】

図２を参照すれば、検出単位素子３１は、一つの薄膜トランジスタＱｓ及び一つの光センサ２０１を含む。図２では、光センサ２０１としてピンダイオードＤｓが用いられることを例に挙げて示した。

【0037】

ピンダイオードＤｓは光を感知する光センサの役割を果たす。薄膜トランジスタＱｓ及びピンダイオードＤｓの上部にはシンチレータ（後述する図５の２３０）が位置している。シンチレータ２３０は、放射線と衝突して発光する物質からなり、Ｘ線が入射する場合、これを可視光線領域の光に変換して放出する。放出した可視光線は、光センサのピンダイオードＤｓを通じて感知される。

【0038】

薄膜トランジスタＱｓは、ゲート信号Ｇｉに応答して、ピンダイオードＤｓで感知されて出力される光信号をデータ線Ｄｊを通じて受信信号検出部５０に伝送する。

【0039】

図３は、図２の検出単位素子３１の配置図である。

【0040】

図３を参照すれば、本発明の一実施形態によるＸ線検出器の内に備わる一つの検出単位素子３１は、データ線１７１、バイアス線１９８、及びゲート線１２１と接続されている。

【0041】

データ線１７１はデータ信号Ｄｊを伝達し、一方向（以下、Ｙ軸方向）に延びている。

【0042】

バイアス線１９８はバイアス電圧Ｂｊを伝達し、Ｙ軸方向に延びている。バイアス線１９８にはコンタクトホール１８１が形成されており、コンタクトホール１８１によってバイアス線１９８とピンダイオードＤｓとが接続する。

【0043】

ゲート線１２１はゲート信号Ｇｉを伝達し、データ線１７１またはバイアス線１９８に対して垂直方向（以下、Ｘ軸方向）に延びている。ゲート線１２１はコンタクトホール（図示せず）によってゲート電極１２４と接触する。

【0044】

以下、図４〜図７を参照して、図３の領域３１０の配置構造及び断面構造を詳細に説明する。

【0045】

図４は、本発明の一実施形態による図３の領域３１０の配置構造を詳細に示す図面である。

【0046】

図５は、図４のＡ−Ｂ線に沿った断面図である。

【0047】

図４及び図５を参照すれば、透明なガラスまたはプラスチックなどからなる下部基板１１０の上部にゲート線１２１が形成され、ゲート線１２１はゲート電極１２４と接続される。

【0048】

ゲート絶縁膜１４０は、ゲート線１２１及びゲート電極１２４の上部に形成される。ゲート絶縁膜１４０は、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの絶縁性物質からなる。

【0049】

ゲート絶縁膜１４０は、ゲート線１２１の上に窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などの物質で形成される。

【0050】

半導体層１５４は、ゲート絶縁膜１４０の上に水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）または多結晶シリコン（ｐｏｌｙ ｓｉｌｉｃｏｎ）などの物質で形成される。半導体層１５４は、ゲート電極１２４の上、ゲート絶縁膜１４０の一部領域の上に、図示のように形成される。半導体層１５４は、ゲート電極１２４の両端を覆う大きさで形成することが好ましい。

【0051】

オーミックコンタクト部材１６３は半導体層１５４の上に形成される。オーミックコンタクト部材１６３は、リン（Ｐ）などのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質、またはシリサイド（ｓｉｌｉｃｉｄｅ）で作ることができる。オーミックコンタクト部材１６３は、その下の半導体層１５４と、その上のドレイン電極１７５との間に存在し、これらの間の接触抵抗を低くする。

【0052】

ソース電極１７３は、図５で左側に形成されたオーミックコンタクト部材１６３及びゲート絶縁膜１４０の上に形成される。ソース電極１７３はデータ線１７１と接続されている。

【0053】

ドレイン電極１７５は、データ線１７１と分離されており、ゲート電極１２４を中心にソース電極１７３と対向して配置される。ドレイン電極１７５は、右側に形成されたオーミックコンタクト部材１６３及びゲート絶縁膜１４０の上部に形成される。

【0054】

そして、ドレイン電極１７５を含み、ドレイン電極１７５に延びて第１下部電極１７７が形成される。ドレイン電極１７５を含む第１下部電極１７７は、薄膜トランジスタＱｓを形成する半導体層１５４の一部領域、ピンダイオードが配置される領域５１０にかけて形成される。つまり、ドレイン電極１７５を延長してピンダイオードＤｓの第１下部電極１７７を形成することである。

【0055】

保護層（ｐａｓｓｉｖａｓｉｏｎ ｌａｙｅｒ）１７９は、ドレイン電極１７５を含む第１下部電極１７７の一部分の上部に形成される。つまり、図５に示したように、保護層１７９はドレイン電極１７５を含み、第１下部電極１７７の一部分を覆うように形成される。

【0056】

第２下部電極１８２は、保護層１７９、及び保護層１７９が形成されていない第１下部電極１７７の上部に形成される。

【0057】

第１下部電極１７７及び第２下部電極１８２は、全てピンダイオードＤｓの下部電極（正確には、カソード電極）を形成する。

【0058】

一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体層１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｑｓを構成し、薄膜トランジスタのチャネルは、ソース電極１７３とドレイン電極１７５との間の半導体層１５４に形成される。

【0059】

ダイオード用半導体層２５０は、ピンダイオードの第２下部電極１８２の上部に形成される。ダイオード用半導体層２５０は、Ｎ型半導体２５１、真性半導体２５２、及びＰ型半導体２５３が順次に積層されて形成される。

【0060】

ピンダイオードＤｓの上部電極１９１は、ダイオード用半導体層２５０の上部に形成され、ＩＴＯまたはＩＺＯなどの透明な導電物質で形成される。上部電極１９１は、第１下部電極１７７、第２下部電極１８２、及びダイオード用半導体層２５０に対応する領域に形成されている。

【0061】

保護膜１８０は、データ線１７１と接続するドレイン電極１７５、露出した半導体層１５４、及びピンダイオードの上部電極１９１の上に形成される。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物や有機絶縁物で形成することができ、無機絶縁物または有機絶縁物それぞれが積層されて作られた二重膜構造を有することも可能である。保護膜１８０の上には上部電極１９１をそれぞれ露出するコンタクトホール１８１が形成される。また、保護膜１８０の上部にはバイアス線１９８（図３参照）が形成される。

【0062】

シンチレータ２３０は保護膜１８０の上部に形成される。シンチレータ２３０は放射線と衝突して発光する物質で形成され、Ｘ線が入射する場合、これを可視光線領域（特に緑色波長）の光に変えて放出する。放出した光はピンダイオードＤｓに入射して電流を発生させる。

【0063】

上部基板２１０はシンチレータ２３０の上部に形成される。上部基板２１０はシンチレータ２３０の下部構造を保護するために形成される。

【0064】

従来に公開されたＸ線検出器の構造では、ピンダイオードの境界領域（例えば、５０１部分）上に電子トラップ（ｅｌｅｃｔｒｏｎ ｔｒａｐ）現象が生じて、ノイズ（ｎｏｉｓｅ）が発生し、ピンダイオードの光感知効率は低下した。これによって、量子検出効率（ＤＱＥ）が減少した。

【0065】

本発明の一実施形態によるＸ線検出器は、上述のように保護層１７９を具備することによって、電子トラップ現状の発生を除去することができる。これによって、ピンダイオードの光感知効率が上がり、さらにＸ線検出器の量子検出効率（ＤＱＥ）も上げることができる。

【0066】

また、本発明の一実施形態によるＸ線検出器では、第２下部電極１８２がゲート電極１２４に近接して形成される。ゲート電極１２４と第２下部電極１８２とは重畳せず、Ｘ線検出器内でピンダイオードが配置される面積を最大化させる形状に形成される。したがって、高いフィルファクタ（ｆｉｌｌ−ｆａｃｔｏｒ）を実現することができる。フィルファクタが大きいほど、ピンダイオードの光感知効率が上がるので、Ｘ線検出器の量子検出効率（ＤＱＥ）を上げることができる。

【0067】

本発明の他の実施形態は、上述した実施形態とは異なる形状として、ゲート電極と第２下部電極とが一部重畳するＸ線検出器である。

【0068】

図６は、本発明の他の実施形態による図３の３１０領域の配置構造を詳細に示す図面である。

【0069】

図７は、図６のＡ−Ｂ線に沿った断面図である。

【0070】

図６を参照すれば、第２下部電極６８１、ダイオード用半導体層６５０、及び上部電極６９１が、図４に比べて６０１領域ほど拡張されて形成される。

【0071】

また、図７を参照すれば、第２下部電極６８１、ダイオード用半導体層６５０、及び上部電極６９１が、図５に比べて斜線領域７０１ほど拡張されて形成される。

【0072】

つまり、ゲート電極１２４と第２下部電極６８１、ダイオード用半導体層６５０と上部電極６９１が重畳して形成される。

【0073】

このように、本発明の実施形態によるＸ線検出器は、Ｘ線検出器内で光センサとして利用されるピンダイオードの配置面積を最大化することができる。そして、ピンダイオードの形成において、保護層を形成し、その上部に第２下部電極を形成することにより、ピンダイオードの漏洩電流量を減少させることができる。これによって、Ｘ線検出器の量子検出効率を上げることができる。

【0074】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

【符号の説明】

【0075】

３０ Ｘ線検出パネル
４０ ゲート駆動部
５０ 受信信号検出部
６０ バイアス電源供給部
１００ Ｘ線検出器
１２１ ゲート線
１２４ ゲート電極
１４０ ゲート絶縁膜
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ 第１下部電極
１７９ 保護層
１８０ 保護膜
１８２ 第２下部電極
２３０ シンチレータ
２５０ ダイオード用半導体層
２５１ Ｎ型半導体
２５２ 真性半導体
２５３ Ｐ型半導体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】