特許 5712608 ＰＷＭインバータのデッドタイム補償装置および補償方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5712608

(24)【登録日】2015年3月20日

(45)【発行日】2015年5月7日

(54)【発明の名称】ＰＷＭインバータのデッドタイム補償装置および補償方法

(51)【国際特許分類】

   H02M 7/537 20060101AFI20150416BHJP

   H02M 7/48 20070101ALI20150416BHJP

【ＦＩ】

   H02M7/537 C

   H02M7/48 F

【請求項の数】4

【全頁数】10

(21)【出願番号】特願2010-286893(P2010-286893)

(22)【出願日】2010年12月24日

(65)【公開番号】特開2012-135160(P2012-135160A)

(43)【公開日】2012年7月12日

【審査請求日】2013年12月4日

(73)【特許権者】

【識別番号】000006105

【氏名又は名称】株式会社明電舎

(74)【代理人】

【識別番号】100086232

【弁理士】

【氏名又は名称】小林 博通

(74)【代理人】

【識別番号】100104938

【弁理士】

【氏名又は名称】鵜澤 英久

(74)【代理人】

【識別番号】100096459

【弁理士】

【氏名又は名称】橋本 剛

(72)【発明者】

【氏名】濱田 鎮教

(72)【発明者】

【氏名】高橋 利道

【審査官】 下原 浩嗣

(56)【参考文献】

【文献】 特開２０１０−０１７０５８（ＪＰ，Ａ）

【文献】 特開２００３−１８００８３（ＪＰ，Ａ）

【文献】 特開昭５７−１８０３７７（ＪＰ，Ａ）

【文献】 特開２００５−２２４０９３（ＪＰ，Ａ）

【文献】 特開２００１−１４５３６８（ＪＰ，Ａ）

【文献】 特開２００６−０４２４８６（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｍ ７／５３７

Ｈ０２Ｍ ７／４８

(57)【特許請求の範囲】

【請求項1】

速度指令に基づいた電圧指令値に、デッドタイム補償値を重畳してインバータのＰＷＭ電圧指令とし、前記インバータの出力電流が零クロス点を通過する時点に同期して前記デッドタイム補償値の電圧極性を正負に切り替えるＰＷＭインバータのデッドタイム補償装置であって、
前記電圧指令値が前記インバータの電圧飽和状態または電圧非飽和状態に移行する際に、前記デッドタイム補償値を過渡的に変化させるデッドタイム調節手段を備えたことを特徴とするＰＷＭインバータのデッドタイム補償装置。

【請求項2】

前記デッドタイム調節手段は、
電圧制御周期ごとに電圧飽和時誤差ｓａｔ＿ｅｒｒ＿ｕの正負符号から電圧飽和状態の有無を判別し、この電圧飽和状態が変化した時を零として飽和状態移行時間ｔ＿ｓａｔ＿ｕを計測する電圧飽和判別部と、
電圧飽和状態の判別フラグｓａｔ＿ｃｈｋ＿ｕと飽和状態移行時間ｔ＿ｓａｔ＿ｕから電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する時点を求め、これらの時点から過渡的に減衰または増幅したデッドタイム補償ゲインｇａｉｎ＿ｕを求めるデッドタイム補償ゲイン制御部と、
前記デッドタイム補償値に前記デッドタイム補償ゲインｇａｉｎ＿ｕを乗じて、電圧飽和状態または電圧非飽和状態に移行する時点のデッドタイム補償値を求める乗算部と、
を備えたことを特徴とする請求項１に記載のＰＷＭインバータのデッドタイム補償装置。

【請求項3】

前記デッドタイム補償ゲインを過渡的に減衰または増幅する時定数は、ＰＷＭインバータのキャリア周波数Ｆｃおよびインバータの最大周波数Ｆｍａｘを基に設定する手段を備えたことを特徴とする請求項２に記載のＰＷＭインバータのデッドタイム補償装置。

【請求項4】

速度指令に基づいた電圧指令値に、デッドタイム補償値を重畳してインバータのＰＷＭ電圧指令とし、前記インバータの出力電流が零クロス点を通過する時点に同期して前記デッドタイム補償値の電圧極性を正負に切り替えるＰＷＭインバータのデッドタイム補償方法であって、
デッドタイム調節手段は、前記電圧指令値が前記インバータの電圧飽和状態または電圧非飽和状態に移行する際に、前記デッドタイム補償値を過渡的に変化させることを特徴とするＰＷＭインバータのデッドタイム補償方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＰＷＭ制御するインバータのデッドタイム補償装置および補償方法に係り、特に電圧飽和時のデッドタイム補償に関する。

【背景技術】

【0002】

図４はデッドタイム補償を付加したＰＷＭインバータのブロック構成を示す。同図では例としてＰＷＭインバータＩＮＶに電動機負荷Ｍを接続した場合を例に挙げる。まず、電圧制御器（ＡＶＲ）１０は速度指令Ｎｃｍｄに基づいた三相電圧指令Ｖｃｍｄ＿ｕ、Ｖｃｍｄ＿ｖ、Ｖ＿ｃｍｄ＿ｗを生成する。この三相電圧指令Ｖｃｍｄ＿ｕ、Ｖｃｍｄ＿ｖ、Ｖ＿ｃｍｄ＿ｗは、デッドタイム補償指令Ｖｄｔｃ＿ｕ、Ｖｄｔｃ＿ｖ、Ｖｄｔｃ＿ｗと重畳され、ＰＷＭ変換部２０の最終電圧指令Ｖｃｍｄ＿ｕ’、Ｖｃｍｄ＿ｖ’、Ｖｃｍｄ＿ｗ’となる。ＰＷＭ変換部２０は最終電圧指令からデッドタイムを有したＰＷＭゲート指令ｇａｔｅ＿ｕ、ｇａｔｅ＿ｖ、ｇａｔｅ＿ｗを生成し、このＰＷＭゲート指令に従った三相電圧出力をＰＷＭインバータ３０に得て電動機負荷Ｍを駆動する。ＰＷＭインバータ３０と電動機負荷Ｍとの間に流れる電流をＩｄｅｔ＿ｕ、Ｉｄｅｔ＿ｖ、Ｉｄｅｔ＿ｗとする。

【0003】

デッドタイム補償器（Ｄｅａｄ Ｔｉｍｅ Ｃｏｍｐｅｎｓａｔｉｏｎ）４０はＰＷＭインバータ３０の電流検出値と速度指令値からデッドタイム補償指令を生成する。このデッドタイム補償指令は、ＰＷＭインバータ３０の主回路を構成する上下アーム（半導体スイッチング素子）の同時オン期間の発生によるその短絡を防止するため、上アームの電圧指令にデッドタイム補償指令Ｖｄｔｃ＿ｕ、Ｖｄｔｃ＿ｖ、Ｖｄｔｃ＿ｗを重畳し、これにより上アームのオフ後に下アームがオンし、かつ下アームのオフ後に上アームをオンさせる。

【0004】

ここで、デッドタイム補償指令の重畳は、ＰＷＭ電圧指令と出力電圧との間に誤差電圧が発生することになる。この誤差電圧を補償するため、図５の（ｂ）に示すように、デッドタイム補償値（電圧）の極性を、インバータ３０の出力電流が零クロス点を通過する時点に同期して正負に切り替える方法が一般に行われる（例えば、特許文献１、特許文献２参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１−１４５３６８号公報

【特許文献2】特開２００６−４２４８６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

デッドタイム補償には、特許文献１を初めとして、各種の手法が提案されている。しかし、電圧指令値に補償値を重畳してデッドタイムを補償しているため、デッドタイム補償により電圧飽和が発生しやすい。この電圧飽和した時のデッドタイム補償については、従来の特許文献等には記述が無いが、このデッドタイム補償による電圧飽和の発生は以下の不都合を招く。

【0007】

電圧飽和は、図５の（ａ）に示すように、電圧指令値の最大値および最小値がインバータ（電力変換器）出力の最大値、最小値を超えることである。インバータが電圧飽和すると電圧ベクトルが切り替わるタイミングで電流リプルが発生する。一般にデッドタイムによる電流ひずみよりも電圧飽和で発生する電流リプルのほうが大きい。また、電圧飽和しているため、制御の自由度が制限される。よって、所望の電圧応答を得ることが出来ない。さらに、電流を制御する場合、所望の電圧応答が得られないため、所望の電流応答も得ることが出来ない。

【0008】

そこで、電圧飽和時にデッドタイム補償値を削ることを検討する。電圧飽和時にデッドタイム補償電圧を削れば、出力電圧量がその分小さくなるため、電圧指令値を電圧飽和領域から離すことは可能である。しかし、デッドタイム補償電圧をステップ状に削ると電圧指令が急変する場合もあるため、逆に電流リプルが増大する可能性がある。

【0009】

また、電圧飽和が発生したときにデッドタイム補償電圧を削ることで、電圧飽和状態から抜けて電圧非飽和状態に移行した場合、ステップ状にデッドタイム補償電圧を重畳すると電圧指令が急変し、この場合も電流リプルが増大する。

【0010】

本発明の目的は、デッドタイム補償による電圧飽和の発生を削減し、しかもデッドタイム補償によって発生する電流リプルなどを抑制したＰＷＭインバータのデッドタイム補償装置および補償方法を提供することにある。

【課題を解決するための手段】

【0011】

本発明は、前記の課題を解決するため、電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する際に、デッドタイム補償値を過渡的に（徐々に）変化させるようにしたもので、以下の補償装置および補償方法を特徴とする。

【0012】

（１）速度指令に基づいた電圧指令値に、デッドタイム補償値を重畳してインバータのＰＷＭ電圧指令とし、前記インバータの出力電流が零クロス点を通過する時点に同期して前記デッドタイム補償値の電圧極性を正負に切り替えるＰＷＭインバータのデッドタイム補償装置であって、
前記電圧指令値が前記インバータの電圧飽和状態または電圧非飽和状態に移行する際に、前記デッドタイム補償値を過渡的に変化させるデッドタイム調節手段を備えたことを特徴とする。

【0013】

（２）前記デッドタイム調節手段は、
電圧制御周期ごとに電圧飽和時誤差ｓａｔ＿ｅｒｒ＿ｕの正負符号から電圧飽和状態の有無を判別し、この電圧飽和状態が変化した時を零として飽和状態移行時間ｔ＿ｓａｔ＿ｕを計測する電圧飽和判別部と、
電圧飽和状態の判別フラグｓａｔ＿ｃｈｋ＿ｕと飽和状態移行時間ｔ＿ｓａｔ＿ｕから電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する時点を求め、これらの時点から過渡的に減衰または増幅したデッドタイム補償ゲインｇａｉｎ＿ｕを求めるデッドタイム補償ゲイン制御部と、
前記デッドタイム補償値に前記デッドタイム補償ゲインｇａｉｎ＿ｕを乗じて、電圧飽和状態または電圧非飽和状態に移行する時点のデッドタイム補償値を求める乗算部と、
を備えたことを特徴とする。

【0014】

（３）前記デッドタイム補償ゲインを過渡的に減衰または増幅する時定数は、ＰＷＭインバータのキャリア周波数Ｆｃおよびインバータの最大周波数Ｆｍａｘを基に設定する手段を備えたことを特徴とする。

【0015】

（４）速度指令に基づいた電圧指令値に、デッドタイム補償値を重畳してインバータのＰＷＭ電圧指令とし、前記インバータの出力電流が零クロス点を通過する時点に同期して前記デッドタイム補償値の電圧極性を正負に切り替えるＰＷＭインバータのデッドタイム補償方法であって、
デッドタイム調節手段は、前記電圧指令値が前記インバータの電圧飽和状態または電圧非飽和状態に移行する際に、前記デッドタイム補償値を過渡的に変化させることを特徴とする。

【発明の効果】

【0016】

以上のとおり、本発明によれば、電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する際に、デッドタイム補償値を過渡的に（徐々に）変化させるようにしたため、デッドタイム補償による電圧飽和の発生を削減し、しかもデッドタイム補償によって発生する電流リプルなどを抑制したＰＷＭインバータのデッドタイム補償ができる。

【0017】

具体的には、
・電圧飽和領域付近でインバータが動作していてもデッドタイム補償の影響が小さいので電圧飽和状態になりにくい。

【0018】

・電圧飽和状態になりにくいため、電圧飽和近傍でも電流リプルが小さい。

【0019】

・電圧飽和付近でも電流リプルが小さいため、インバータにサージが発生しにくい。

【0020】

・電圧飽和付近でもサージが発生しにくいため、インバータの主回路半導体素子の寿命が延びる。

【0021】

・電圧飽和付近でもサージが発生しにくいため、インバータがサージによって異常停止するのを回避できる。

【0022】

・電圧飽和状態になりにくいため、電圧飽和近傍でも所望の電圧指令が得られる。

【0023】

・所望の電圧指令が得られるため、電圧飽和近傍でも所望の電流が得られる。

【0024】

・インバータの負荷が電動機の場合、所望の電流が得られるので、所望のトルクが得られる。

【図面の簡単な説明】

【0025】

【図1】本発明の実施形態を示すＰＷＭインバータのブロック構成図。

【図2】実施形態におけるデッドタイム補償の動作波形図。

【図3】実施形態における電圧飽和判別部６０のブロック図。

【図4】従来のＰＷＭインバータのブロック構成図。

【図5】電圧指令と電流指令およびデッドタイム補償指令の波形図。

【発明を実施するための形態】

【0026】

（実施形態１）
図１は、本実施形態を示すＰＷＭインバータのブロック構成図であり、デッドタイム補償回路の詳細なブロック構成を示す。

【0027】

前記のように、デッドタイム補償電圧をステップ状に重畳または削ると、電流リプルが増大する。そこで、本実施形態は、電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する際に、デッドタイム補償回路のゲインを過渡的に（徐々に）変化させる構成とする。これを実現するため、各相の電圧指令値の飽和状態を観測し、その状態に応じてデッドタイム補償ゲインを生成し、このゲインに応じて従来のデッドタイム補償値を調節することで、過渡的な変化を有したデッドタイム補償値を生成する。

【0028】

図１の構成では、三相ＰＷＭインバータに適用した場合を示し、三相の電圧飽和状態の有無を観測し、その状態に応じてデッドタイム補償ゲインを調節し、このゲインを係数として従来のデッドタイム補償値に乗算することで、過渡的な変化を有するデッドタイム補償値を生成する。

【0029】

図１では図４の従来回路に、電圧指令リミッタ（Ｌｉｍｉｔ）５０Ｕ、５０Ｖ、５０Ｗと、電圧飽和判別部（Ｓａｔｕｒａｔｉｏｎ Ｃｈｅｃｋ）６０と、デッドタイム補償ゲイン制御部（ＤＴＣ Ｇａｉｎ）７０を追加している。

【0030】

電圧指令リミッタ５０Ｕ、５０Ｖ、５０Ｗは、電圧飽和値を±Ｖｓａｔとすると、デッドタイム補償値を重畳した電圧指令Ｖｃｍｄ＿ｕ’、Ｖｃｍｄ＿ｖ’、Ｖｃｍｄ＿ｗ’からリミット後の電圧指令Ｖｃｍｄ＿ｕ”、Ｖｃｍｄ＿ｖ”、Ｖｃｍｄ＿ｗ”を下式に従って求め、電圧飽和値±Ｖｓａｔ以下の状態では電圧指令Ｖｃｍｄ＿ｕ’、Ｖｃｍｄ＿ｖ’、Ｖｃｍｄ＿ｗ’のままとする。

【0031】

【数1】

【0032】

なお、上式ではＵ相のみ表記したが、他二相も同様であるため、式は省略する。同様の理由で以後の本提案書中の数式はＵ相のみ表記する。

【0033】

電圧指令の電圧飽和時誤差ｓａｔ＿ｅｒｒ＿ｕ、ｓａｔ＿ｅｒｒ＿ｖ、ｓａｔ＿ｅｒｒ＿ｗの導出は、下式に示すように、電圧指令リミッタ５０Ｕ、５０Ｖ、５０Ｗの入出力の偏差から求める。

【0034】

【数2】

【0035】

次に、電圧飽和判別部６０およびデッドタイム補償ゲイン制御部７０による処理機能を図２に波形図で、図３にブロック図を参照して説明する。電圧飽和判別部６０は、インバータの電圧制御周期（例えば，ＰＷＭキャリア周期の１／ｎ）ごとに電圧飽和時誤差ｓａｔ＿ｅｒｒ＿ｕを観測し、その正負符号から電圧飽和状態の有無を判別する。この電圧飽和状態の判別フラグｓａｔ＿ｃｈｋ＿ｕ、ｓａｔ＿ｃｈｋ＿ｖ、ｓａｔ＿ｃｈｋ＿ｗは次式のように決定する。

【0036】

【数3】

【0037】

また、電圧飽和判別部６０は、電圧飽和状態が変化した時を零とし、飽和状態移行時間ｔ＿ｓａｔ＿ｕ、ｔ＿ｓａｔ＿ｖ、ｔ＿ｓａｔ＿ｗを計測する。この時間を計測するカウンタをｕｐ＿ｃｏｕｎｔｅｒ（図３参照）、飽和状態変化エッジをｓａｔ＿ｅｄｇｅ＿ｕ、ｓａｔ＿ｅｄｇｅ＿ｖ、ｓａｔ＿ｅｄｇｅ＿ｗとする。飽和状態移行時間ｔ＿ｓａｔ＿ｕ、ｔ＿ｓａｔ＿ｖ、ｔ＿ｓａｔ＿ｗは、飽和状態変化エッジ発生時にリセットし、この変化エッジが立たない限りカウントアップすることで、電圧飽和している時間の計測と電圧飽和していない時間を計測する。

【0038】

デッドタイム補償ゲイン制御部７０は、電圧飽和状態の判別フラグｓａｔ＿ｃｈｋ＿ｕと飽和状態移行時間ｔ＿ｓａｔ＿ｕから、電圧指令値がインバータの電圧飽和状態または電圧非飽和状態に移行する時点として求め、これらの時点から時定数τ［ｓ］をもつ指数関数ｅｘｐによって、デッドタイム補償ゲインｇａｉｎ＿ｕ、ｇａｉｎ＿ｖ、ｇａｉｎ＿ｗを下式で求める。

【0039】

【数4】

【0040】

ただし、τ［ｓ］は予め設定した時定数とする。上式を採用することでデッドタイム補償ゲインを過渡的（この場合は指数関数的）に変化（減衰または増幅）させる。

【0041】

デッドタイム補償ゲイン制御部７０の出力には、下式に示すように、従来法によるデットタイム補償値Ｖｄｅｔ＿ｕ、Ｖｄｅｔ＿ｖ、Ｖでｔ＿ｗに上式のゲインｇａｉｎ＿ｕ、ｇａｉｎ＿ｖ、ｇａｉｎ＿ｗを乗じ、これを電圧飽和時のデッドタイム補償値Ｖｄｔｃ＿ｕ’、Ｖｄｔｃ＿ｖ’、Ｖｄｔｃ＿ｗ’として求める。この乗算部は、デッドタイム補償ゲイン制御部７０またはデッドタイム補償器４０に設ける。

【0042】

【数5】

【0043】

最後に、下式に示すように、電圧指令Ｖｃｍｄ＿ｕ、Ｖｃｍｄ＿ｖ、Ｖｃｍｄ＿ｗにデッドタイム補償値Ｖｄｔｃ＿ｕ’、Ｖｄｔｃ＿ｖ’、Ｖｄｔｃ＿ｗ’を加算することで、リミット前の電圧指令値を求める。

【0044】

【数6】

【0045】

以降の補償は以上までの処理を繰り返し行うことで、連続的なデッドタイム補償を実現する。

【0046】

（実施形態２）
本実施形態は、実施形態１において、デッドタイム補償ゲインを決定する際に使用した時定数τの設計、設定手段について提案する。なお、ＰＷＭキャリア周波数Ｆｃ［Ｈｚ］は電動機負荷Ｍの最大出力周波数Ｆｍａｘ［Ｈｚ］と比較して十分に大きいとする。

【0047】

電圧指令が正弦波であるとすると、電圧飽和になりやすいのは電圧指令の最大値と最小値の時である。これは電圧指令１周期に２回飽和する可能性が高いので時定数τは最大でも２／Ｆｃ［ｓ］とする。また、ＰＷＭのスイッチングはキャリア半周期に１度行うため、時定数τがあまりにも小さいとデッドタイム補償値が振動する。そこで、キャリア半周期の１０倍を時定数τの最小値とする。以上をまとめると時定数τは以下の条件で設計、設定する。

【0048】

【数7】

【符号の説明】

【0049】

１０ 電圧制御器（ＡＶＲ）
２０ ＰＷＭ変換部
３０ ＰＷＭインバータ
４０ デッドタイム補償器
５０Ｕ、５０Ｖ、５０Ｗ 電圧指令リミッタ（Ｌｉｍｉｔ）
６０ 電圧飽和判別部
７０ デッドタイム補償ゲイン制御部

【図1】

【図2】

【図3】

【図4】

【図5】