特許 5714605 低インダクタンス一体型キャパシタアセンブリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5714605

(24)【登録日】2015年3月20日

(45)【発行日】2015年5月7日

(54)【発明の名称】低インダクタンス一体型キャパシタアセンブリ

(51)【国際特許分類】

   H01G 4/38 20060101AFI20150416BHJP

   H01G 4/04 20060101ALI20150416BHJP

【ＦＩ】

   H01G4/38 A

   H01G4/04

【請求項の数】22

【全頁数】22

(21)【出願番号】特願2012-547042(P2012-547042)

(86)(22)【出願日】2010年12月30日

(65)【公表番号】特表2013-516760(P2013-516760A)

(43)【公表日】2013年5月13日

(86)【国際出願番号】MY2010000334

(87)【国際公開番号】WO2011081516

(87)【国際公開日】20110707

【審査請求日】2013年12月24日

(31)【優先権主張番号】PI20095694

(32)【優先日】2009年12月31日

(33)【優先権主張国】MY

(73)【特許権者】

【識別番号】512171939

【氏名又は名称】スペックスキャン・エスディーエヌ・ビーエイチディー

(74)【代理人】

【識別番号】100108453

【弁理士】

【氏名又は名称】村山 靖彦

(74)【代理人】

【識別番号】100064908

【弁理士】

【氏名又は名称】志賀 正武

(74)【代理人】

【識別番号】100089037

【弁理士】

【氏名又は名称】渡邊 隆

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(72)【発明者】

【氏名】クム・サン・ロウ

(72)【発明者】

【氏名】アルバート・コク・フー・ング

(72)【発明者】

【氏名】チー・ホン・ロウ

(72)【発明者】

【氏名】クム・ワン・ロウ

(72)【発明者】

【氏名】デヴィッド・マハデヴァン

(72)【発明者】

【氏名】チン・ヤン・チア

(72)【発明者】

【氏名】キーン・フォ・チョン

【審査官】 中野 和彦

(56)【参考文献】

【文献】 特開昭５７−１４１９１１（ＪＰ，Ａ）

【文献】 特開２００３−０４５７４１（ＪＰ，Ａ）

【文献】 特開２００５−１８５０９２（ＪＰ，Ａ）

【文献】 実開昭５５−０１２６６１（ＪＰ，Ｕ）

【文献】 実開昭５７−０８０８２６（ＪＰ，Ｕ）

【文献】 特開２００４−０９５８１７（ＪＰ，Ａ）

【文献】 特開昭５２−０５６３５２（ＪＰ，Ａ）

【文献】 特開昭６４−０２４４７９（ＪＰ，Ａ）

【文献】 特開平０４−１３３３７７（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｇ ４／３８

Ｈ０１Ｇ ４／０４

(57)【特許請求の範囲】

【請求項1】

第１のキャパシタ（１１）と、
第２のキャパシタ（１２）とを備え、
各キャパシタが、直列接続されたキャパシタセル（４０）の積層体を備え、
前記キャパシタセル（４０）の各々は、細長い箔電極（１０）の対が誘電体（２０、３０）によって分離されかつ実質的に平坦な巻き構造に複数回折り畳まれた配置を備える、高電圧キャパシタアセンブリであって、
前記第１のキャパシタを含む前記積層体の隣接するキャパシタセルが、前記箔電極の一方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第２のキャパシタを含む前記積層体の隣接するキャパシタセルが、前記箔電極の両方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第１および第２のキャパシタが直列接続され、かつ筐体（７０）内に組み込まれている、高電圧キャパシタアセンブリ。

【請求項2】

前記高電圧キャパシタアセンブリが、前記第１および第２のキャパシタ（１１、１２）に内部で接続され、かつ前記箔電極の折り畳まれた部分の長さに実質的に一致する長さを有する、外部電極（１７）を備える、請求項１に記載の高電圧キャパシタアセンブリ。

【請求項3】

前記外部電極（１７）が、前記一方の長手側面上に、前記第１および第２のキャパシタに直列接続された第１対の外部電極を含み、他方の長手側面上に、前記第２のキャパシタに接続された第２対の外部電極を含む、請求項２に記載の高電圧キャパシタアセンブリ。

【請求項4】

前記第１対の外部電極（１７）が、前記箔電極の一方の長手側面に近接する前記高電圧キャパシタアセンブリの一方の側面上に配置され、前記第２対の外部電極（１７）が、前記箔電極の他方の長手側面に近接する前記高電圧キャパシタアセンブリの他方の側面上に配置されている、請求項３に記載の高電圧キャパシタアセンブリ。

【請求項5】

前記対の外部電極が、長手方向に曲げられて２つの反転Ｌ型（２１、２２）または２つのＵ型（２３）を形成する、部分的に絶縁されたシート状導電部材を介してそれぞれのキャパシタ箔電極に接続されている、請求項３または４に記載の高電圧キャパシタアセンブリ。

【請求項6】

第１のキャパシタ（４９ｂ；５６ａ）と、
第２のキャパシタ（４９ａ；５６ｂ）と、
第３のキャパシタ（４９ｄ；５６ｃ）と、
第４のキャパシタ（４９ｃ；５６ｄ）とを備え、
各キャパシタが、直列接続されたキャパシタセル（４０）の積層体を備え、
前記キャパシタセル（４０）の各々は、細長い箔電極（１０）の対が誘電体（２０、３０）によって分離され、実質的に平坦な巻き構造に複数回折り畳まれた配置を備える、高電圧キャパシタアセンブリ（８０；９０）であって、
前記第１および第４のキャパシタ（４９ｂ、４９ｃ；５６ａ、５６ｄ）を含む前記積層体の隣接するキャパシタセルが、前記箔電極の一方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第２および第３のキャパシタ（４９ａ、４９ｄ；５６ｂ、５６ｃ）を含む前記積層体の隣接するキャパシタセルが、前記箔電極の両方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第１、第２、第３、および第４のキャパシタが直列接続され、かつ筐体（７０）内に組み込まれている、高電圧キャパシタアセンブリ。

【請求項7】

前記高電圧キャパシタアセンブリが、前記第１、第２、第３、および第４のキャパシタ（４９ａから４９ｄ、５６ａから５６ｄ）に内部で接続された外部電極を備える、請求項６に記載の高電圧キャパシタアセンブリ。

【請求項8】

前記外部電極が、前記高電圧キャパシタアセンブリの一方の側面上に平行に延在する３つの外部電極を含み、前記３つの外部電極の外側の対が、長手方向に曲げられて２つの反転Ｌ型（３１、３２）または２つのＵ型（３３）を形成する、部分的に絶縁されたシート状導電部材を介してそれぞれのキャパシタ箔電極に接続されている、請求項７に記載の高電圧キャパシタアセンブリ。

【請求項9】

前記一方の長手側面に対応する前記高電圧キャパシタアセンブリの一方の側面上に、前記外部電極が、前記第２のキャパシタ（４９ａ）に接続している第１の外部電極（１７ｄ）と、前記第１および第４のキャパシタ（４９ｂ、４９ｃ）に接続している第２の外部電極（１７ｅ）と、前記第３のキャパシタ（４９ｄ）に接続している第３の外部電極（１７ｆ）とを含む、請求項７に記載の高電圧キャパシタアセンブリ。

【請求項10】

前記他方の長手側面に対応する前記高電圧キャパシタアセンブリの他方の側面上に、前記外部電極が、前記第２のキャパシタ（４９ａ）に接続している別の第１の外部電極（１７ａ）と、前記第２および第３のキャパシタ（４９ａ、４９ｄ）に接続している別の第２の外部電極（１７ｂ）と、前記第３のキャパシタ（４９ｄ）に接続している別の第３の外部電極（１７ｃ）とを含む、請求項９に記載の高電圧キャパシタアセンブリ。

【請求項11】

前記一方の長手側面に対応する前記高電圧キャパシタアセンブリの一方の側面上に、前記外部電極が、前記第１および第４のキャパシタ（５６ａ、５６ｄ）に接続している第１対の外部電極（１７ｉ、１７ｊ）を含む、請求項７に記載の高電圧キャパシタアセンブリ。

【請求項12】

前記他方の長手側面に対応する前記高電圧キャパシタアセンブリの他方の側面上に、前記外部電極が、前記第２および第３のキャパシタ（５６ｂ、５６ｃ）に接続している第２対の外部電極（１７ｇ、１７ｈ）を含む、請求項１１に記載の高電圧キャパシタアセンブリ。

【請求項13】

隣接するキャパシタセルの前記箔電極（１０）が、前記箔電極の長手側面または長手側面の各々上でのみ連結されている、請求項１から１２のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項14】

隣接するキャパシタセルの前記箔電極（１０）が、実質的に長手方向中心で互いに接続されている、請求項１３に記載の高電圧キャパシタアセンブリ。

【請求項15】

隣接するキャパシタセルの前記箔電極が、実質的に折り畳まれた部分１つの長さにわたって箔電極の各々と接触するブリッジ素子（１３）によって互いに接続されている、請求項１から１４のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項16】

前記ブリッジ素子（１３）が、折り曲げられて前記隣接するキャパシタセルのそれぞれの箔電極に接続するための一対の脚部を画定する、シート状部材（１８）である、請求項１５に記載の高電圧キャパシタアセンブリ。

【請求項17】

前記キャパシタが、前記一方の長手側面上で相互接続されている、請求項１から１６のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項18】

前記箔電極の折り畳まれた部分の各々が、通常長方形であるかまたは通常正方形である、請求項１から１７のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項19】

細長い電極の各対が、０．２から１メートルの箔幅、および１から１０メートルの箔長さを有する、請求項１から１８のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項20】

前記キャパシタが、箔電極の折り畳まれた部分が相互に平行になるように、互いに隣接して配置されている、請求項１から１９のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項21】

前記高電圧キャパシタアセンブリが誘電体流体で含浸されている、請求項１から２０のいずれか一項に記載の高電圧キャパシタアセンブリ。

【請求項22】

前記筐体（７０）が、封入形成を含む、請求項１から２１のいずれか一項に記載の高電圧キャパシタアセンブリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般的にキャパシタに関する。より具体的には、本発明は、一体型高電圧キャパシタアセンブリに関する。

【背景技術】

【0002】

キャパシタは、高速および高電圧ならびに高電流パルスが必要とされるガス放電レーザの作動などのパルス出力用途における回路構成に使用される。これらの用途では、当業者に知られるように、何らかの形で電圧増倍および低インダクタンス高電流放電を得るために、ＬＣ反転回路および容量移行型回路構成が一般的に選択される。図１および２をそれぞれ参照して、これらの回路構成について以下で簡単に説明する。

【0003】

ＬＣ反転放電回路（図１）では、２つの同等のキャパシタ１および２が並行して充電される。スイッチングギャップ（ｓｗｉｔｃｈｉｎｇ ｇａｐ）を作動させて一方のキャパシタを放電すると、電圧反転につながる電圧振動が生じ得る。火花ギャップまたはレールギャップスイッチ４などのスイッチング素子にわたる小さな電圧減衰があると、２つのキャパシタにわたる電圧はほぼ電圧が二倍となり、これがレーザチャネル３にわたって印加され、ガス媒体の電気的故障が生じ得る。ここで、充電素子５は、十分に抵抗の高い抵抗器または適当なインダクタンスのインダクタであると想定される。

【0004】

容量移行型回路（図２）では、２つの同等でないキャパシタが使用される。高容量キャパシタ６は、まず最大電圧まで充電され、次いで火花ギャップスイッチ９にわたって放電させる。蓄積された電荷の一部は、一般的には３ないし４分の一小さなピーキングキャパシタ７に移動し、ガスレーザチャネル８にわたる放電のために電圧の倍増をもたらす。低い回路インダクタンスを得るために、より小さなピーキングキャパシタは、チャネルにわたる高速放電をもたらすように、可能な限り放電チャネルの近くに配置される。ＬＣ反転放電回路の場合と同様に、ここでも充電素子５は、抵抗器またはインダクタのいずれかである。

【0005】

パルス出力応用における回路構成に共通に使用される３種類のキャパシタは、平行平板キャパシタ、油浸折り畳みＭｙｌａｒ（登録商標）／紙箔キャパシタ、およびセラミックドアノブキャパシタである。

【0006】

平行平板キャパシタは、大気圧条件で、一般的に油浸せずに作動し、絶縁層として比較的厚いＭｙｌａｒ箔を使用する。レーザにおいて主に使用する場合、１０ないし２０ｋＶの低い作動電圧、および１０ないし２５ｎＦの比較的小さな静電容量が必要であり、２つのキャパシタ１５は、適当な厚さの数層のＭｙｌａｒシートを挟む３枚のアルミニウム板が互いに積層された構成を有する（図３参照）。

【0007】

レーザチャネル１４は、キャパシタの上部および下部電極板１５ａおよび１５ｃの端部に直接接続されて低回路インダクタンスを形成し、一方で火花ギャップ１６は電極板１５ｂおよび１５ｃの反対側の端部に接続される。２つのキャパシタの規模、ならびにレーザチャネルおよび火花ギャップへそれらの接続に応じて、伝送線路型ＬＣ反転回路（一般的にブルムライン回路（Ｂｌｕｍｌｅｉｎ回路）として知られる）または容量移行型回路構成の２つの回路構成が容易に得られる。

【0008】

このような平板キャパシタ放電の小型回路放電ループに起因して、比較的低い回路インダクタンスが得られる。しかし、主な欠点は、平板キャパシタの比較的低い作動電圧及び小さな静電容量にある。これにより、ＬＣ反転回路または容量移行型回路のいずれを使用して接続されるかにかかわらず、０．５ｍ長のレーザ放電チャネルに対して数十キロアンペアの最大放電電流に制限されてきた。その一方で、油浸折り畳みＭｙｌａｒ／紙箔キャパシタは、１５から２００ｎＦにわたる広範囲の静電容量および定格２０から１００ｋＶの間において利用可能である。特許文献１（ＵＳ３，７１１，７４６）には、特に図２において、これらのキャパシタを折り畳む基本的な方法が記載されている。２つのアルミニウム箔電極および２組の誘電体材料は、一連のアルミニウム、誘電体材料、アルミニウムおよび誘電体材料において、互いに交互に配置されている。これらは、長方形または正方形の形状となるように複数回平坦に折り畳まれ、キャパシタ領域を構成する。誘電体材料は典型的に、２層または３層のクラフト紙によって挟まれた１枚または２枚のＭｙｌａｒシートから構成される。アルミニウム箔タブの対は、折り畳まれたキャパシタの側面に沿って挿入され、電極との電気的接点となる。これらのキャパシタ領域の複数のユニットは、その後、より高い電圧動作を可能にするために、積層され、積層した部分の隣接するタブの適当な圧着によって直列に接続される。完了したユニットはその後、キャスターオイルに含浸される前に十分に焼成および真空乾燥され、適当に封入される。

【0009】

これらのキャパシタは、静電容量および電圧範囲に従って異なる寸法で市販されている。これらの独立型キャパシタユニットの公称自己インダクタンスは典型的に、製造者によって、約１２ｃｍ四方、３ｃｍ厚の折り畳み箔キャパシタユニットに対して、１５から２５ｎＨの範囲と見積もられる。この比較的大きなキャパシタ自己インダクタンスおよび対応する大きな放電ループインダクタンスに起因して、このような市販の折り畳み箔キャパシタは、高いピーク放電電流ＬＣ反転回路においての使用、または容量移行型回路におけるピーキングキャパシタとしての使用に適さない。これらの折り畳み箔キャパシタの独立型ユニットは通常、容量移行型回路における蓄積キャパシタとして使用される。

【0010】

セラミックドアノブキャパシタ（図４）は、０．１から１０ｎＦの値および定格１５から４０ｋＶの範囲で異なる寸法に製造される。より大きなユニットはしばしば、複数のこれらのユニットが並列接続された蓄積キャパシタとして使用される。より小さなユニットは、ピーキングキャパシタとして使用され、放電電極の２つの側面に沿った２つのアレイに接続される。セラミックドアノブキャパシタの例は、特許文献２（ＵＳ４，９３９，６２０）および特許文献３（ＵＳ３，９４６，２９０）に開示されている。特許文献４（カナダ特許第１，２８７，８９０号明細書）には、火花ギャップにわたる＋Ｖおよび−Ｖ充電を使用することにより、結果として入力電圧に対して出力電圧が４倍近く増加する、２段階ＬＣ反転回路のアセンブリが記載されている。

【0011】

４つのドアノブ型セラミックキャパシタは、これらの２段階ＬＣ反転回路に使用される。電極の２つの側に対照的に２列のドアノブキャパシタを配列することによって、電流が２倍となるため、両側２段階ＬＣ反転回路と呼ばれる。それにもかかわらず、セラミックキャパシタの物理的寸法に起因して、３５ｃｍ長の放電チャネルに対して数十キロアンペア程度の比較的低い放電電流しか得られない。放電電圧を増大させるため、およびさまざまな回路構成で放電電流を増加させるための多くの試みが行われてきた。しかし、キャパシタの現在可能な選択肢および回路構成の選択肢では、横放電レーザの設計は、比較的高いインダクタンスおよび／または比較的低い作動電圧を有する回路をもたらす。これらの設計は、数十ナノ秒の電流パルスにおいて、単位センチメートル長あたり０．５と最大２から３キロアンペア程度の間の比較的低いピーク電流密度を発生させるにすぎない。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】米国特許第３，７１１，７４６号明細書

【特許文献2】米国特許第４，９３９，６２０号明細書

【特許文献3】米国特許文献第３，９４６，２９０号明細書

【特許文献4】カナダ特許第１，２８７，８９０号明細書

【発明の概要】

【課題を解決するための手段】

【0013】

本発明および開示は、非常に低い自己インダクタンスをもたらすための折り畳み箔キャパシタの組立て方法を実証する。そして、これらの折り畳み箔キャパシタの複数のユニットを組立て、集積して、横放電レーザ応用およびその他のパルス電力応用において使用するためのさまざまな低インダクタンス電流および電圧倍増放電スキームを構成することができることが示される。

【0014】

本発明の１つの目的は、これに限定されるものではないが、特に、ガス放電レーザ応用における使用に適した、改良された集積キャパシタアセンブリを提供することである。１態様において、本発明は、
第１のキャパシタと、
第２のキャパシタとを備え、
各キャパシタが、直列接続されたキャパシタセルの積層体を備え、
キャパシタセルの各々は、細長い箔電極の対が誘電体によって分離されかつ実質的に平坦な巻き構造に複数回折り畳まれた配置を備える、高電圧キャパシタアセンブリであって、
第１のキャパシタを含む積層体の隣接するセルが、箔電極の一方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第２のキャパシタを含む前記積層体の隣接するセルが、前記箔電極の両方の長手側面上でそれらの箔電極を接続することによって直列接続され、
前記第１および第２のキャパシタが直列接続され、かつ筐体内に組み込まれている、高電圧キャパシタアセンブリを提供する。
このような配置により、キャパシタアセンブリをＬＣ反転または容量移行型回路構成のいずれかに接続することが可能となる。

【0015】

１実施形態では、隣接するセルの箔電極は、箔電極の長手側面または長手側面の各々上でのみ接続される。別の実施形態では、隣接するセルの箔電極は実質的に長手方向中心で互いに接続される。箔電極が奇数個の折り畳み部分を有する場合、電極の長手中心の部分が存在し、そこで必要な接続が行われ得る。偶数個の折り畳み部分を有する場合では、２つの中央部分が存在し、それらのいずれかで必要な接続が行われ得る。「実質的に長手中心で」との表現は、これらの可能性を含むものとして解釈すべきである。

【0016】

さらなる実施形態では、隣接するセルの箔電極は、実質的に折り畳まれた部分１つの長さにわたって箔電極の各々と接触するブリッジ素子によって互いに接続される。ブリッジ素子は、折り曲げられて、隣接するセルのそれぞれの箔電極に接続するための一対の脚部を画定する、シート状部材とすることができる。ブリッジ素子は、非常に低い自己インダクタンスをもたらすことに役立つ。１実施形態では、第１および第２のキャパシタは、第１のキャパシタのセルが直列に相互接続される側である、前記１つの長手側面上で相互接続される。これにより、効率的かつ高速の電流放電がもたらされる。

【0017】

別の実施形態では、箔電極の折り畳まれた部分の各々は、長方形である。さらに別の実施形態では、箔電極の折り畳まれた部分の各々は正方形である。

【0018】

１実施形態では、十分に高い静電容量をもたらし、放電電流の許容可能な走行時間遅延の拡大を生じさせるように、細長い電極の各対は、０．１から１メートルの箔幅、および１から２０メートルの箔長さを有する。最適な折り畳み部分の数は、特定の応用の要件に依存し、箔電極の相対的長さおよび幅、所望の折り畳み部分の長さなどのパラメータに依存する。

【0019】

別の実施形態では、第１および第２のキャパシタ、ならびに各キャパシタ内のセルは、箔電極の折り畳み部分が相互に平行となるように、互いに隣接して配置される。例えば、第１および第２のキャパシタは、垂直に積層され得る。すなわち、ある層が別の層の上に配置される。このような配置は、各キャパシタにおける隣接するセルの相互接続と類似した方法でキャパシタの相互接続を容易にする。

【0020】

さらに別の実施形態では、アセンブリは、第１および第２のキャパシタに内部で接続されかつ箔電極の折り畳み部分の長さに実質的に相当する長さを有する、外部電極を備える。外部電極の長さは、適切には、レーザ放電チャネルなどの、接続されるべき装置の長さに実質的に相当する。

【0021】

さらに別の実施形態では、外部電極は、第１および第２のキャパシタが直列に相互接続された側に接続された第１対の外部電極と、対向する長手側面上の第２のキャパシタにわたってのみ接続された第２対の外部電極とを含む。１対のまたは両方の対の電極の垂直方向高さの差は、レーザ放電チャネルなどの、接続されるべき装置の高さに実質的に相当し得る。

【0022】

別の態様では、本発明は、
第１のキャパシタと、
第２のキャパシタと、
第３のキャパシタと、
第４のキャパシタとを備え、
各キャパシタが、直列接続されたキャパシタセルの積層体を備え、
キャパシタセルの各々は、細長い箔電極の対が誘電体によって分離されかつ実質的に平坦な巻き構造に複数回折り畳まれた配置を備える、一体型高電圧キャパシタアセンブリであって、
第１および第４のキャパシタを含む積層体の隣接するセルが、箔電極の一方の長手側面上でそれらの箔電極を接続することによって直列接続され、
第２および第３のキャパシタを含む前記積層体の隣接するセルが、箔電極の両方の長手側面上でそれらの箔電極を接続することによって直列接続され、
第１、第２、第３、および第４のキャパシタが直列接続され、かつ筐体内に組み込まれている、一体型高電圧キャパシタアセンブリを提供する。

【0023】

このような配置により、キャパシタアセンブリが、４つのキャパシタを直列接続する順序によって、任意の２段階ＬＣ反転、２段階容量移行型回路、二層ＬＣ反転、または二層容量移行型回路構成において接続されることが可能となる。

【0024】

２段階ＬＣまたは２段階容量移行型回路の場合、キャパシタは、第１、第２、第３、および第４のキャパシタの順に配置され得るが、二層ＬＣまたは二層容量移行型回路の場合、キャパシタは、第２、第１、第４、および第３のキャパシタの順に配置され得る。

【0025】

１実施形態では、隣接するセルの箔電極は、箔電極の長手側面または長手側面の各々上のみで接続される。

【0026】

別の実施形態では、隣接するセルの箔電極は、実質的に長手方向中心で互いに接続される。箔電極が奇数個の折り畳み部分を有する場合、電極の長手中心の部分が存在し、そこで必要な接続が行われ得る。遇数個の折り畳み部分を有する場合では、２つの中央部分が存在し、それらのいずれかで必要な接続が行われ得る。「実質的に長手中心で」との表現は、これらの可能性を含むものとして解釈すべきである。

【0027】

さらなる実施形態では、隣接するセルの箔電極は、実質的に折り畳まれた部分１つの長さにわたって箔電極の各々と接触するブリッジ素子によって互いに接続される。

【0028】

ブリッジ素子は、折り曲げられて、隣接するセルのそれぞれの箔電極に接続するための一対の脚部を画定する、シート部材とすることができる。ブリッジ素子は、非常に低い自己インダクタンスをもたらすことに役立つ。

【0029】

１実施形態では、第１、第２、第３、および第４のキャパシタが、第１および第４のキャパシタのセルが直列に接続される側である、前記１つの長手側面上で相互接続される。これにより、効果的かつ高速の電流放電がもたらされる。

【0030】

別の実施形態では、箔電極の折り畳まれた部分の各々は、長方形である。さらに別の実施形態では、箔電極の折り畳まれた部分の各々は正方形である。

【0031】

１実施形態では、１実施形態では、十分に高い静電容量をもたらし、放電電流の許容可能な走行時間遅延の拡大を生じさせるように、細長い電極の各対は、０．１から１メートルの箔幅、および１から２０メートルの箔長さを有する。最適な折り畳み部分の数は、特定の応用の要件に依存し、箔電極の相対的長さおよび幅、所望の折り畳み部分の長さなどのパラメータに依存する。

【0032】

別の実施形態では、第１、第２、第３、および第４のキャパシタ、ならびに各キャパシタ内のセルは、箔電極の折り畳み部分が相互に平行となるように、互いに隣接して配置される。例えば、第１、第２、第３、および第４のキャパシタは、垂直に積層され得る。すなわち、第１のキャパシタが第２のキャパシタの上に配置され、第２のキャパシタが第３のキャパシタの上に配置され、第３のキャパシタが第４のキャパシタの上に配置され得る。このような配置は、各キャパシタにおける隣接するセルの相互接続と類似した方法でキャパシタの相互接続を容易にする。

【0033】

さらに別の実施形態では、アセンブリは、第１、第２、第３、および第４のキャパシタに内部で接続される外部電極を備える。

【0034】

二層ＬＣまたは容量移行型構成のさらに別の実施形態では、全てのキャパシタが直列に相互接続されるアセンブリの一方の側面上で、外部電極が、第２のキャパシタに接続される第１の外部電極と、第１および第４のキャパシタに接続される第２の外部電極と、第３のキャパシタに接続される第３の外部電極とを含む。

【0035】

アセンブリの他方の側面上では、外部電極は、第２のキャパシタに接続される別の第１外部電極と、第２および第３のキャパシタに接続される別の第２の外部電極と、第３のキャパシタに接続される別の第３の外部電極とを含む。３つの外部電極は、アセンブリのそれぞれの側面上に取り付けられ得る。外部電極の垂直方向高さの差は、レーザ放電チャネルなどの、接続されるべき装置の高さに実質的に相当し得る。

【0036】

２段階ＬＣまたは容量移行型構成のさらに別の実施形態では、全てのキャパシタが直列に相互接続されるアセンブリの一方の側面上で、外部電極が、第１および第４のキャパシタにわたって接続される第１対の外部電極を含む。

【0037】

アセンブリの他方の側面上では、外部電極は、第２および第３のキャパシタにわたって接続される第２対の外部電極を含む。外部電極の各対は、アセンブリのそれぞれの側面上に取り付けられ得る。１対のまたは両方の対の電極の垂直方向高さの差は、レーザ放電チャネルなどの、接続されるべき装置の高さに実質的に相当し得る。

【0038】

本発明の実施形態は、新規の方法で接続された、低い内部回路インダクタンスを有する２つまたは４つの折り畳み箔キャパシタを備える一体型高電圧キャパシタアセンブリを提供する。これは、
誘電体膜によって分離された細長い箔電極が平坦に巻かれたセルを互いに積層して、さらに積層されて２つまたは４つのキャパシタアセンブリを形成する、キャパシタユニットを形成するステップと、
各セルが、隣の隣接するセルまたは外部接続電極に接続するための場所として機能する２つの特定の接触領域のみを提供するように構成するステップと、
部分的に絶縁されかつセルの選択された接触領域に挿入される、実質的にシート状のブリッジ素子を使用して、一方または両方の長手側面上で、２つまたは４つのキャパシタアセンブリの特定のキャパシタユニットの隣接するセルを接続するステップと、
高速の電流放電またはスイッチをもたらすために、特定の長手側面上で、同一の絶縁ブリッジ素子を使用して、直列回路においてキャパシタユニットを同様に接続するステップと、
キャパシタアセンブリから４または６の端子を外部接続電極に提供するステップと、
可能な限り最も低いインダクタンスをもたらす方法で端子を曲げるステップと、を含む複数のステップによって実現される。

【0039】

この配置により、外部電極を介してアセンブリをスイッチング素子および放電装置に接続することが可能となる。２つのキャパシタを使用する場合、放電装置での電圧および電流倍増のためにＬＣ反転または容量移行型回路構成が提供される。４つのキャパシタを使用する場合、放電装置での増加電圧および電流倍増のために２段階ＬＣ反転または容量移行型回路構成が提供される。同様に、適当な接続が形成された、４‐キャパシタアセンブリはまた、二層ＬＣ反転または容量移行型回路構成を提供し得る。

【0040】

本発明のこれらのおよびその他の特徴、ならびに本発明を特徴付ける利点は、以下の発明の詳細な説明を読むことで、また本発明を例示するものであり限定するものでない関連する図面を参照することで明らかとなるであろう。

【図面の簡単な説明】

【0041】

【図1】従来のＬＣ反転放電回路の構成である。

【図2】従来の移行型回路の回路構成である。

【図3】レーザチャネルを２つのキャパシタ板の縁部に直接接続する従来の方法を示す、従来の平行平板キャパシタの概略図である。

【図4】ドアノブキャパシタの概略図である。

【図5】本発明の実施形態による電極および誘電体のアセンブリを備え、部分的に折り畳まれたキャパシタセルの概略図である。

【図6】本発明の実施形態による隣接するセルの箔電極を互いに接続するブリッジ素子を挿入する段階の概略図である。

【図7】本発明の実施形態による隣接するセルの箔電極を互いに接続するブリッジ素子を挿入する段階の概略図である。

【図8】本発明の実施形態による隣接するセルの箔電極を互いに接続するブリッジ素子を挿入する段階の概略図である。

【図9】キャパシタアセンブリに接続された部材および外部電極を追加で示す、本発明によるキャパシタアセンブリの断面図である。

【図10】折り畳まれた箔電極キャパシタの自己インダクタンスの成分を理解するために有用な図である。

【図11】本発明の実施形態によるＬＣ反転放電回路の回路構成である。

【図12】本発明の実施形態による容量移行型回路の回路構成である。

【図13】２つのユニットのキャパシタアセンブリを使用した二層（ｄｏｕｂｌｅ）キャパシタを示す概略図である。

【図14】本発明の実施形態による４つのキャパシタを使用した四層（ｑｕａｄ）キャパシタアセンブリを示す概略図である。

【図15】４つのキャパシタのキャパシタアセンブリを使用した二層ＬＣ反転放電回路の概略図である。

【図16】４つのキャパシタのキャパシタアセンブリを使用した二層容量移行型回路の概略図である。

【図17】本発明の実施形態による４つのキャパシタを使用した四層キャパシタアセンブリを示す概略図である。

【図18】４つのキャパシタを使用した２段階ＬＣ反転放電回路の回路図である。

【図19】４つのキャパシタを使用した２段階容量移行型回路の回路図である。

【図20】４電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【図21】４電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【図22】４電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【図23】６電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【図24】６電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【図25】６電極キャパシタアセンブリの実施形態、特に外部電極への端子接続の詳細を示す。

【発明を実施するための形態】

【0042】

一般に、本発明は、非常に低い自己インダクタンスをもたらし、かつ電流および／または電圧の増幅を提供する一体型高電圧キャパシタアセンブリに関する。本発明の一実施形態による高電圧キャパシタアセンブリの基本ユニットは、図９に示すように、直列接続された第１キャパシタ１１および第２キャパシタ１２から構成される。

【0043】

キャパシタの各々は、直列接続されたキャパシタセル４０の積層体を備える。キャパシタセル４０の各々は、誘電体によって分離された細長い箔電極の対の配列を備える。本発明の好ましい実施形態では、図５に示すように、アルミニウム箔１０が箔電極として使用される。アルミニウム箔の典型的な厚さは、５から１２μｍである。箔電極を分離する誘電体層は、油浸クラフト紙シートなどの吸収材料およびポリエチレンテレフタレート（Ｍｙｌａｒとして知られる）などの不浸透性プラスチックを含む。好ましくは、中間誘電体層は、３層のクラフト紙シート３０によって挟まれた２層のＭｙｌａｒシート２０の交互の層を含む複合構造である。各Ｍｙｌａｒシートの典型的な厚さは、１２μｍであり、各クラフト紙は８．３μｍである。濁った表面（ｈａｚｙ ｓｕｒｆａｃｅ）を有するポリプロピレン（ＰＰ）膜またはその他の誘電体膜もまた、誘電体層としてＭｙｌａｒおよび紙の代わりに使用することができる。

【0044】

キャパシタは、キャスターオイルまたはその他の適当な誘電体オイルもしくは流体を含浸させる前に乾燥され、密閉される。好ましくは、ポリウレタンなどの硬いケース本体内にアセンブリが封入される。

【0045】

従来の折り畳み箔キャパシタではしばしば、１対より多くのサイド電極タブが使用されているようである。この方法は、アルミニウム箔の一端から移動して電極タブのところでキャパシタに入るかまたは出る電磁波の走行時間を短縮するために、採用される。折り畳まれたキャパシタ部分の側面に沿ってｎ対の電極タブを挿入することによって、キャパシタに沿って流れる電流は、２ｎセグメントに分けられる。従って、折り畳みに垂直な電流フローの経路長は、２ｎ分の１に減少する。

【0046】

しかし、複数組のタブを挿入するこの方法はまた、キャパシタの全体的なインダクタンスに大幅な影響を及ぼす。キャパシタに入る／出る電荷のフローパターンを計算し、有効自己誘導磁束、ひいては自己インダクタンスを導き出すことが可能である一方で、以下の方法は、自己インダクタンスを推測するのに十分であり得る。

【0047】

自己インダクタンスは、おおまかに２つの成分に分けることができる。１対のサイド挿入箔タブのケースを図１０に示すように、そのうちの一方の成分は、箔の折り畳み方向に沿ったまたは逆方向の電荷の移動に由来するものであり、他方は、挿入された箔タブ１３に沿ってキャパシタに入るまたは出る電荷の移動に由来するものである。

【0048】

一般的に、図１０の成分Ａで示すように、折り畳み方向に沿ったまたは逆方向の電荷の移動では、最も内側の２つおよび最も外側の２つを除く全ての電極箔が２層の電荷を運び、キャパシタ箔の折り畳みに起因してその一方は前面上であり他方は背面上である。さらに、挿入されたタブの各対に対して２つの電流経路が形成される。従って、ｎ対の挿入電極タブを有するｎ対のキャパシタセルに対して、２ｎ分の一に減少した経路長を各々が有する合計２×（２ｎ）の電流経路が存在する。その結果、電極の一端から他端まで電流が直線的に流れる、折り畳まれていない等しい長さのキャパシタ箔の場合と比較して、全体的なインダクタンスは、２×（２ｎ）だけ減少することになる。このインダクタンスの成分は、以下の式によって与えられる。

【0049】

【数1】

ここで、ｌおよびｗはそれぞれ電極箔の長さおよび幅を表し、ｄは誘電体材料の厚さである。７回折り畳まれた略四角形の配置を有し、直列に積層され、２τの誘電体厚さを有する７個のセルのキャパシタの場合、０．４２ｎＨの低インダクタンスが得られる。

【0050】

一方で、このようなサイド挿入電極タブの使用により、図１０の成分Ｂによって示されるように、サイド挿入箔タブに沿ってキャパシタに入るまたは出る、キャパシタの折り畳み方向を横切る電荷の移動に起因して、著しいインダクタンス源が導入される。１対のサイド挿入タブのケースでは、そのインダクタンスは、以下の式を有する１対の出力電極箔に沿った電流フローによって生成されるものと想定される。

【0051】

【数2】

ここで、ｌ_ｆは箔の各折り畳みの長さである。同程度の大きさのｗおよびｌ_ｆでは、比較的低いインダクタンスが得られる。略四角形の配置を有し、直列に積層され、２τの誘電体厚さを有する７個のセルのキャパシタ場合、０．４４ｎＨの比較的低いインダクタンスが得られる。

【0052】

一方で、１対より多くのサイドタブを備えるキャパシタ部分に対しては、巻線の対向する側に逆の極性を有するタブを配置しなければならない。これは、２つの逆極性のタブをキャパシタの２つの連続する折り畳み部分に交互に挿入することによって実現される。これらの逆極性のタブは、折り畳まれたキャパシタ部分の中間点をまたぐことになり、キャパシタユニットのインダクタンスに著しく寄与する大きなカレントループ断面をもたらすことになる。

【0053】

対応するインダクタンスが以下の式によって概算されることが容易に示される。

【0054】

【数3】

ここで、ｔは、キャパシタ積層体の折り畳まれた箔の最終的な全体厚さである。

【0055】

インダクタンスは、キャパシタ積層体の半価層に比例する。略５インチ（１２．７ｃｍ）四方のレイアウトおよび厚さ３ないし４ｃｍの範囲である市販のキャパシタでは、１５ないし２５ｎＨの範囲のインダクタンスが計算され、これは、キャパシタ製造者の見積もりの値の範囲と類似している。

【0056】

前述のように、本発明は、非常に低い自己インダクタンスを生じさせ、電流および電圧増倍をもたらす一体型高電圧キャパシタ回路アセンブリを提供する。第１のキャパシタの場合においては、積層体の隣接するセルは、箔電極の１つの長手側面上で箔電極を接続することによって、直列接続される。接続は、箔電極の１つの長手側面のみで形成してよく、または任意選択的に両方の長手側面上で形成してもよい。しかし、後者の代替例は、性能の点でさらなる利点はもたらさないであろう。本明細書中で説明されるその他の実施形態には同一の選択肢が準用される。第２のキャパシタでは、積層体の隣接するセルは、箔電極の両方の長手側面上で箔電極を接続することによって直列接続される。

【0057】

図６、７および８は、箔電極の長手側面または長手側面の各々上で、隣接するセルの箔電極をブリッジ素子によって接続する方法を示す概略図である。ブリッジ素子（使用されるサイドタブの対と等価としてみなされ得る）は、隣接するセルの箔電極を、実質的に長手方向中央で互いに接続する。ブリッジ素子は、箔電極の各々を、実質的に折り畳まれた部分の１つの長さにわたって接続する。図６に示すように、好ましくは、ブリッジ素子は、折り曲げられて隣接するセルのそれぞれの箔電極を接続するための１対の脚部が画定されるシート状部材１８である。シート状部材１８は、金属箔連結部材とすることができる。金属箔連結部材を挿入する以外に、折り曲げられて１対の脚部が画定される外部保護部材１９もまた絶縁体として作用する。絶縁体は、キャパシタの性能を保持する電圧を実質的に増加させることになるが、インダクタンスを実質的に増加させない。好ましくは、各キャパシタセルに対するアルミニウム箔およびＭｙｌａｒ／紙アセンブリの長さは、１ないし２０メートルの範囲であり、これにより低インダクタンスがもたらされ、放電電流パルスの許容可能な走行時間遅延拡大が生じる。

【0058】

折り畳み部分の幅および長さに応じて、箔電極の折り畳み部分の各々（すなわちキャパシタセル）は、一般的に長方形または正方形の形状のいずれかであり得る。各キャパシタが折り畳まれたキャパシタセルの積層体から構成される第１および第２のキャパシタ１１、１２は、直列に接続される。第１および第２のキャパシタ１１、１２は、互いに隣接して配置され、それらの箔電極の折り畳み部分は相互に平行である。好ましい実施形態では、第１および第２のキャパシタ１１、１２は、一方が他方の上にのるように、垂直に積層される。このような配置により、各キャパシタにおける隣接するセルの相互接続と類似のやり方でそれらの相互接続が容易となる。

【0059】

図９は、本発明の実施形態によるキャパシタアセンブリの実施形態のレイアウトの断面図を示す。キャパシタアセンブリは、ケース本体７０内に密閉され、ケース本体を通してアセンブリに外部電気接続を提供するための端子手段を備える。好ましくは、第１および第２のキャパシタは、前記１つの長手側面上でブリッジ素子１３ｂによって相互接続される。ブリッジ素子１３ｂは、キャパシタの１つの長手側面上のみ、または両方の長手側面上に設けられ得る。しかし、後者の代替例が、性能の点でさらなる利点を有するわけではない。本明細書中で説明されるその他の実施形態には同一の選択肢が準用される。

【0060】

図９に示す実施形態の場合では、ブリッジ素子１３ｂは、左側の長手側面上のみで第１および第２のキャパシタ１１、１２を相互接続する。好ましくは、これらのキャパシタ１１、１２は、硬いケース本体７０内に密閉される。外部回路部材を接続するよう意図されたタブは、ケース７０の内側のＯリングシールを備えた外部バー電極に接続されるバー電極１７と接続される。

【0061】

この特定の実施形態では、レーザチャネル６０およびトリガースイッチ５０が、キャパシタアセンブリに接続される外部回路部材である。トリガースイッチを使用する場合、好ましくは、トリガースイッチは、低インダクタンス設計のレールギャップスイッチであり、スイッチにわたる放電ループインダクタンスが最小限に維持される。

【0062】

第１対の外部電極は、第１および第２のキャパシタ１１、１２に直列に接続され、第２対の外部電極は、第２のキャパシタに接続される。第１対の外部電極は、箔電極の左側の長手側面に可能な限り近く接続され、第２対の外部電極は、箔電極の右側の長手側面に可能な限り近く接続される。その結果、放電電流ループインダクタンスは、最小限に維持される。第１および第２のキャパシタ１１、１２を連結するブリッジ素子１３ｂは、第１対の外部電極が接続される側と同一の側に位置する。これにより、キャパシタの積層体の中および外に流れる電流によって生じる放電ループ断面が最小化される。

【0063】

左側長手側面上の外部電極の長さは、レーザ放電チャネル６０の長さと実質的に一致するのが適当である一方で、右側長手側面上の外部電極の長さは、トリガーギャップスイッチ５０の長さと実質的に一致するのが適当である。

【0064】

好ましくは、基本キャパシタ部分の寸法は、外部電極の長さと実質的に等しく連結された第１および第２のキャパシタの長さで最適化される。一例としてレーザチャネル６０の使用に関して、典型的な１８インチ（４６ｃｍ）の長さのレーザ放電電極に対して、１８インチ（４６ｃｍ）の幅のアルミニウム箔ならびに２０インチ（５１ｃｍ）の幅のＭｙｌａｒおよび紙箔が使用される。箔は、２０インチ（５１ｃｍ）間隔で折り畳まれ、略２０インチ（５１ｃｍ）四方のキャパシタ領域を形成する。挿入されたサイドブリッジ素子１３は、１８インチ（４６ｃｍ）幅であり、折り畳まれたキャパシタ領域よりも両端が１インチ（２．５ｃｍ）だけ短い。

【0065】

ここで、キャパシタアセンブリがレーザチャネル６０およびトリガーキャップスイッチ５０に接続されることが意図されている、ＬＣ反転および容量移行型放電回路構成に、本発明によるキャパシタアセンブリを使用する方法について検討する。

【0066】

ＬＣ反転構成（図１１、図９に構造に関して示されている）では、Ｃ_１およびＣ_２がほぼ等しくなるように選択される。
キャパシタ領域の全ては、レーザチャネル６０の同一の側面上でブリッジ素子１３によって連結される。これにより、キャパシタ領域の積層体の中および外に流れる電流によって生じる回路ループ断面が確実に最小化され得る。また、誘導磁束鎖がキャパシタ箔電極の対の間のみに存在すること、およびキャパシタ領域とレーザチャネル６０との間に接続によってもたらされる小さなループ断面が確実になるだろう。その結果、ブリッジ素子１３は、レーザチャネルと同一の側上で、Ｃ_１およびＣ_２において（１３ａ）、ならびにキャパシタＣ_１およびＣ_２の間（１３ｂ）でキャパシタセルを連結する。トリガーギャップスイッチを介した高速電流放電を得るために、ブリッジ素子１３ａはまた、トリガーギャップスイッチ側でＣ_２においてキャパシタセルを連結する。従って、ＬＣ反転構成の場合、第２のキャパシタＣ_２におけるキャパシタセルのブリッジ素子１３ａの連結は、両側にあり、トリガーギャップスイッチおよびレーザチャネルの両方にわたる高速放電が得られる。

【0067】

容量移行型回路構成（図１２）では、レーザチャネル６０およびトリガーギャップスイッチ５０の位置が交換され、ｄは、Ｃ_２より３ないし４倍大きくなるように選択される。

【0068】

第２のキャパシタＣ_２のキャパシタセルのブリッジ素子１３ａの連結は、トリガーギャップ５０およびレーザチャネル６０の両方にわたる高速放電が得られるように、両側に提供される。その一方で、Ｃ_１におけるキャパシタセルは、高速電荷移動を実現するために、トリガーギャップスイッチ５０が接続された側のみで連結すればよい。

【0069】

ＬＣ反転回路では、先に説明した寸法と同一のレーザチャネルを長さ４６ｃｍの電極とともに使用し、７回折り畳まれ、２τのＭｙｌａｒ／紙誘電体を有する２つの略正方形かつ等価のキャパシタが採用される。５０ｋＶ定格を得るために、基本キャパシタセルの７つの積層体を使用し、２つのキャパシタの各々に対して略１９０ｎＦの静電容量および１ｎＨ未満の自己インダクタンスが得られる。１ｎＨの公称値が、これ以降各キャパシタの自己インダクタンスと想定され、市販のキャパシタに関連する数十から数百ｎＨのインダクタンスと対比される。

【0070】

放電ループインダクタンスを最小限に維持するために、レーザチャネルの断面は、可能な限り小さく設計され、キャパシタの２つの適当な端部にわたって可能な限り近接して接続される。４×５ｃｍ^２の放電ループ断面と仮定すると、５．５ｎＨの放電ループインダクタンスが得られる。５０ｋＶで充電を作動すると、７．５ｎＨの総回路インダクタンスにわたって、最大９０ｋＶの電圧振幅が２つの直列接続されたキャパシタから予測することができる。高いピーク放電電流７ｋＡ／ｃｍを有する３２０ｋＡのピーク放電電流が得られる。

【0071】

上記システムの作動において、レーザチャネルは、電圧が完全に最大まで変動した場合、または電荷が第２のループに完全に移動した場合のみ故障すると想定される。これは、レーザ電極の条件および作動ガス圧に決定的に依存する。レールギャップスイッチなどの高速スイッチング装置の使用は、より速い電圧振幅および高速電荷移動工程を確保する上で重要となる。これらの条件が最適化されない場合、レーザチャネルは早期点火し、ピーク放電電流が実質的に減少することになる。上記の好ましい実施形態は、可能な範囲で最も低い回路インダクタンスを有する構造を構成する。当業者であれば、従来の折り畳み箔キャパシタの２つの別々のユニットを組立てて、対応する放電回路を構成することが可能である。しかし、一般的なシングルエンドまたはダブルエンドタイプの２つの電極を備えた折り畳み箔キャパシタの使用により、実質的に高い回路インダクタンスが発生することを見出すであろう。

【0072】

キャパシタＣ_１’およびＣ_２’を備えた容量移行型回路の場合にも類似の分析を行うことができる。Ｃ_１’がＬＣ反転回路の場合に採用されるＱ値の２倍であり、Ｃ_２’がＬＣ反転回路のＣ_２より１／２小さい場合を考慮する。容量移行型回路をＬＣ反転回路の場合と同一の電圧に変更することによって、高電圧パルスがＣ_２’に生じることになり、高ピーク放電電流がもたらされる。このピーク放電電流は一般的に、同一の入力充電エネルギーを有するＬＣ反転回路よりもわずかに小さい。放電電流をさらに増加させるために、二層ＬＣ反転および二層容量移行型放電構成の実施形態について記載する（図１３）。本発明の実施形態は、互いに連続して積層された２つのユニットのキャパシタアセンブリを使用する。上部のスタック４６の下部の外部電極４５を下部のスタック４８の上部の外部電極４７に接続することによって、２つの外部電極が構成される。

【0073】

しかし、本発明の好ましい実施形態では、図１４に示すように、４つのキャパシタ４９ａから４９ｄを１つのケースに組み込む。二層ＬＣ反転回路を図１５に、二層容量移行型回路を図１６に示すように、四層キャパシタアセンブリ８０は、両側でレーザチャネルおよびレールギャップに接続する３つの外部電極を備える。３つの電極の四層キャパシタアセンブリに対して、図１５および１６に示すように、外側の２つの電極は、レーザチャネルおよびトリガーギャップに接続する共通の便利な手段である。効果的に、二層ＬＣ反転は、２つのキャパシタの電圧反転に起因して、約２倍の電圧で作動する。それぞれ２つの直列のキャパシタの２つの平行な組では、静電容量および自己インダクタンスは、１つのキャパシタとほぼ同一のままであり、最大放電電流は、４８８ｋＡまたは１０．６ｋＡ／ｃｍでの放電まで増加する。二層容量移行型回路に対しても類似の分析を行うことができる。結果として得られる電圧は、対応する容量移行型回路のほぼ２倍であり、その値は、ピーキングキャパシタへの蓄電の比によって決定される。一般的に、わずかに低いピーク放電電流が得られる。

【0074】

別の実施形態では、放電電流を倍増させる代わりに、２段階ＬＣ反転または２段階容量移行型回路が、ＬＣ反転または容量移行型回路がそれぞれもたらす電圧の２倍近くをもたらす。好ましい実施形態では、図１７に示すように、４つのキャパシタ５６ａから５６ｄを１つのケースに組み込む。２段階ＬＣ反転回路を図１９に、二段階容量移行型回路を図１９に示すように、四層キャパシタアセンブリ９０は、その両側でレーザチャネルおよびトリガーギャップに接続する２つの電極を備える。

【0075】

ツインキャパシタの２つのユニットをそれぞれ＋Ｖおよび−Ｖまで充電することによって、２段階ＬＣ反転回路の場合の電圧は、１つのキャパシタ放電の約４倍となる。電圧は４倍となり、静電容量が４分の１の減少し、キャパシタの自己インダクタンスが４倍増加する。１８０ｋＶ、４７．８ｎＦおよび９．５ｎＨにおいて、ピーク放電電流は、４０６ｋＡ程度の高いピーク電流をもたらすことができる。ピーク放電電流は、二層ＬＣ反転回路よりも低い。しかし、結果として得られる放電電圧は、充電電圧の４倍である。

【0076】

２段階容量移行型回路に対して類似の分析を行うことができる。結果として得られる電圧は、対応する容量移行型回路のほぼ２倍であり、その値は、ピーキングキャパシタへの蓄電の比率によって決定される。

【0077】

図９または図１７に示すように、２つの外部電極が対向する長手側面上にある４電極キャパシタアセンブリの場合では、放電を減少させ、ループインダクタンスを切り替えるために、さらなる調整を行うことができる。これは、外部電極バー１７をキャパシタアセンブリに接続する一対のシート状導電部材２１を、図２０における縦断面図における２つの反転Ｌ型へと長手方向に曲げることによって成し遂げられる。ケース壁がキャパシタアセンブリに十分近接している場合、図２１に示すように、絶縁されたシート状導電部材２２の対は、キャパシタアセンブリの箔電極が出る方向と逆の方向に長手方向に曲げられ、外部電極バー１７に接続される。図２２に示すように、アセンブリが厚いかまたは多数のセルから構成されるために、導電シート状部材２３の対が比較的大きなギャップを有するキャパシタアセンブリから出る場合、要素は、２つの反転Ｕ型へと長手方向に曲げられる。２つの要素２１、２２、２３をケース内部の短絡から保護するために、絶縁膜２４が挿入され、同様に曲げられ得る。

【0078】

図１４に示すような２つの３電極の組み１７ａ、１７ｂ、１７ｃおよび１７ｄ、１７ｅ、１７ｆがアセンブリの対向する長手側面上にある、６電極キャパシタアセンブリの場合にも類似の調整を行うことができる。これは、図２３の縦断面図に示すように、外部電極バー１７ａ、１７ｃ、１７ｄ、１７ｆに接続する上部および下部のシート状導電部材３１を２つの反転Ｌ型に長手方向に曲げることによって成し遂げられる。図２４に示すように、ケース壁がキャパシタアセンブリに十分近接している場合、絶縁されたシート状導電部材３２が、キャパシタアセンブリの箔電極が伸びる方向と逆の方向に長手方向に曲げられ、外部電極バーに接続される。図２５に示すように、アセンブリが、厚いかまたは多数のセルから構成されていることに起因して、上部および下部導電要素３３が比較的大きなギャップを有するキャパシタアセンブリから出ている場合、該要素は、２つの反転Ｕ型へと長手方向に曲げられる。図２３、２４、および２５の全ての例において、中間の要素３５は、中間の電極バー１７ｂ、１７ｅと直接接続されることになる。要素３１、３２、３３をケース内部の短絡から保護するために、絶縁膜３４が挿入され、同様に曲げられる。

【0079】

上述のアセンブリにおいてＬ型またはＵ型の要素の折り畳みのいずれかが使用されると、電流が移動する距離を増加させることができるが、より小さな回路ループによって回路インダクタンスは減少する。

【0080】

外部のケース壁に沿ってではなく個々のデバイス内で放電またはスイッチが起こるように、図２０から２５における外側の電極バー間の間隔を十分な絶縁ができるように設けることに注意しなければならない。

【0081】

本発明は、以下の特許請求の範囲において規定した範囲から逸脱しない範囲で、本明細書に記載した以外のさまざまな方法で実現することができる。例として、本発明のキャパシタアセンブリにおいて使用される誘電体材料は、濁ったポリプロピレン膜を含む可塑性樹脂膜などの新規の技術同等物と置き換えることができる。

【符号の説明】

【0082】

１０ 箔電極
１１ 第１のキャパシタ
１２ 第２のキャパシタ
１３ ブリッジ素子
１７ 外部電極
１８ シート状部材
１９ 外部保護部材
２０、３０ 誘電体
４０ キャパシタセル
４９ キャパシタ
５０ トリガースイッチ
５６ キャパシタ
６０ レーザチャネル
７０ 筐体
８０、９０ 高電圧キャパシタアセンブリ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図10】