【実施例1】
【0030】
図1は本発明を用いた、携帯電話等に使用される液晶表示装置の平面図である。
図1において、TFT基板100上に対向基板200が設置されている。TFT基板100と対向基板200の間に液晶層が挟持されている。TFT基板100と対向基板200とは額縁部に形成されたシール材20によって接着している。TFT基板100は対向基板200よりも大きく形成されており、TFT基板100が対向基板200よりも大きくなっている部分には、TFT基板100に電源、映像信号、走査信号等を供給するための端子部150が形成されている。
【0031】
また、端子部150には、走査線、映像信号線等を駆動するためのICドライバ50が設置されている。ICドライバ50は3つの領域に分かれており、中央には映像信号駆動回路52が設置され、両脇には走査信号駆動回路51が設置されている。
【0032】
図1の表示領域10において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線31によって、ICドライバ50の走査信号駆動回路51と接続している。
図1において、表示領域10を液晶表示装置の中央に配置するために、走査線引出し線31は表示領域10の両側に配置され、このために、ICドライバ50には、走査信号駆動回路51が両脇に設置されている。一方映像信号線とICドライバ50を接続する映像信号線引出し線41は画面下側に集められている。映像信号線引出し線41はICドライバ50の中央部に配置されている映像信号駆動回路52と接続する。
【0033】
走査信号はTFTをONあるいはOFFするためのゲート電圧を供給するので、電圧が高い。したがって、走査信号は、映像信号等に比べて、液晶表示装置の内部でのノイズの原因になりやすい。特に、走査線引出し線31が存在する画面周辺は、後で説明するように、走査信号の影響を受けやすい。その結果、画面周辺において、
図1の点線で示すような領域に白抜け11が生ずる。白抜け11の部分はコントラストが劣化した状態である。
【0034】
図2はこのような白抜けが生じないようにした本発明の構成を示す断面図である。
図2に示す液晶表示装置は、IPS方式の液晶表示装置である。
図4は同様な液晶表示装置のTFT基板の平面図である。
図2は右側から表示領域10の一部を構成する画素部Aと、コモン配線60とシールド電極107あるいは対向電極108を接続するコモン配線接続部Bと、走査線引出し線部Cに分かれている。なお、
図4に示すように、対向電極108とシールド電極107は連続膜として形成されるので、シールド電極107にコモン電圧を供給すると、対向電極108にも同時にコモン電圧が供給される。
【0035】
まず、
図2の画素部の構成について説明する。
図2において、ガラスで形成されるTFT基板100の上に、ゲート電極101が形成されている。ゲート電極101は走査線30と同層で形成されている。ゲート電極101はAl合金の上にMo合金が積層されている。
【0036】
ゲート電極101を覆ってゲート絶縁膜102がSiNによって形成されている。ゲート絶縁膜102の上に、ゲート電極101と対向する位置に半導体層103がa−Si膜によって形成されている。a−Si膜はプラズマCVDによって形成される。a−Si膜はTFTのチャネル部を形成するが、チャネル部を挟んでa−Si膜上にソース電極104とドレイン電極105が形成される。なお、a−Si膜とソース電極104あるいはドレイン電極105との間には図示しないn+Si層が形成される。半導体層103とソース電極104あるいはドレイン電極105とのオーミックコンタクトを取るためである。
【0037】
ソース電極104は映像信号線40が兼用し、ドレイン電極105は画素電極110と接続される。ソース電極104もドレイン電極105も同層で同時に形成される。本実施例では、ソース電極104あるいはドレイン電極105はMo合金で形成される。ソース電極104あるいはドレイン電極105の電気抵抗を下げたい場合は、例えば、Al合金をMo合金でサンドイッチした電極構造が用いられる。
【0038】
TFTを覆って無機パッシベーション膜106がSiNによって形成される。無機パッシベーション膜106はTFTの、特にチャネル部を不純物から保護する。無機パッシベーション膜106の上には有機パッシベーション膜が形成される場合もあるが、本実施例では無機パッシベーション膜106のみである。
【0039】
無機パッシベーション膜106の上には対向電極108が形成される。対向電極108は透明導電膜であるITO(Indium Tin Oxide)を表示領域10全体にスパッタリングすることによって形成される。すなわち、対向電極108は面状に形成される。対向電極108を全面にスパッタリングによって形成した後、画素電極110とドレイン電極105を導通するためのスルーホール部だけは対向電極108をエッチングによって除去する。なお、このとき、後で述べるシールド電極107を同時に形成する。
【0040】
対向電極108を覆って上部絶縁膜109がSiNによって形成される。上部絶縁膜109が形成された後、エッチングによってスルーホールを形成する。この上部絶縁膜109をレジストにして無機パッシベーション膜106をエッチングして第1スルーホールTH1を形成する。その後、上部絶縁膜109および第1スルーホールTH1を覆って画素電極110となるITOをスパッタリングによって形成する。スパッタリングしたITOをパターニングして画素電極110を形成する。画素電極110となるITOは第1スルーホールTH1、第2スルーホールTH2、第3スルーホールTH3にも同時に被着され、同時にパターニングされ、第2スルーホールTH2および第2スルーホールTH3においては、接続電極111となる。第1スルーホールTH1において、TFTから延在してきたドレイン電極105と画素電極110が導通し、映像信号が画素電極110に供給されることになる。
【0041】
図3に画素電極110の1例を示す。画素電極110は、両端が閉じた櫛歯状の電極である。櫛歯と櫛歯の間にスリット112が形成されている。画素電極110の下方には、図示しない平面状の対向電極108が形成されている。画素電極110に映像信号が印加されると、スリット112を通して対向電極108との間に生ずる電気力線によって液晶分子301が回転する。これによって液晶層300を通過する光を制御して画像を形成する。
【0042】
図2の画素部はこの様子を断面図として説明したものである。櫛歯状の電極と櫛歯状の電極の間はスリット112となっている。対向電極108にはコモン電圧が印加され、画素電極110には映像信号による電圧が印加される。画素電極110に電圧が印加されると
図2に示すように、電気力線が発生して液晶分子301を電気力線の方向に回転させてバックライトからの光の透過を制御する。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極110の上には液晶分子301を配向させるための配向膜113が形成されている。
【0043】
図2において、液晶層300を挟んで対向基板200が設置されている。対向基板200の内側には、カラーフィルタ201が形成されている。カラーフィルタ201は画素毎に、赤、緑、青のカラーフィルタ201が形成されており、カラー画像が形成される。カラーフィルタ201とカラーフィルタ201の間にはブラックマトリクス202が形成され、画像のコントラストを向上させている。ただし、
図2は表示領域10周辺の断面図なので、カラーフィルタ201は1色分のみ記載され、大部分は、遮光膜としてのブラックマトリクス202によって覆われている。
【0044】
カラーフィルタ201およびブラックマトリクス202を覆ってオーバーコート膜203が形成されている。カラーフィルタ201およびブラックマトリクス202の表面は凹凸となっているために、オーバーコート膜203によって表面を平らにしている。オーバーコート膜203の上には、液晶分子301を配向させるための配向膜113が形成されている。なお、
図2はIPSであるから、対向電極108はTFT基板100側に形成されており、対向基板200側には形成されていない。
【0045】
図2に示すように、IPSでは、対向基板200の内側には導電膜が形成されていない。そうすると、対向基板200の電位が不安定になる。また、外部からの電磁ノイズが液晶層300に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板200の外側に表面導電膜210が形成される。表面導電膜210は、透明導電膜であるITOをスパッタリングすることによって形成される。
【0046】
このように、液晶表示装置の外部からの電磁ノイズ等に対しては表面導電膜210によってシールドすることが出来るが、液晶表示装置の内部で発生する、ゲート電圧等の影響による液晶表示装置内部の帯電については、表面導電膜210によっては対策することは出来ない。このような問題は以下に説明する本発明の構成によって対策する。
【0047】
対向電極108にはコモン配線60からコモン電圧が印加される。コモン配線60は走査線30あるいはゲート電極101と同層で形成される。
図2における対向電極108と走査線引出し線31を覆うシールド電極107とは
図4に示すように、連続膜として形成されている。したがって、
図2に示すように、コモン配線60とシールド電極107を接続すると、同時に、コモン配線60と対向電極108を接続することになる。
【0048】
コモン配線60とシールド電極107との接続は、次のとおりである。上部絶縁膜109、無機パッシベーション膜106、ゲート絶縁膜102にスルーホールを形成してコモン配線60の一部を露出させる。一方、上部絶縁膜109にスルーホールを形成してシールド電極107の一部を露出させる。そして、画素電極110を形成するためのITO膜をスパッタリングするときに同時にITOを被着し、このITO膜を画素電極110と同時にパターニングすることによって接続電極111を形成し、シールド電極107と対向電極108を接続する。
【0049】
図2において、走査線引出し線部Cは、本発明の特徴を示す部分である。
図2の走査線引出し線31は2層構造となっている。特に小型の液晶表示装置では、表示領域10周辺の額縁部を狭くしたいという要求が強い。走査線引出し線31は表示領域10の外側の額縁部に配置される。走査線引出し線31を同一層に配置する場合は、各走査線引出し線31の間隔を取る必要があり、額縁部を小さくするには限界がある。
【0050】
図2の走査線引出し線部Cでは、走査線引出し線31を第1走査線引出し線311と第2走査線引出し線312の2層に分けて配置することによって走査線引出し線31の占めるスペースを小さくしている。
図2において、第1走査線引出し線311は走査線30あるいはゲート電極101と同層で形成され、第2走査線引出し線312は映像信号線40あるいはドレイン電極105と同層で形成される。なお、走査線30と第2走査線引出し線312とは、
図2には図示されていないスルーホールによって接続される。
【0051】
第1走査線引出し線311と第2走査線引出し線312との間にはゲート絶縁膜102が存在しているので、平面的には、第1走査線引出し線311と第2走査線引出し線312とは隙間無く配置することも出来、重ねて配置することも出来る。したがって、額縁領域を狭くすることが出来る。
【0052】
走査線30および走査線引出し線31には、TFTをON、OFFさせる比較的電圧の高い、ゲート電圧が印加される。特に、走査線引出し線31がシールド電極107等で覆われていない場合は、ゲート電圧の影響によって対向電極108の一部が帯電する。特に、対向基板200に形成されているブラックマトリクス202が絶縁物である樹脂等で形成されていると、このブラックマトリクス202が帯電し易い。対向基板200が帯電すると、この影響が液晶層300に及び、映像信号に対するノイズとなって、画面周辺に白抜けが生ずる。
【0053】
本発明は、対向電極108と同時に形成されたシールド電極107をシール材20の下まで延在させ、走査線引出し線31を完全に被覆することによって、ゲート電圧の影響が対向基板200に及ぶことを防止している。なお、シールド電極107は対抗電極108と同じITO膜によって形成されている。また、第2走査線引出し線312とシールド電極107との間にはSiNで形成された無機パッシベーション膜106が存在している。
【0054】
シールド電極107は上部絶縁膜109によって被覆されている。したがって、シール材20とシールド電極107を構成するITOとは直接接触していない。したがって、シール材20は、絶縁物である上部絶縁膜109と接触することになり、シール部の信頼性は高い。
【0055】
シールド電極107は、シール材20の下まで延在することによって走査線引出し線31のシールド効果を高くしている。しかし、シールド線は、シール材20を越えて外側までは延在していない。シールド電極107を構成するITO膜と、上部絶縁膜109あるいは、無機パッシベーション膜106との界面における接着強度の問題が、封止の信頼性に影響を及ぼすことを避けるためである。
【0056】
したがって、シールド電極107は、
図2に示すように、シール材20の下部において、シール材20とオーバーラップした領域L1とオーバーラップしていない領域L2とが存在している。シール部の信頼性を高く保つためには、L2>L1であることが望ましい。
【0057】
図4は本発明による液晶表示装置のTFT基板100の平面図である。
図4において、TFT基板100は、シール材20まで記載されている。シール材20は一点鎖線によって示されている。
図4において、表示領域10には、走査線30が横方向に延在し、縦方向に配列している。また、映像信号線40が縦方向に延在し、横方向に配列している。走査線30は表示領域10の両側に存在する走査線引出し線31と接続する。また、映像信号線40は、表示領域10の下側に存在する映像信号線引出し線41と接続している。
【0058】
表示領域10の両側に存在する走査線引出し線31は表示領域10の下方に延在して、ICドライバ50の走査信号駆動回路51に接続する。表示領域10の下側に存在する映像信号線引出し線41は表示領域10のさらに下側に存在する映像信号駆動回路52と接続する。
図4において、走査線引出し線31は、平面的には互いに隙間なく存在している。
図2で説明したように、走査線引出し線31は2層構造となっており、絶縁膜によって相互に絶縁されているので、このような配置が可能になる。
【0059】
図4において、表示領域10の左側には、コモン配線60が延在し、コモン配線60は第2スルーホールTH2および第3スルーホールTH3を介してシールド電極107、および、シールド電極107と連続膜として形成されている対向電極108と接続している。表示領域10全体は対向電極108によって覆われており、表示領域10の両側に存在する走査線引出し線31はシールド電極107によって覆われている。対向電極108とシールド電極107は連続膜で形成されており、この様子をハッチングによって示している。したがって、シール材20の内側においては、走査線30および走査線引出し線31は全てITOで形成された対向電極108あるいはシールド電極107によって覆われている。シールド電極107は走査線引出し線31を覆っているが、映像信号線引出し線41は覆っていない。映像信号は電圧が低く、対向基板200を帯電させる可能性は小さいからである。場合によっては、シールド電極107が映像信号線引出し線41を覆うと、映像信号線引出し線41間の容量が増加して映像信号の処理速度に悪影響を及ぼす可能性がある。
【0060】
シールド電極107はシール材20と平面的にはオーバーラップしている。シール材20がシールド電極107とオーバーラップしている量はL1であり、オーバーラップしていない量はL2である。本実施例では
図2で説明したようにL2>L1となっている。また、シールド電極107とシール材20との間には、SiNで形成された上部絶縁膜109が存在しており、シールの信頼性を確保している。
【0061】
走査線引出し線31はシール材20の下にも存在している。額縁の幅を小さくするためである。ただし、シール材20との間には、ゲート電極101と同層で形成された第1走査線引出し線311の場合はゲート絶縁膜102、無機パッシベーション膜106、上部絶縁膜109の3層の絶縁膜が存在し、ドレイン電極105と同層で形成された第2走査線引出し線312の場合は、無機パッシベーション膜106、上部絶縁膜109の2層の絶縁膜が存在しているので、シール材は絶縁物と接することになり、シール不良の問題は生じない。
【0062】
以上のように、本実施例によれば、シール材20の内側において、走査線引出し線31は全てシールド電極107によって覆われているので、ゲート電圧によって対向電極108が帯電するという問題は回避することが出来る。また、平面で形成された対向電極108と連続してシールド電極107を形成するので、シールド電極107と表示領域10に形成された対向電極108とを切れ目無く接続することが出来るので、シールド効果が優れている。
【0063】
さらに本実施例によれば、ITOで形成されるシールド電極107とシール材20が直接接することはなく、シール材20は、絶縁膜とのみ接触するので、シール部の信頼性を低下させることが無い。
【0064】
図5は本発明に対する比較例である。
図5は
図2と同様、
図1に示す液晶表示装置の周辺の断面図である。
図5の構成は、
図2の構成と、シールド電極107を除いて同一である。
図5において、シールド電極107はシール材20とオーバーラップしておらず、シール材20の内側とシールド電極の端部との間は、走査線引出し線31が無機パッシベーション膜106および上部絶縁膜109を介して対向基板200に向かい合っている領域dが存在する。したがって、この領域dにおけるゲート電位の影響によって対向基板200の内側が帯電する。そうすると、対向基板200内側の帯電の影響が液晶層300に及び、画面周辺に
図1に示すような白抜けが生ずる。
【0065】
図6は、比較例におけるTFT基板100の平面図である。
図6は、シールド電極107の範囲を除いて
図4と同一である。
図6において、TFT基板100の周辺にはシール材20が形成されている。シール材は一点鎖線で示されている。表示領域10の両側には走査線引出し線31が設置されている。シールド電極107は、シール材20の内側と表示領域10の端部を全て覆うのではなく、一部のみ覆っている。すなわち、シール材20の内側において、走査線引出し線31が覆われていない領域dが存在する。そうするとこの領域dにおける走査線引出し線31に印加されるゲート電圧によって対向基板200の内側が帯電し、
図5の説明で述べたように、表示領域10周辺に白抜けが生ずる。このように、対向電極108と同層で、走査線引出し線31上にシールド電極107を設置しても、シールド電極107をシール材20とオーバーラップさせる範囲までに延在させないと白抜けに対して十分な効果を上げることが出来ない。
【実施例2】
【0066】
実施例1におけるIPS方式の液晶表示装置では、無機パッシベーション膜106上に平面状の対向電極108を形成し、その上に上部絶縁膜109を形成し、その上に櫛歯状の画素電極110を形成している。実施例1の液晶表示装置の電極配置とは逆に、無機パッシベーション膜106上に平面状の画素電極110を形成し、上部絶縁膜109を挟んで櫛歯状の対向電極108を形成してもよい。この場合の対向電極108の形状は、
図3の櫛歯電極と同様の形状でよい。
【0067】
図7において、画素部においては、無機パッシベーション膜106の上に平面状の画素電極110が形成される。平面状の画素電極110の上には上部絶縁膜109が形成され、上部絶縁膜109の上に櫛歯状の対向電極108が形成される。走査線引出し線31を覆うシールド電極107は、画素電極110の形成と同時にITO膜によって形成される。シールド電極107は、画素電極110と同時に形成されるが、シールド電極107には、コモン配線60から第2スルーホールTH2および第3スルーホールTH3を通してコモン電位が供給される。したがって、実施例2においては、画素電極110を構成するITO膜とシールド電極107を構成するITO膜とは連続膜とはなっていない。
【0068】
図7のような構成は次のようなプロセスによって形成することが出来る。無機パッシベーション膜106までの形成は
図2に示す実施例1と同様である。無機パッシベーション膜106を形成したあと、画素電極110とTFTのドレイン電極105を接続するための第1スルーホールTH1を形成する。その後、ITOをスパッタリングする。被着されたITO膜をパターニングすることによって、画素電極110、スルーホール部のコンタクトおよびシールド電極107を形成する。この場合画素電極110とシールド電極107とは連続膜とはなっていない。
【0069】
その後、上部絶縁膜109をSiNによって形成する。次に、実施例1と同様に、第2スルーホールTH2および第3スルーホールTH3を形成する。その後、対向電極108となるITOをスパッタリングによって被着する。このITOをパターニングすることによって、櫛歯状の対向電極108およびスルーホールのコンタクトを形成する。スルーホールのうち、TFTのドレイン電極105と画素電極110を接続する第1スルーホールTH1のみが実施例1の
図2と異なる。
【0070】
シールド電極107が平面的に見て、シール材20の下にまで形成されていることは実施例1と同様である。また、シールド電極107にコモン電圧が印加されることも実施例1と同様である。したがって、平面状の画素電極110が下側に配置され、その上に絶縁膜を介して対向電極108が櫛歯状に形成されたタイプのIPS方式の液晶表示装置においても、実施例1と同様の効果を得ることが出来る。
【0071】
以上で説明した、ゲート電極、及びそれと同層のコモン配線、第2走査線引出し線を形成するAl合金をAlNd合金、Mo合金をMoCr合金としてもよい。同様にソース電極あるいはドレイン電極のMo合金をMoCr合金、或いはAlNd合金をMoCr合金でサンドイッチした構造としてもよい。勿論、それら合金に限定されるものでなく、他の純金属或いは合金を積層するような構造であってもよい。
【0072】
また、
図4、
図6等では、表示領域外のコモン配線接続部において、シールド電極107あるいは対向電極108に対してコモン配線から対向電圧を供給しているが、特に制限される訳ではなく、表示領域内において走査線30と平行にコモン配線60を配置し、表示領域内でシールド電極107あるいは対向電極108に対して対向電圧を供給するコモン配線接続部を設けてもよい。これにより、表示領域内の対向電極108の電位を安定させることが可能となる。また、図で示している表示領域外のコモン配線接続部を設けず、上述した表示領域内のコモン配線接続部だけでシールド電極107及び対向電極108に対してコモン配線60から対向電圧を供給するような構成としてもよい。これにより、表示領域外の面積を少なくすることが可能となる。
【0073】
また、コモン配線接続部における第2スルーホールTH2と第3スルーホールTH3とを第1の方向に併設しているが、第2の方向に併設する構成であってもよい。これにより、表示領域外の面積を減少させることが可能となる。
【0074】
本実施例では、
図4に示されているように、TFT基板の右側に設けられる走査線引出し線31を介して、表示領域の端子部に近い側の走査線30を駆動し、TFT基板の左側に設けられる走査線引出し線31を介して、表示領域の端子部から遠い側の走査線30を駆動し、TFT基板の左側において、表示領域と走査線引出し線31との間にコモン配線する構成とすることで走査線30とコモン配線60との交差を防いでいる。しかし、コモン配線60を表示領域の左右両側に設け、それぞれにコモン配線接続部を設ける構成であってもよい。
【0075】
本実施例においては、
図4、
図6等に示すように、端子部において、走査線引出し線31と映像線引出し線41との間にコモン配線60が設けられ、シールド電極107は走査線引出し線41を覆っているが、コモン配線60は覆っていない。