特許 5714722 トランジスタ装置、集積回路及び製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5714722

(24)【登録日】2015年3月20日

(45)【発行日】2015年5月7日

(54)【発明の名称】トランジスタ装置、集積回路及び製造方法

(51)【国際特許分類】

   H01L 21/336 20060101AFI20150416BHJP

   H01L 29/78 20060101ALI20150416BHJP

   H01L 29/786 20060101ALI20150416BHJP

   H01L 21/28 20060101ALI20150416BHJP

   H01L 29/41 20060101ALI20150416BHJP

   H01L 29/06 20060101ALI20150416BHJP

   B82Y 30/00 20110101ALI20150416BHJP

   B82Y 40/00 20110101ALI20150416BHJP

【ＦＩ】

   H01L29/78 301S

   H01L29/78 616S

   H01L29/78 618C

   H01L29/78 616V

   H01L29/78 616U

   H01L29/78 616L

   H01L29/78 301B

   H01L29/78 301X

   H01L21/28 301B

   H01L21/28 301R

   H01L29/44 S

   H01L29/44 P

   H01L29/06 601N

   B82Y30/00

   B82Y40/00

【請求項の数】32

【全頁数】23

(21)【出願番号】特願2013-546324(P2013-546324)

(86)(22)【出願日】2011年12月20日

(65)【公表番号】特表2014-508396(P2014-508396A)

(43)【公表日】2014年4月3日

(86)【国際出願番号】US2011066129

(87)【国際公開番号】WO2012088097

(87)【国際公開日】20120628

【審査請求日】2013年6月20日

(31)【優先権主張番号】12/975,278

(32)【優先日】2010年12月21日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(74)【代理人】

【識別番号】100112759

【弁理士】

【氏名又は名称】藤村 直樹

(72)【発明者】

【氏名】グラス，グレン エー．

(72)【発明者】

【氏名】マーシー，アナンド エス．

【審査官】 岩本 勉

(56)【参考文献】

【文献】 特開２００７−２１４４８１（ＪＰ，Ａ）

【文献】 米国特許出願公開第２００７／０１８７７６７（ＵＳ，Ａ１）

【文献】 米国特許出願公開第２００８／００５４３４７（ＵＳ，Ａ１）

【文献】 特表２００９−５１４２４８（ＪＰ，Ａ）

【文献】 特表２０１０−５１９７３４（ＪＰ，Ａ）

【文献】 国際公開第２０１０／０６８５３０（ＷＯ，Ａ１）

【文献】 特開２００７−１６５６６５（ＪＰ，Ａ）

【文献】 特開２００９−２０００９０（ＪＰ，Ａ）

【文献】 特開２０１０−１７１３３７（ＪＰ，Ａ）

【文献】 特表２０１２−５１０７２０（ＪＰ，Ａ）

【文献】 国際公開第２００７／０５３３８１（ＷＯ，Ａ１）

【文献】 米国特許出願公開第２００８／０１９７４１２（ＵＳ，Ａ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／３３６、２９／７６、２９／７７２−２９／７８６

(57)【特許請求の範囲】

【請求項1】

チャネル領域を有する基板と、
前記チャネル領域上にあるゲート電極と、
前記基板の上又は中で前記チャネル領域に隣接して形成されたソース及びドレイン領域であって、前記ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとの二重層構造により形成され、前記ｐ型ライナは前記二重層構造全体の厚みのうち50％未満を占める、ソース及びドレイン領域と
を有するトランジスタ装置。

【請求項2】

当該トランジスタ装置が、プレーナ、FinFET又はナノワイヤPMOSトランジスタのうちの何れかである、請求項１に記載のトランジスタ装置。

【請求項3】

メタルゲルマニウムソース及びドレインコンタクトを更に有する請求項１又は２に記載のトランジスタ装置。

【請求項4】

前記ｐ型キャップの厚みに対する前記ｐ型ライナの厚みの厚み比率が２：５未満である、請求項１−３の何れか１項に記載のトランジスタ装置。

【請求項5】

前記ｐ型キャップの厚みに対する前記ｐ型ライナの厚みの厚み比率が１：５未満である、請求項１−４の何れか１項に記載のトランジスタ装置。

【請求項6】

前記ｐ型ライナの各々が１つの単分子層の厚みないし10nmの範囲内の厚みを有し、前記ｐ型キャップの各々が50nmないし500nmの範囲内の厚みを有する、請求項１−５の何れか１項に記載のトランジスタ装置。

【請求項7】

前記ｐ型ライナ及び/又はｐ型キャップの少なくとも１つが、徐々に変化するゲルマニウム及び/又はp型ドーパントの濃度の少なくとも一方を有する、請求項１−６の何れか１項に記載のトランジスタ装置。

【請求項8】

前記ｐ型ライナの少なくとも１つが、前記基板に匹敵する基準濃度レベルから50原子％を超える高濃度レベルまで徐々に変化するゲルマニウム濃度を有する、請求項７に記載のトランジスタ装置。

【請求項9】

前記高濃度レベルが90原子％を超えるレベルである、請求項８に記載のトランジスタ装置。

【請求項10】

前記ｐ型ライナの少なくとも１つが、前記基板に匹敵する基準濃度レベルから1E20cm^-3を超える高濃度レベルまで徐々に変化するp型ドーパント濃度を有する、請求項７−９の何れか１項に記載のトランジスタ装置。

【請求項11】

前記ｐ型ライナの少なくとも１つのp型ドーパントがホウ素である、請求項１０に記載のトランジスタ装置。

【請求項12】

前記ｐ型キャップの少なくとも１つが、95原子％を超えるゲルマニウム濃度を有する、請求項７−１１の何れか１項に記載のトランジスタ装置。

【請求項13】

前記ｐ型キャップの少なくとも１つが、対応するｐ型ライナに匹敵する基準濃度レベルから80原子％を超える高濃度レベルまで徐々に変化するゲルマニウム濃度を有する、請求項７−１２の何れか１項に記載のトランジスタ装置。

【請求項14】

前記ｐ型キャップの少なくとも１つが、対応するｐ型ライナに匹敵する基準濃度レベルから1E20cm^-3を超える高濃度レベルまで徐々に変化するp型ドーパント濃度を有する、請求項７−１３の何れか１項に記載のトランジスタ装置。

【請求項15】

前記ｐ型キャップの少なくとも１つのp型ドーパントがホウ素である、請求項１４に記載のトランジスタ装置。

【請求項16】

前記ｐ型キャップの少なくとも１つが錫を含む、請求項１−１５の何れか１項に記載のトランジスタ装置。

【請求項17】

前記ｐ型キャップの少なくとも１つが、ミスフィット転移及び/又は貫通転移及び/又はツインズを含む、請求項１−１６の何れか１項に記載のトランジスタ装置。

【請求項18】

前記ｐ型キャップが、ミスフィット、貫通転移及びツインズを有しない、請求項１−１７の何れか１項に記載のトランジスタ装置。

【請求項19】

請求項１−１８の何れか１項に規定されているトランジスタを１つ以上含む集積回路を有する印刷回路基板を備えた電子装置。

【請求項20】

前記集積回路が、通信チップ及び/又はプロセッサのうち少なくとも１つを有する、請求項１９に記載の電子装置。

【請求項21】

前記電子装置がコンピュータ装置である請求項１９又は２０に記載の電子装置。

【請求項22】

チャネル領域を有する基板と、
前記チャネル領域上にあるゲート電極と、
前記基板の上又は中で前記チャネル領域に隣接して形成されたソース及びドレイン領域であって、前記ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとの二重層構造により形成され、前記ｐ型ライナは前記二重層構造全体の厚みのうち40％未満を占める、ソース及びドレイン領域と、
金属ゲルマニウムソース及びドレインコンタクトと
を有する集積回路。

【請求項23】

前記ｐ型キャップの厚みに対する前記ｐ型ライナの厚みの厚み比率が１：５未満である、請求項２２に記載の集積回路。

【請求項24】

前記ｐ型キャップの少なくとも１つが錫を更に含む、請求項２２又は２３に記載の集積回路。

【請求項25】

チャネル領域を有する基板を形成するステップと、
前記チャネル領域上にあるゲート電極を形成するステップと、
前記基板の上又は中で前記チャネル領域に隣接してソース及びドレイン領域を形成するステップであって、前記ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとの二重層構造により形成され、前記ｐ型ライナは前記二重層構造全体の厚みのうち50％未満を占める、ステップと
を有する、トランジスタ装置の製造方法。

【請求項26】

メタルゲルマニウムソース及びドレインコンタクトを形成するステップを更に有する請求項２５に記載の製造方法。

【請求項27】

前記ｐ型キャップの厚みに対する前記ｐ型ライナの厚みの厚み比率が２：５未満である、請求項２５又は２６に記載の製造方法。

【請求項28】

前記ｐ型ライナ及び/又はｐ型キャップの少なくとも１つが、徐々に変化するゲルマニウム及び/又はp型ドーパントの濃度の少なくとも一方を有する、請求項２５−２７の何れか１項に記載の製造方法。

【請求項29】

前記ｐ型キャップの少なくとも１つは錫を更に含む、請求項２５−２８の何れか１項に記載の製造方法。

【請求項30】

チャネル領域を有するシリコン含有基板と、
前記チャネル領域上にあるゲート電極と、
前記基板の上又は中で前記チャネル領域に隣接して形成されたソース及びドレイン領域であって、前記ソース及びドレイン領域の各々は、シリコン又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとの二重層構造により形成され、前記ｐ型ライナは前記二重層構造全体の厚みのうち50％未満を占める、ソース及びドレイン領域と
を有するトランジスタ装置。

【請求項31】

チャネル領域を有するゲルマニウム基板と、
前記チャネル領域上にあるゲート電極と、
前記基板の上又は中で前記チャネル領域に隣接して形成されたソース及びドレイン領域であって、前記ソース及びドレイン領域の各々は、ゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとの二重層構造により形成され、前記ｐ型ライナは前記二重層構造全体の厚みのうち50％未満を占める、ソース及びドレイン領域と
を有するトランジスタ装置。

【請求項32】

前記ｐ型ライナの各々が対応するｐ型キャップの構成に含まれている、請求項３１に記載のトランジスタ装置。

【発明の詳細な説明】

【技術分野】

【0001】

開示される実施の形態はトランジスタ装置、集積回路及び製造方法等に関連する。

【背景技術】

【0002】

トランジスタ、ダイオード、レジスタ、キャパシタ及びその他の半導体基板上に形成される受動素子及び能動素子を含む回路装置の向上しつつあるパフォーマンスは、通常、それらの装置の設計、製造及び動作における主要な関心事項である。例えば、相補型金属酸化物半導体(CMOS)に使用されるもののような金属酸化物半導体(MOS)トランジスタ半導体装置の設計及び製造又は作成の際に、接触に付随する規制抵抗或いは外部抵抗Rextとして知られているものを最小化することがしばしば望ましい。Rextが減少すると、同じトランジスタ設計により大きな電流を流すことができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２００５−０１４５９４４号明細書

【特許文献2】米国特許出願公開第２００７−０００４１２３号明細書

【特許文献3】米国特許出願公開第２０１０−０１０９０４４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

開示される実施の形態の課題は、改善されたトランジスタ装置、集積回路及びトランジスタ装置の製造方法等を提供することである。

【課題を解決するための手段】

【0005】

実施の形態によるトランジスタ装置は、
チャネル領域を有する基板と、
前記チャネル領域上にあるゲート電極と、
前記基板の上又は中で前記チャネル領域に隣接して形成されたソース及びドレイン領域であって、前記ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとによる合計厚みを有し、前記ライナは前記合計厚みのうち50％未満を占める、ソース及びドレイン領域と
を有するトランジスタ装置である。

【図面の簡単な説明】

【0006】

【図1】ソース及びドレインチップ領域を含む一般的なMOSトランジスタの抵抗素子を概略的に示す図。

【図2】本発明の実施の形態による第IV列トランジスタの製造方法を示す図。

【図3A】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図3B】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図3C】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図3D】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図3E】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図3F】本発明の様々な実施の形態に関する図2の製造方法を実行する場合に形成される構造を示す図。

【図4A】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4B】発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4C】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4D】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4E】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4F】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図4G】本発明の一実施形態により形成されるFinFETトランジスタ構造の斜視図。

【図5A】本発明の実施形態により形成されるナノワイヤトランジスタ構造の斜視図。

【図5B】本発明の実施形態により形成されるナノワイヤトランジスタ構造の斜視図。

【図6】本発明の実施の形態による1つ以上のトランジスタ構造と共に実現されたコンピュータ装置を示す図。

【発明を実施するための形態】

【0007】

理解されるように、図面は必ずしも寸法を描いているわけではなく、図面は特許請求の範囲を特定の図示されている形態に限定するようには意図されていない。例えば、通常、図面は直線、直角及び滑らかな曲面を示しているが、使用される処理装置及び方法に関する実際上の制約により、トランジスタ構造の実際の形態は完全な直線及び/又は直角ではないかもしれないし、何らかの特徴部分は表面トポロジを有する又は滑らかでないかもしれない。すなわち、図面は例示的な構造を示しているに過ぎない。

【0008】

高濃度のゲルマニウムのソース/ドレイン領域を有し、従来の装置と比較して低い規制抵抗を示す第IV列トランジスタ装置を形成する技術が開示される。一実施形態では、トランジスタ構造となるソース/ドレイン領域の各々は薄いp型シリコン又はゲルマニウム又はシリコンゲルマニウム(SiGe)のライナ層(liner layer)を含み、残りのソース/ドレイン材料部はp型ゲルマニウム又はゲルマニウム合金であり、ゲルマニウム合金は、例えば、少なくとも80原子％のゲルマニウム成分と20原子％未満の他の成分{例えばスズ及び/又はその他の適切な歪誘起材料(strain inducer)}を有する。この場合、歪み緩和効果(evidence of strain relaxation)が、ミスフィット転移(misfit dislocation)及び/又は貫通転移(threading dislocation)を含むゲルマニウムリッチキャップ層で確認される。プレーナ及び非プレーナトランジスタ構造(例えば、FinFET及びナノワイヤトランジスタ)の双方だけでなく、歪みのあるチャネル構造(strained channel structure)又は歪みのないチャネル構造(unstrained channel structure)も含む様々なトランジスタ構造及び適切な製造工程が、本願による開示内容により明らかになるであろう。本技法はp型MOS(PMOS)装置を実現するのに特に適しているが、他のトランジスタ構造にも有利である。

【0009】

＜概要＞
上述したように、トランジスタにおいて駆動電流を増加させることは、概して、装置の外部抵抗Rextを減らすことで達成できる。しかしながら、図1を参照すれば分かるように、PMOSトランジスタのパフォーマンスは、装置内部の様々な素子の抵抗に依存する(抵抗の関数である)。チャネル抵抗R1は、チャネル内の圧縮歪み(compressive strain)の関数であるキャリア移動度により制御できる。装置の外部抵抗Rextは、チップ抵抗R2(チップ領域(tip region)はソース/ドレイン拡張部とも言及される)、ソース/ドレイン抵抗R3及び接触抵抗R4(金属と半導体との間の抵抗)を含む。これらの区分けされた全ての抵抗は、材料成分(例えば、インタフェース、キャリア濃度及び移動度に関するエネルギ障壁)と、形状成分(例えば、長さ、幅等)と、動的な電気負荷成分(電流集中成分(current crowding))とを有する。

【0010】

本発明の一実施例によれば、ソース/ドレイン領域内に通常存在するシリコン又はSiGe合金材料を、p型の薄いライナ(liner)及び高濃度のゲルマニウム(非常に高いp型のドーピング濃度を有する)で置換することで、外部抵抗成分(R2、R3及びR4)を最小化する。更に、高い圧縮歪みを有する高圧縮歪材料を導入することで、チャネルホール移動度が最大化する又は増加し、その結果チャネル抵抗(R1)を下げる。チャネル抵抗、チップ抵抗、ソース/ドレイン抵抗及び接触抵抗が減少した正味の効果は、所与の電圧(閾電圧V_tを上回る電圧V-V_t)に対する改善されたトランジスタ電流をもたらす。

【0011】

実施の形態では、薄いライナはp型ドーピングシリコン又はゲルマニウム又はSiGe合金であり、通常、ソース/ドレイン堆積層の厚み全体の50％未満の厚みである。残りのソース/ドレイン堆積層の厚みは、通常、ソース/ドレイン堆積層全体の厚みの50％より厚く、例えば、ゲルマニウム：スズ又はゲルマニウム：スズ：xのようなp型ドーピングゲルマニウム又はゲルマニウム合金であってもよく(xは例えばシリコン又はその他の僅かな成分又はプロセス/拡散の結果物である)、少なくとも80原子％のゲルマニウムと20原子％又はそれ未満の他の成分とを有する(例えば、スズ及び/又は何らかの適切な他の歪誘起材料(strain inducer)及び/又は他の僅かな意図的でない成分である)。そのような特定の実施の形態の場合、ソース/ドレインのライナと高濃度のゲルマニウムキャップとの厚みの比率は約1:5又はそれ未満であってもよい(その場合、ライナはソース/ドレイン堆積層全体の厚みの約20％又はそれ未満に及ぶ)。そのような実施の形態の場合、その厚みのライナは単分子層を1つ又は複数層含む。

【0012】

本技法は任意の装置及びシステムにおけるトランジスタ装置を製造するために使用できる。一実施形態において、n型MOS(NMOS)及びp型MOS(PMOS)トランジスタの双方を有するCMOS装置のような装置は、選択的に様々な方法で実現できる。例えば一実施形態では、PMOS堆積行程の間NMOS領域をマスクすることで、NMOSソース/ドレインの場所に堆積が行われることを回避できる。別の実施形態では、選択性は自然選択性(natural selectivity)を含んでもよい。例えば、ホウ素がドーピングされたゲルマニウムはp型SiGe(又はシリコン)ソースドレイン領域で成長するが、それは二酸化シリコン(SiO₂)又は窒化シリコン(SiN)のような絶縁層表面では成長しない；或いはn型領域において露出した高濃度にリンがドーピングされたシリコン上でも成長しない。

【0013】

本願により提供される技法は、任意のトランジスタ構造及び製造工程における装置抵抗を改善するために使用可能であり、任意のトランジスタ構造等は、プレーナ構造、フラッシュ又はレイズドソース/ドレイン(raised source/drain)、非プレーナ構造(例えば、二重ゲート及び三重ゲートトランジスタ構造のようなナノワイヤトランジスタ及びフィン状トランジスタ(finned transistor))だけでなく、歪チャネル構造及び非歪チャネル構造も含む。ソース/ドレイン領域は、凹部又はリセス部(例えば、エッチングプロセスを用いて形成される)又は窪んでいない領域(例えば、基板の表面上に形成される)であってもよい。更に、トランジスタ装置はソース及びドレインチップ領域(source and drain tip regions)を選択的に含み、ソース及びドレインチップ領域は、例えば、トランジスタの全体的な抵抗を下げる一方、ショートチャネル効果(Short Channel Effect：SCE)を改善ように設計されるが、そのようなチップ領域は必須ではない。トランジスタ装置は任意の数のゲート構造を更に含んでもよく、そのようなゲート構造はポリゲート、高誘電率金属ゲート又は高k誘電体金属ゲート(high-k dielectric metal gate)、置換金属ゲート(RMG)プロセスゲート又は他の任意のゲート構造等である。本願で説明されるような低抵抗トランジスタの技法と共に構造的特徴をいくつでも使用することができる。

【0014】

ゲートラインに垂直な透過電子顕微鏡(TEM)断面又は二次イオン質量分析計(SIMS)プロファイルは、構造内部のゲルマニウム濃度を示すために使用可能である。なぜなら、実施の形態において、シリコン及びSiGeのエピタキシャル合金の特性又はプロファイルは、高濃度のゲルマニウムの特性と容易に区別できるからである。そのようなシリコン含有基板の場合、通常の条件を止めて歪のある(転移のない)ソース/ドレイン領域を維持することで、ソース/ドレイン充填材料とシリコンチャネルとの間の格子構造の相違は、ゲルマニウムのみの場合より少なくとも2X倍増加し、ゲルマニウムとスズの合金の場合よりも増加する。ゲルマニウムリッチなキャップ層内に転移がある場合、100％ではないが歪はチャネルに移動することが可能であり、後堆積熱処理を用いて、歪SiGe制御(strained SiGe control)に対する(本願で説明されているような)緩和膜(relaxation layer)の場合でさえ適切なトランジスタパフォーマンス(所与のV-V_tにおける電流)ゲインを提供する。理解されるように、一般的に「緩和relaxed」は、膜がミスフィット転移(misfit dislocation)を有してよいことを意味するが、転移の形成及び伝搬を含むプラスチック緩和機構(plastic relaxation mechanism)をも含む。弾性緩和(elastic relaxation)は、FinFET(例えば、トライゲート(tri-gate))及びナノワイヤ構造のような非プレーナ構造で可能になりつつあり、その場合、歪材料(strained material)は基板によって完全には拘束されていない。従ってその代わりに格子定数が基板と独立に拡張又は一定に保持されるように柔軟であり、このプロセスはミスフィット転移の形成及び伝搬を必要としない。本願における以下の説明において、「緩和」という用語は、プラスチック緩和の意味で使用されており、弾性緩和の意味では使用されていない。スズ又は他の適切な歪有機材料を利用して上述したような高濃度のゲルマニウムキャップを合金化することは、選択的に、チャネル領域内の歪を増やし、これにより図1の抵抗R1の低減により装置の全体的な抵抗を更に減らすために使用することができる。以下に説明するように、欠陥のない純粋なゲルマニウムが望ましいかもしれないが、例えばシリコン基板或いは50原子百分率(原子％)のゲルマニウムを有するSiGe基板でさえその上に堆積する際に欠陥無しに成長させることは困難である。しかしながら、留意すべきことに、典型的な完全に歪んだSiGe層といくらかの欠陥を有するゲルマニウムリッチ層(例えば、ミスフィット転移及び貫通転移を有する)との特性又はパフォーマンスが匹敵していた場合、欠陥のあるゲルマニウムリッチ層は良好に機能するようになる。理解されるように、この結果は、薄膜に関する従来の理解を超えているので、通常の直感によっては得られない。何れにせよ、本発明の一実施形態は、ミスフィット転移、貫通転移及びツインズ(twins)(双正面(twin plane)に関する格子方向の変化に起因する欠陥)のような結晶特性に欠陥を有するゲルマニウムリッチキャップを有するが、他の実施形態はそのような特徴を1つ以上有するゲルマニウムリッチキャップを含んでもよい。

【0015】

＜アーキテクチャ及び製造方法＞
図2は本発明の実施の形態による第IV列トランジスタの製造方法を示す。図3Aないし3Fは様々な実施の形態に関する図2の方法を実行する場合に形成される構造の一例を示す。そのようなトランジスタの1つ以上は、例えば、プロセッサ又は通信チップ又はメモリチップを製造する際に形成される。そのような集積回路は様々な電子装置及びシステムで使用可能である。

【0016】

本方法例は、MOS装置が形成されることになる半導体基板に1つ以上のゲートスタックを形成するステップ202を含む。MOS装置は例えばPMOSトランジスタ、或るいはNMOS及びPMOSトランジスタの双方(例えば、CMOS装置の場合)を含んでもよい。図3Aはその結果形成される構造の一例を示し、この場合、その構造は基板300に形成されたPMOSトランジスタを含む。図示されているように、ゲートスタックがチャネル領域に形成され、ゲート誘電体層302、ゲート電極304及び選択的なハードマスク306を含む。ゲートスタックに隣接してスペーサ310が形成される。

【0017】

ゲート誘電体層302は、例えば、二酸化シリコン(SiO₂)又はハイkゲート誘電体材料(high-k gate dielectric material)のような適切な如何なる酸化物であってもよい。ハイkゲート誘電体材料は、例えば、ハフニウム酸化物、ハフニウムシリコン酸化物、ランタン酸化物、ランタンアルミ酸化物、ジルコニウム酸化物、ジルコニウムシリコン酸化物、タンタル酸化物、チタニウム酸化物、バリウムストロンチウムチタニウム酸化物、バリウムチタニウム酸化物、ストロンチウムチタニウム酸化物、イットリウム酸化物、アルミ酸化物、鉛スカンジウムタンタル酸化物、鉛亜鉛ナイオベート等である。一実施形態において、kが高い材料が使用される場合、品質を改善するようにゲート誘電体層302についてアニール処理又はアニールプロセスが実行されてもよい。特定の一実施形態では、kが高い誘電体層302は5オングストロームないし100オングストロームの範囲内の厚み(例えば、10オングストローム)を有してもよい。別の実施形態では、ゲート誘電体層302は酸化物材料の1つの単分子層の厚みを有してもよい。一般に、ゲート誘電体層302の厚みは、ソース及びドレインコンタクトからゲート電極304を電気的に絶縁する程度に十分であるべきである。一実施形態では、高k材料の品質を改善するアニール処理のような追加的な処理が、高kゲート誘電体層302について実行されてもよい。

【0018】

ゲート電極304の材料は、例えば、ポリシリコン、シリコンナイトライド、シリコンカーバイト又は金属層(例えば、タングステン、チタニウムナイトライド、タンタル、タンタルナイトライド)等であってもよいが、適切な他のゲート電極が使用されてもよい。ゲート電極304の材料は、置換金属ゲート(replacement metal gate：RMG)プロセスのために後で除去される犠牲材料であってもよく、ゲート電極304の材料は一実施形態では約10オングストロームないし500オングストロームの範囲内の厚み(例えば、100オングストローム)を有する。

【0019】

選択的なゲートハードマスク層306は、以後のエッチング及び/又はイオン注入プロセスの最中にゲート電極304を保護すること等のような何らかの利点又は用途を処理の際に提供するために使用できる。ハードマスク装置306は、二酸化シリコン、シリコンナイトライド及び/又は他の一般的な絶縁材料等のような一般的なハードマスク材料を用いて形成されてもよい。

【0020】

ゲートスタックは通常行われるように或いは適切なカスタム化された何らかの技法を用いて形成できる(何らかの技法は、例えば、ゲート電極及びゲート誘電体層の一部をエッチングし、図2Aに示されているようなゲートスタックを形成する一般的なパターニングプロセスである)。ゲート誘電体302及びゲート電極304の材料の各々は例えば従来の堆積処理又はデポジションプロセスを用いて形成されてもよく、堆積処理は例えば化学蒸着堆積又はケミカルベーパーデポジション(CVD)、原子層デポジション(ALD)、スピンオンデポジション(SOD)、物理蒸着堆積又はフィジカルベーパーデポジション(PVD)等である。代替的な堆積技法が使用されてもよく、例えば、ゲート誘電体302及びゲート電極304の材料は熱処理により成長させられてもよい。本願による開示内容を参照することで、本発明の実施の形態を実現するために任意の他の適切な材料、形状及び処理行程を使用して、本願で説明されているような低抵抗のトランジスタ装置又は構造を提供することが可能である
スペーサ310は、例えば、シリコン酸化物、シリコンナイトライド又はその他の適切なスペーサ材料を用いて形成されてもよい。スペーサ310の幅は、一般に、形成されるトランジスタの設計条件に基づいて選択される。しかしながら、実施の形態では、スペーサ310の幅は、ソース/ドレインチップ領域において十分に高いp型にドーピングされたゲルマニウム材料(例えば、ホウ素がドーピングされたゲルマニウム)又はSiGe合金ライナに関し、ソース及びドレインチップ領域を形成することにより課せられる設計制約に委ねられていない。

【0021】

バルク基板、絶縁膜上半導体(semiconductor-on-insulator)(XOI、Xはシリコン、ゲルマニウム又はゲルマニウムリッチシリコンのような半導体材料である)及び多層構造を含む適切な任意の基板(フィン又はナノワイヤが以後のゲートパターニングプロセスに先行して形成することが可能な基板を含む)が、基板300を実現するために使用されてもよい。特定の実施形態の場合、基板300はゲルマニウム又はシリコン又はSiGeバルク基板、又はゲルマニウム又はシリコン又はSiGeが絶縁基板上にあるXOIである。基板300を形成する材料の僅かな例が説明されているが、低抵抗の半導体装置を構築する際の基礎として機能する適切な他の材料も本発明の範囲及び精神に包含される。

【0022】

図3Aを更に参照するに、1つ以上のゲートスタックが形成された後、本方法は何らかの選択的なプロセスに続き、選択的なプロセスは、実施の形態の場合、トランジスタ構造のソース/ドレイン領域をエッチングするステップ204と、その構造の何らかのNMOSソース/ドレイン領域のマスク(存在する場合)を外すステップ206とを含む。理解されるように、ソース/ドレイン領域は必ずしも窪ませたりエッチングされる必要はない。その場合、ソース/ドレイン材料は如何なるエッチングも行うことなく基板300上に形成できる。実施の形態では、そのような窪んでいないソース/ドレイン領域はチャネル抵抗に影響を及ぼさない一方、薄いライナ及び高いゲルマニウムコンテンツキャップを有する二重層ソース/ドレイン構造が形成され、低い接触抵抗をもたらす。更に理解されるように、全ての実施の形態がn型領域を含むわけではない。例えば、一実施形態において製造される回路はPMOS装置のみを含んでいてもよい。そのような例の場合、マスクを外すn型ソース/ドレイン領域は存在しないことになる。n型領域が存在する場合、p型処理の最中にn型領域を保護するために適切な何らかのマスク処理が使用される。

【0023】

ソース/ドレイン領域がエッチングされる実施形態の場合、図3Aに適切に示されているように、ソース/ドレインキャビティ312/314が形成される。キャビティはソース/ドレイン領域の場所を適切に規定している。更に、図示されているように、ソース/ドレインキャビティ312/314を提供するだけでなく、ゲート誘電体302の下を除去する各自のチップ領域312A/314Aをも提供するように基板300はエッチングされている。キャビティ312/314及び各自のチップ領域312A/314Aは、適切な任意のプロセスを用いて通常行われるように形成されてもよい。一例の場合、これはゲートスタックに隣接する基板300の部分を高濃度にドーピングするイオン注入処理に続いて、基板300内のドーパントを活性化し、注入されたソース/ドレイン領域のエッチングレートを改善するアニール処理を行うことを含む。基板300のドーピングされた領域をエッチングし、キャビティ312/314及び各自のチップ領域312A/314Aを形成するためにドライエッチプロセスが使用されてもよい。ドライエッチプロセスが完了した後に、例えばキャビティ312/314及び各自のチップ領域312A/314Aを洗浄しかつ更にエッチングするために、ウェットエッチが使用されてもよい。通常の又は特化された(カスタム化された)ウェットエッチ化学処理を利用して実行されるそのようなウェットエッチングは、炭素又はカーボン、フッ素、クロロフルオロカーボン及びシリコン酸化物のような酸化物等のような汚染物質又は混入物質を除去し、以後の処理が実行される表面を洗浄するために使用されてもよい。更に、単結晶シリコン基板を仮定すると、＜111＞及び＜001＞の結晶面に沿って基板の薄い部分を除去し、高品質のエピタキシャルデポジションが行われる滑らかな表面を提供するために、ウェットエッチングが使用されてもよい。一例では、エッチングされる基板300の薄い部分は、例えば高々5nmの厚みであり、残留汚染物質を除去する。一般に、ウェットエッチングは、キャビティ312/314のエッジ及び各自のチップ領域312A/314Aを、＜111＞及び＜001＞の結晶面に従わせる。

【0024】

図2を更に参照するに、本方法は、p型ソース/ドレイン領域にp型シリコン又はゲルマニウム又はSiGeライナ313/315を堆積するステップ208の後に、p型ソース/ドレイン領域におけるライナ313/315上にp型ゲルマニウム又はゲルマニウム合金を堆積するステップ210を行う処理に続く。これらの堆積する処理の各々は例えば選択的エピタキシ堆積を用いて実行されてもよいが、適切な任意の堆積処理が使用されてもよい。図3Bに示されているように、p型シリコン又はゲルマニウム又はSiGeライナ313/315は、キャビティ312/314及びチップ領域312A/314A内に堆積される。更に、図3Cに示されているように、キャビティ312/314及びチップ領域312A/314Aは、p型ライナ313/315上にp型ゲルマニウム又はゲルマニウム合金の厚いキャップ層を設けるように材料が満たされる。p型ドーパントの具体例は、たとえば、ホウ素、ガリウム又は適切な他の任意のp型ドーパント又は複数のドーパントを含み、理解されるように本発明は何らかの特定のものに限定されない。

【0025】

基板300がシリコン又はSiGeバルク基板、又は絶縁基板上半導体(XOI、Xはシリコン又はSiGeである)である特定の実施形態の場合、各自のチップ領域312A/314Aに沿うソース/ドレイン領域312A/314は、ホウ素がドーピングされたシリコン又はSiGeでその場で満たされ、関連するライナ313/315を形成し、その後にキャップ318/320を形成するようにホウ素がドーピングされたゲルマニウム又はゲルマニウムリッチ合金でその場で満たされる。基板300がゲルマニウムバルク基板又は絶縁基板上ゲルマニウム(XOI)である別の実施形態の場合、各自のチップ領域312A/314Aに沿うソース/ドレイン領域312A/314Aは、ホウ素がドーピングされたゲルマニウムでその場で満たされ、これにより対応するライナ313/315を形成し、更にキャップ318/320を提供するようにホウ素がドーピングされたゲルマニウムリッチ合金(例えば、ゲルマニウム：錫)でその場で満たされる。本願から理解されるように、キャップ318/320及びライナ313/315のゲルマニウム及びp型ドーパントの濃度は、基板300の組成又は構成、格子整合/コンパチビリティ(compatibility)のための傾斜濃度を利用しているか否か(例えば、濃度を或る勾配又は傾斜で徐々に変化させていること)、ソース/ドレイン堆積全体の全体的な所望の厚み等のような要因に大きく依存する。本願から理解できるように、多数の材料系及びp型ドーピング構成が利用可能である。

【0026】

例えば、シリコン又はゲルマニウム又はSiGe基板を使用する一実施形態の場合、ライナ313/315のゲルマニウム濃度は、20原子％ないし100原子％の範囲内であってもよく、ホウ素の濃度は1E20cm^-3ないし2E21cm^-3の範囲内であってもよい。下地のシリコン含有基板との格子不整合を避けるため、実施の形態では、ライナ313/315のゲルマニウム濃度は(或る勾配又は傾斜で)徐々に変化している。そのような実施形態の場合、例えば、ライナ313/315は、下地のシリコン又はSiGe基板300と整合する基準濃度レベルから100原子％に至るまで徐々に変化するゲルマニウム組成と共に徐々に変化するホウ素がドーピングされたSiGe層であってもよい(100原子％については、ほぼ100原子％であってもよく、例えば90原子％を超えるもの、すなわち95原子％或いは98原子％であってもよい)。そのような特定の実施形態の場合、ゲルマニウム濃度は40原子％又はそれ未満から98原子％を超えるまでの範囲内にある。ライナ313/315内のホウ素濃度は、例えば高いレベルに固定されていてもよいし、或いは徐々に変化していてもよい。例えば、ライナ内のホウ素濃度は、基準濃度又は下地の基板300と整合する濃度から、所望の高い濃度まで徐々に変化してもよい(高い濃度は、例えば1E20cm^-3を超える濃度、2E20cm^-3を超える濃度、又は5E20cm^-3を超える濃度であってもよい)。そのような実施形態の場合、ホウ素がドーピングされたゲルマニウムキャップ318/320は、例えば2E20cm^-3を超える濃度、2E21cm^-3を超える濃度又はそれ以上のような1E20cm^-3を超えるホウ素濃度を有する。キャップ318/320のこのホウ素濃度は、ライナ313/315に関して説明したのと同様に徐々に変化してもよい。より一般的には、ホウ素濃度は、本願から理解できるように、所望の導電率をもたらすように調整される。キャップ318/320のゲルマニウム濃度は、例えば100原子％に固定されていてもよい。或いは、キャップ318/320のゲルマニウム濃度は低濃度から高濃度に徐々に変化し(例えば、20原子％から100原子％まで変化し)、本願から理解されるように、キャップ318/320のゲルマニウムの所望のピーク濃度とライナ313/315との間の格子不整合を補償する。更に別の実施形態では、キャップ318/320はゲルマニウム合金と共に実施され、高々80原子％のゲルマニウムと高々20原子％の合金材料(一実施形態では、錫)とが混合される。理解されるように、錫の濃度(又は他の合金材料の濃度)も徐々に変化していてもよいことに留意を要する。そのような場合、キャップ318/320内の3ないし8原子％の範囲内で錫の濃度変化と共にチャネル歪が増加する(キャップ318/320のバランス原子パーセンテージは実質的にゲルマニウム及び任意の(濃度が徐々に変化している)傾斜材料による)。緩和(relaxation)によらず、格子定数は、依然として比較的大きくかつ隣接するチャネルに大きな歪又はストレスを及ぼす。他の適切な錫の濃度は他の適切な歪誘起材料によることが、以後明らかになる。

【0027】

純粋なゲルマニウム基板の場合、ライナ313/315は、ゲルマニウムにより実現されかつ徐々に変化する必要がないことに留意を要する。そのような例の場合、ライナ313/315のゲルマニウム濃度は固定され(例えば、100原子％)、キャップ318/320はゲルマニウム合金と共に実現されてもよい(ゲルマニウム合金は、例えば、ゲルマニウム：錫、又は上述したような適切なゲルマニウム合金であってもよい)。上述したように、キャップ318/320におけるゲルマニウム濃度(又は錫の濃度又は他の合金材料の濃度)は、所望のチャネル歪を及ぼすように徐々に変化していてもよい。そのような例の場合、ゲルマニウムライナ313/315はゲルマニウム合金キャップ318/320と共に一体化されてもよいし、或いはソース/ドレイン領域の堆積物の分離又は検出できない成分であってもよいことに更に留意を要する。

【0028】

徐々に変化することに関し、本願で使用されている「コンパチビリティ(compatibility)」は必ずしも濃度レベルが重複している必要はないことに留意を要する(例えば、下地の基板300のゲルマニウム濃度が0ないし20原子％であり、ライナ313/315のゲルマニウムの初期濃度が30ないし40原子％であってもよい)。更に、本願で使用されているように、濃度レベルに関する「固定され(fixed)」という用語は、相対的に一定の濃度レベルを示すこと外とされている(例えば、層内の最低濃度レベルは、その層内の最高濃度レベルの10％の変動範囲内にあってもよい)。より一般的には、固定された濃度レベルは、意図的に徐々に変化させられている濃度レベルが存在しないことを示すように意図される。

【0029】

ライナ313/315及びキャップ318/320の厚みは、基板300の組成、格子整合/コンパチビリティのための傾斜濃度を利用しているか否か、及びソース/ドレイン堆積層全体の所望の厚み等のような要因に依存して変化する。一般に、ゲルマニウム材料が無い又は低濃度である基板300とのコンパチビリティを提供するように傾斜した濃度のゲルマニウム材料と共に形成される例の場合、ライナ313/315は厚くなる。基板300がゲルマニウム基板である又は比較的高濃度にゲルマニウムを含んでいる別の例の場合、ライナ313/315は傾斜した濃度を有する必要はないので、比較的薄くてもよい(例えば、単分子層1つ分又は複数惣分の厚みでもよい)。基板がゲルマニウム材料を全く含んでいない又は低濃度にしか含んでいない更に別の例の場合、ライナ313/315はシリコン薄膜又は低濃度のゲルマニウム材料の薄膜で実現することが可能であり、キャップ318/320におけるゲルマニウム濃度はコンパチビリティに必要な傾斜濃度を有していてもよい。何れにせよ、一般にライナ313/315はソース/ドレイン堆積層の全体の厚みの50％未満をなし、ソース/ドレイン堆積層の残りの厚みは一般にソース/ドレイン堆積層の全体の厚みの50％以上をなす。ライナ313/315が傾斜濃度を有していないそのような実施形態の場合、ライナ313/315とキャップ318/320との厚みの比率は約2：5又はそれ未満であってもよい(すなわち、ソース/ドレイン堆積層の全体の厚みのうち約40％又はそれ未満をライナが占めている)。特定の実施形態の場合、ライナ313/315とキャップ318/320との厚みの比率は約1:5又はそれ未満であってもよい(すなわち、ソース/ドレイン堆積層の全体の厚みのうち約20％又はそれ未満をライナが占めている)。特定の一実施形態では、ライナ313/315の厚みは1つないし幾つかの単分子層の範囲内にあり(約10nm)、ソース/ドレイン堆積層の全体の厚みは50ないし500nmの範囲内にある。多種多様なソース/ドレインライナ及びキャップ形状及び材料の組み合わせは、本願による開示内容から明らかであろう。

【0030】

本願の開示内容から理解されるように、他の任意のトランジスタの特徴が本発明の実施の形態と共に使用されてよい。例えば、チャネルは歪を含んでいてもいなくてもよいし、ソース/ドレイン領域はチャネル領域と対応するソース/ドレイン領域との間の領域に形成されたチップ領域を含んでいてもいなくてもよい。すなわち、トランジスタ構造が、歪チャネルを有するか又は非歪チャネルを有するか、或いはソース/ドレインチップ領域を有するか又はソース/ドレインチップ領域を有しないかは、本発明の様々な実施の形態に特に関係があるわけではなく、請求項に係る本発明はそのような特定の如何なる特徴にも限定されないことが意図されている。むしろ、任意のトランジスタの構造及びタイプ、特にp型の又はn型及びp型双方のソース/ドレイントランジスタ領域を有する任意の構造が、本願で説明されているようにライナ及び高濃度のゲルマニウムを有する二重層のソース/ドレイン構造を利用する恩恵を享受できる。

【0031】

CVDプロセス又は適切な他の堆積技術が、堆積するステップ208及び210で使用されてもよい。例えば、堆積するステップ208及び210は、CVD反応炉、LPCVD反応炉又は超高真空CVD(UHVCVD)にて実行されてもよい。一例として、反応炉の温度は例えば600℃ないし800℃の範囲内にあってもよく、反応炉の圧力は例えば1ないし760Torrの範囲内(1×133.322Paないし760×133.322Paの範囲内)にあってもよい。キャリアガスは例えば10ないし50SLMの範囲内にある適切な流速で例えば水素又はヘリウムを含んでいてもよい。特定の実施の形態において、堆積するステップは、H₂内に希薄化されたGeH₄のようなゲルマニウムソースプレカーソルガス(germanium source precursor gas)を用いて実行されてもよい。例えば希薄化されたGeH₄は、1％の濃度及び50ないし300SCCMの範囲内にある流速で使用されてもよい。ホウ素のインサイトドーピング(in-situ doping)の場合、希薄化されるB₂H₆が使用されてもよい(例えば、B₂H₆は1-20％でH₂内で希薄化される)。例えば希薄化されたB₂H₆は3％の濃度及び10ないし100SCCMの範囲内にある流速で使用されてもよい。一例として、堆積の選択性を促進するようにエッチング剤が加えられてもよい。例えばHCl又はCl₂が例えば50ないし300SCCMの範囲内の流速で加えられてもよい。

【0032】

本願の開示内容からソース/ドレイン二重層構造に関する様々な変形例が明らかになるであろう。例えば、一実施形態では、ライナ313/315は、ホウ素がドーピングされたSiGeをエピタキシャル堆積することで実現され、一実施形態では30ないし70％の範囲内又はそれ以上のゲルマニウム濃度を有する。上述したように、SiGeのこのゲルマニウム濃度は固定されていてもよいし、或いは基準レベル(基板300とほぼ同じレベル)から高いレベルに増えるように徐々に変化していてもよい(高いレベルは、50原子％を超えるレベルであってもよく、これはキャップ318/320のゲルマニウム濃度の基準濃度付近であり、100原子％に至るゲルマニウム濃度勾配に続く)。そのような実施の形態におけるホウ素濃度は、1E20cm^-3(例えば5E20cm^-3又は2E21cm^-3より高いレベル)であってもよく、基板300と同程度の基準レベルから高いレベルへ徐々に増加していてもよい(高いレベルは、キャップ318/320において、例えば1E20cm^-3又は2E20cm^-3又は3E20cm^-3等を超えるレベルであってもよい)。ホウ素がドーピングされたSiGeライナ313/315のゲルマニウム濃度が固定されている実施の形態の場合、濃度が徐々に変化する薄いバッファを用いて、ホウ素がドーピングされたキャップ318/320とライナ313/315との適切なインタフェースを提供してもよい。このバッファは中間層であってもよいし或いはキャップ318/320の組成に組み込まれていてもよいことに留意を要する。開示内容を説明する観点からは、そのようなバッファはキャップ318/320の一部分として取り扱われてよい。特定の実施の形態では、ホウ素がドーピングされたSiGeの堆積層(又は層の集まり)313/315の厚みは例えば単分子層程度から50nmの範囲内にあってもよく、層(又は層の集まり)318/320は例えば51ないし500nmの範囲内にあってもよいが、本願の開示内容から理解されるように、代替的な実施の形態はライナ及びキャップについて他の厚みを使用してもよい。一実施形態において、反復的な堆積及びエッチング処理の間にキャビティ又は空間312A/314がスペーサの直下に形成され、そのようなキャビティ312/314はエピタキシャルキャップ層(例えば、ホウ素がドーピングされたゲルマニウムキャップ層318/320と同じ濃度を有する)により埋め戻されることに留意を要する。

【0033】

本願の開示内容から更に理解されるように、高濃度のゲルマニウム(例えば、50原子％を超えるレベル或いは純粋なゲルマニウムのレベル)と高濃度のホウ素(例えば、1E20cm^-3を超えるレベル)との組み合わせを利用することで、本願で説明されるように、ソース及びドレイン領域だけでなくPMOSトランジスタ装置におけるチップ領域各々(図1におけるR2)でも極めて高い導電性を実現できる。更に、上述したように、ホウ素の拡散は低ゲルマニウム組成層に対して高ゲルマニウム組成層において十分に抑制されるので、堆積されたストレッサ層(stressor film)において同じp型ドーパントの種類及びドーピングレベル(高いドーピングレベルにもかかわらず)の低ゲルマニウム組成層と比較した場合、以後の熱アニールにおける不利なSCEの劣化を低減することが実現できる。接触面における高いゲルマニウム濃度が図1の接触抵抗R4を低減することで、障壁の高さ(barrier height)を低減することができる。例示的な実施の形態では、そのような恩恵を享受するために、80原子％を超える純粋なゲルマニウムに匹敵する(100原子％)ゲルマニウム濃度が使用される。しかしながら、純粋なゲルマニウムの濃度であることは必須でないことに留意を要する。例えば、一例として90又は95原子％を超えるが純粋なものではない(100原子％ではない)ゲルマニウム濃度が使用されてもよい。

【0034】

図3Cを参照しながら更に説明を行う。チャネル領域の比較的近くにソース/ドレインチップ318A/320Aを形成すると、より大きな応力又は静水圧応力(hydrostatic stress)をチャネルに及ぼす。この応力はチャネル内の歪を増加させるので、チャネル内の移動度を増加させかつ駆動電流を増加させる。シリコン含有基板の場合はソース/ドレインチップ318A/320Aのゲルマニウム濃度を増やすことで、及びゲルマニウム基板の場合は錫の濃度を増やすことで、応力又はストレスを更に増やすことができる。これは、拡散を利用するプロセスを上回る改善をもたらし、錫の領域は一般にチャネル領域内の歪を誘起しない。

【0035】

本発明の実施の形態によりソース及びドレイン領域が充填されると、MOSトランジスタの製造を完了させるために従来の様々なMOSプロセスが実行され、例えば置換ゲート酸化物プロセス、置換金属ゲートプロセス、アニーリング及びサリサイドプロセス等が実行され、これらはトランジスタを加工し及び/又は必要な相互接続をもたらす。例えば、ソース/ドレイン領域を各自のチップと共にエピタキシャル堆積した後に、図2に示されているように、本方法は、n型領域から何らかのマスクを除去し、(例えば、可能であればCMOSプロセスにおける処理のような)所望の処理を領域に施し(ステップ212)、トランジスタ上に絶縁体を堆積し(ステップ214)、従来行われているようにその絶縁層を平坦化する処理に続く。絶縁層は、例えば低誘電率(絶縁)材料又は低k誘電体(絶縁)材料のような集積回路構造の絶縁層に利用可能であることが知られている材料を用いて形成されてもよい。そのような絶縁材料は、例えば、二酸化ケイ素(SiO2)及びカーボンドープ酸化物(CDO)のような酸化物、窒化ケイ素、パーフルオロシクロブタン(perfluorocyclobutane)及びポリテトラフルオロエチレン(polytetrafluoroethylene)のような有機ポリマ、フルオロケイ素ガラス(FSG)、及び有機シリケート(例えば、シルセスキオキサン、シロキサン又は有機シリケートガラス)等を含む。一実施形態において、絶縁層は誘電定数を更に下げるために穴、孔又は他のボイドを含んでもよい。図3Dは、堆積された後にハードマスク306まで下方に平坦化された絶縁層322の一例を示す。

【0036】

図3Dを参照しながら更に説明する。本発明の一実施形態は置換金属ゲートプロセス(replacement metal gate process)を利用し、本方法は、従来行われているようなエッチングプロセスを用いてゲートスタック(高kゲート誘電体層302、犠牲ゲート電極304及びハードマスク層306)を除去するステップを含んでもよい。代替的な実施形態では、犠牲ゲート304のみが除去される。ゲート誘電体302が除去されると、本方法は新たなゲート誘電体層をトレンチ開口に堆積するステップを実行する。上述したような何らかの高k誘電体材料(例えば、ハフニウム酸化物)がここで使用されてもよい。同じ堆積プロセスが使用されてもよい。例えば、ドライ及びウェットエッチプロセスを行う最中に元々のゲート誘電体層に生じた何らかの損傷を治癒するため、及び/又は低kの又は犠牲誘電体材料を高kの又は他の所望のゲート誘電体材料に置換するために、ゲート誘電体302を置換するプロセスが使用されてもよい。本方法は、トレンチの内部及びゲート誘電体層上に金属ゲート電極層を堆積するプロセスに続く。CVD、ALD、PVD、無電解めっき又は電解めっき等のような従来の金属堆積プロセスが、金属ゲート電極層を形成するために使用されてもよい。金属ゲート電極層は、例えば、ルテニウム、パラジウム、プラチナ、コバルト、ニッケル及び導電性金属酸化物(例えば、ルテニウム酸化物)のようなp型仕事関数金属(p-type workfunction metal)を含んでいてもよい。一実施形態において、2つ以上の金属ゲート電極層が堆積されてもよい。例えば、仕事関数金属が堆積された後に、適切な金属ゲート電極充填金属(例えば、アルミニウム)が堆積されてもよい。図3Dの円形破線内は本発明の一実施形態によりトレンチ開口内に堆積された高kゲート誘電体層324及び金属ゲート電極326の一例を示す。必要に応じて、プロセス中の異なる時点でRMGプロセスが実行されてもよいことに留意を要する。

【0037】

図2を更に参照するに、絶縁層322を設けるステップ(及び何らかの所望のプレコンタクト形成RMGプロセス)の後に、本方法はソース/ドレインコンタクトトレンチを形成するエッチングのステップ216に続く。適切な如何なるドライ及び/又はウェットエッチプロセスが賞されてもよい。図3Eは、一実施形態においてエッチングが完了した後のソース/ドレインコンタクトトレンチを示す。

【0038】

本方法は、コンタクト抵抗低減金属(contact resistance reducing metal)を堆積してアニール処理を行うステップ218、及びソース/ドレインコンタクトプラグを堆積するステップ220に続く。図3Fはコンタクト抵抗低減金属を示し、これは一実施形態では銀、ニッケル、アルミニウム、チタニウム、金、金-ゲルマニウム、ニッケル-プラチナ、ニッケル-アルミニウム及び/又はそのような低抵抗化材料又は合金を含む。更に、図3Fはコンタクトプラグ材料329を示し、これは一実施形態ではアルミニウムやタングステンを含むが、従来の堆積プロセスを用いて、適切な任意の導電性コンタクト金属又は合金が使用可能であり、例えば銀、ニッケル-プラチナ又はニッケル-アルミニウム又はその他のニッケル及びアルミニウムの合金、又はチタニウムを含む。ゲルマニウム化プロセス(一般的には、コンタクト金属の堆積及びその後のアニーリング)を用いて、ソース/ドレインコンタクトの金属化が実行可能である。例えば、ニッケル、アルミニウム、ニッケル-プラチナ又はニッケル-アルミニウム又はニッケル及びアルミニウムの他の合金、又はチタニウムとのゲルマニウム化合物が、ゲルマニウム事前アモルファス化インプラント(germanium pre-amorphization implant)と共に又は伴わずに、低抵抗ゲルマニウムを形成するために使用可能である。ホウ素がドーピングされたゲルマニウムキャップ318/320は、金属-ゲルマニウム(例えば、ニッケル-ゲルマニウム)の形成を可能にする。ゲルマニウム化合物は、高さが低いショットキー障壁(Schottky-barrier)を可能にし、従来の金属-シリサイド系を上回る改善された接触抵抗を可能にする。例えば、従来のトランジスタは、典型的には、30-40原子％の範囲内のゲルマニウム濃度と共にソース/ドレインSiGeエピプロセスを使用している。そのような従来のシステムは、エピ/シリサイド間のインタフェース抵抗により制限される約140Ohm-umのRext値を示し、これはかなり高く、将来のゲートピッチスケーリングを妨げてしまう。これに対して本発明の実施形態はPMOS装置のRextを大幅に改善することを可能にし(例えば、約70Ohm-um未満のRextのような2倍以上の改善を行うことができる)、これはPMOS装置のスケーリングに十分に対応できる。従って、本願で説明されているような二重層ソース/ドレイン構造により形成されたソース/ドレインを有するトランジスタは、従来のトランジスタと比較して相対的に低いRext値をもたらすことができる。

【0039】

＜非プレーナ構造＞
例えばFinFET又はナノワイヤ構造を用いて非プレーナアーキテクチャを実現できる。FinFETは(一般的には「フィン(fin)」と言及される)半導体材料の薄いストリップの周囲に形成されたトランジスタである。トランジスタは、ゲート、ゲート誘電体、ソース領域及びドレイン領域を含む標準的な電界効果トランジスタ(FET)のノードを含む。装置の導電性チャネルはゲート誘電体直下のフィンの外部側面の上/間にある。具体的には、電流は、(基板表面に垂直な側の)フィンの側壁の双方に沿って流れることに加えて、(基板表面に平行な側の)フィンの上部に沿っても流れる。そのような構造の導電性チャネルはフィンの3つの異なる外側の平坦な領域に沿って存在するので、そのようなFinFET設計はしばしばトライゲートFinFET(tri-gage FinFET)と言及される。所謂ダブルゲートFinFETのような他のタイプのFinFET構造も利用可能であり、その場合の導電性チャネルは原則としてフィンの2つの側壁のみに沿って存在する(フィンの上部に沿っては存在しない)。

【0040】

図4A-4Gの各々は本発明の一実施形態により形成されたFinFETトランジスタ構造の斜視図を示す。理解されるように、図2ないし図3Fを参照しながら行われた上記の説明内容はここでも同様に適用される。図示されているように、図4Aに示されている非プレーナ構造例は、基板400を含むフィン構造と共に実現され、基板400から浅いトレンチ分離(STI)層420を介して伸びる半導体本体又はフィン410を有する。基板は例えばシリコン、ゲルマニウム又はSiGeであってもよい。

【0041】

図4Bは3つのゲートを形成するようにフィン410の3つの表面に形成されたゲート電極440を示す(従って、トライゲート装置である)。フィン410及びゲート電極440の間にゲート誘電体材料430が設けられ、ゲート電極440の上部にハードマスク450が形成されている。図4Cは、絶縁材料の堆積及び以後のエッチングにより形成される構造を示し、エッチングは、垂直面全体を被覆している絶縁材料を除去し、スペーサ460を形成する。

【0042】

図4Dは、フィン410の側壁から余分な絶縁/スペーサ材料を除去する追加的なエッチング処理を行うことで、ゲート電極440の対向側壁のスペーサ460のみを残すようにして形成された構造を示す。図4Eは、基板400のソース/ドレイン領域のフィン410を除去するリセスエッチを行い、凹部又は窪み470を形成した後の構造を示す。他の実施形態では凹部が形成されなくてもよいことに留意を要する(例えば、ソース/ドレイン領域がSTI層420と同一平面にある)。

【0043】

図4Fはエピタキシャルライナ480を成長させた後の構造を示し、エピタキシャル層480は薄いp型のシリコンをかなりの割合で含んだもの(例えば、70原子％のシリコン又はSiGe)、或いは純粋なゲルマニウム(例えば、分離したゲルマニウム層、又は一体化された或いはキャップ318/320の組成に組み込まれた区別できない層)であってもよい。図4Gはエピタキシャルソース/ドレインキャップ490を成長させた後の構造を示し、エピタキシャルソース/ドレインキャップ490はp型であってもよく主にゲルマニウムを含んでもよいが、上述したように、20原子％未満の錫又は適切な他の合金材料を含む。本願の開示内容から理解されるように、上述したような二重層ソース/ドレイン構造を有するFinFETトランジスタ構造を形成するために、従来のプロセス及び形成方法を使用することができる。

【0044】

更に理解されるように、図示されているようなトライゲート構成の代替例は、フィン410の上部に誘電体/絶縁層を有することになるダブルゲートアーキテクチャであることに留意を要する。図4Gに示されているソース/ドレイン領域を形成するライナ480及びキャップ490の具体的な形状は、請求項に係る発明を特定の如何なるソース/ドレイン形式にも製造方法にも限定するようには意図されておらず、開示内容に従って他のソース/それイン形状が使用されてもよいことに、更に留意を要する(例えば、円形、正方形又は長方形の形状のソース/ドレイン領域が実現されてもよい)。

【0045】

図5Aは本発明の一実施形態により形成されたナノワイヤトランジスタ構造の斜視図を示す。(しばしばゲートオールアラウンドFET(gate-all-around)と言及される)ナノワイヤトランジスタは、フィンを利用するトランジスタと同様に形成されるが、フィンの場合とは異なり、ナノワイヤが使用され、ゲート材料はチャネル領域の全ての面を全体的に包んでいる。特定の設計内容に依存して、或るナノワイヤトランジスタは例えば4つの有効なゲートを有する。図5Aは2つのナノワイヤ510を有するナノワイヤチャネルアーキテクチャを示しているが、他の実施の形態は任意の数のワイヤを有することができる。ナノワイヤ510は例えばp型シリコン又はゲルマニウム又はSiGeナノワイヤと共に実現されてもよい。図示されているように、1つのナノワイヤ510は基板400の凹部に形成され又は設けられており、別のナノワイヤ510はライナ580及びキャップ590を含むソース/ドレイン材料の二重層構造の中で事実上浮いている。フィン構造の場合と同様に、ナノワイヤ510はソース/ドレイン領域において上述したようなソース/ドレイン材料の二重層構造で置換できることに留意を要する(例えば、比較的薄いシリコン又はゲルマニウム又はSiGeライナと比較的厚い高濃度ゲルマニウムキャップとが使用されてもよい)。或いは二重層構造は図示されているように元々形成されているナノワイヤ510の周囲に設けられてもよい(ライナ580はナノワイヤ510の周囲に設けられ、キャップ590はライナ580の周囲に設けられる)。図5Bも複数のナノワイヤ510を有するナノワイヤ構造を示すが、この例の場合、本願の開示内容から理解されるように従来の様々な技法を用いて実行できるナノワイヤの製造工程において、ナノワイヤ同士の間からアクティブでない材料511が除去されていない。従って、1つのナノワイヤ510は基板400の凹部に設けられ、別のナノワイヤ510は材料511の上部に事実上乗っている。ナノワイヤ510はチャネルを通じてアクティブになるが、材料511はアクティブにならないことに留意を要する。理解されるように、ライナ580及びキャップ590の二重層ソース/ドレイン構成は、ナノワイヤ510の他の全ての露出面の周囲に設けられている。

【0046】

＜システム例＞
図6は本発明の実施の形態により形成された1つ以上のトランジスタ構造と共に形成されたコンピュータシステム1000を示す。図示されているように、コンピュータ装置1000はマザーボード1002を収容している。マザーボード1002は多数の素子を含み、多数の素子は、例えばプロセッサ1004及び少なくとも1つの通信チップ1006(それら各々は物理的又は電気的にマザーボード1002に結合されている又はマザーボードに一体化されている) であるがこれらに限定されない。理解されるように、マザーボード1002は、例えばメインボード又はメインボードに搭載されたドーターボード又はシステム1000のボードのみ等を問わず、任意の印刷回路基板であってもよい。アプリケーションに依存して、コンピュータシステム1000はマザーボード1002に物理的及び電気的に結合されていてもいなくてもよい1つ以上の他の素子を含んでもよい。それらの他の素子は、限定ではないが例えば、揮発性メモリ(例えば、DRAM)、不揮発性メモリ(例えば、ROM)、グラフィックスプロセッサ、ディジタル信号プロセッサ、暗号処理プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルボジショニングシステム(GPS)装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び大容量記憶装置(例えば、ハードディスクドライブ、コンパクトディスク(CD)、ディジタル多用途ディスク(DVD)等)である。コンピュータ装置1000に含まれている任意の素子は、本願で説明されているようなトランジスタ構造を1つ以上含んでいてもよい(例えば、トランジスタ構造は、相対的に薄いp型シリコン又はゲルマニウム又はSiGeライナと相対的に厚いp型高濃度ゲルマニウムキャップとを有する二重層ソース/ドレイン構造を有する)。これらのトランジスタは例えばオンボードプロセッサキャッシュ又はメモリアレイを実現するように使用可能である。一実施形態では、複数の機能が1つ以上のチップに組み込まれてもよい(例えば、通信チップ1006は部品の一部でもよいし或いはプロセッサ1004に統合されていてもよいｋとに留意を要する)。

【0047】

通信チップ1006はコンピュータシステム1000との間でデータを送受信する無線通信を可能にする。「無線」という用語及びその派生語は、回路、装置、システム、方法、技法、通信チャネル等(変調された電磁放射を利用して固体でない媒体を介してデータを通信するもの)を説明するために使用される。この用語は、関連する装置が、一実施形態ではワイヤを一切含まないかもしれないが、常にワイヤを一切含まないことを意味するわけではない。通信チップ1006は、任意の無線標準仕様又はプロトコルを使用してもよく、無線標準仕様又はプロトコルは、限定ではないが、Wi-Fi(IEEE802.11ファミリ)、WiMAX(IEEE802.16ファミリ)、IEEE802.20、ロングタームエボリューション(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM（登録商標）、GPRS、CDMA、TDMA、DECT、ブルートゥース(登録商標)及びそれらの派生物に加えて、3G、4G、5G及びそれ以上により指定される他の任意の無線プロトコルを含む。コンピュータシステム1000は複数の通信チップ1006を含んでもよい。例えば、第1の通信チップ1006はWi-Fi及びブルートゥース(登録商標)のような短距離無線通信に専用であり、第2の通信チップ1006はGPS、EDGE、GPRS、CDMA、WiMAX、LTE、En-DO及びその他のような長距離無線通信に専用であってもよい。

【0048】

通信システム1000のプロセッサ1004はプロセッサ1004内にパッケージされた集積回路ダイを含む。本発明の一実施形態では、プロセッサの集積回路ダイは、本願で説明されるようなトランジスタ構造(例えば、PMOS又はCMOS)の1つ以上と共に実現されたオンボードメモリ回路を含む。「プロセッサ」という用語は、例えばレジスタ及び/又はメモリからの電子データを処理してその電子データを、レジスタ及び/又はメモリに保存される他の電子データに変換する任意の装置又は装置の一部を示す。

【0049】

通信チップ1006は通信チップ1006内にパッケージされた集積カイロ大を含む。本発明の一実施形態では、通信チップの集積回路ダイは、本願で説明されるようなトランジスタ構造(例えば、オンチッププロセッサ又はメモリ)の1つ以上と共に実現された1つ以上の回路を含む。本願の開示内容から理解されるように、マルチスタンダード無線機能がプロセッサ1004に直接的に組み込まれてもよいことに留意を要する(例えば、何らかのチップ機能が、別個の通信チップを有するのではなく、プロセッサ1004に組み込まれてもよい)。プロセッサ1004はそのような無線機能を有するチップセットでもよいことに、更に留意を要する。要するに、任意のプロセッサ1004及び/又は通信チップが使用可能である。同様に、任意のチップ又はチップセットが、それらに組み込まれた複数の機能を有してもよい。

【0050】

様々な実施形態において、コンピュータシステム1000は、ラップトップ、ネットブック、ノートブック、スマートフォン、タブレット、パーソナルディジタルアシスタント(PDA)、ウルトラモバイルPC、移動電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテーメント制御ユニット、ディジタルカメラ、携帯用音楽プレーヤ又はディジタルビデオレコーダ等であってもよい。別の実施形態では、システム1000は、データを処理する或いは本願で説明されているような低抵抗トランジスタ装置を利用する他の任意の電子装置であってもよい。

【0051】

様々な実施の形態は装置であってもよく、本願で説明された特徴は任意の構造と組み合わせることが可能である。本発明の一実施形態はトランジスタ装置を提供する。装置は、チャネル領域と、チャネル領域上のゲート電極と、基板の上又は中に又はチャネル領域に隣接して形成されたソース及びドレイン領域とを含む。ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度を有するp型キャップとで全体の厚みをなし、ライナは全体の厚みの50％未満である。一例として、装置はプレーナ、FinFET又はナノワイヤPMOSトランジスタのうちの何れかである。一実施形態において、装置はメタルゲルマニウムソース及びドレインコンタクトを更に含む。一実施形態において、キャップの厚みに対するライナの厚みの厚み比率は2:5未満である(ライナは全体の厚みの40％未満である)。一実施形態において、キャップの厚みに対するライナの厚みの厚み比率は1:5未満である(ライナは全体の厚みの20％未満である)。一実施形態において、各々のライナは約1単分子層ないし10nmの範囲内の厚みを有し、キャップの各々は約50nmないし500nmの範囲内の厚みを有する。一実施形態において、ライナ及び/又はキャップの少なくとも1つは、ゲルマニウム及び/又はp型ドーパントの濃度が徐々に変化する傾斜濃度のうちの少なくとも1つを有する。例えば一実施形態において、少なくとも1つのライナは、基板に匹敵する基準濃度レベルから50原子％を超える高濃度レベルまで徐々に変化するゲルマニウム濃度を有する。そのような例の場合、高濃度レベルは90原子％を超えててもよい。一実施形態において、少なくとも1つのライナは、基板に匹敵する基準濃度レベルから1E20cm-3を超える高濃度レベルまで徐々に変化するp型ドーパント濃度を有する。そのような実施形態の場合、1つ上のライナのp型ドーパントはホウ素である。一実施形態において、少なくとも1つのキャップは95原子％を超えるゲルマニウム濃度を有する。一実施形態において、少なくとも1つのキャップは、対応するライナに匹敵する基準濃度レベルから80原子％を超える高濃度レベルまで徐々に変化するゲルマニウム濃度を有する。一実施形態において、少なくとも1つのキャップは、対応するライナに匹敵する基準濃度レベルから1E20cm^-3を超える高濃度レベルまで徐々に変化するp型ドーパント濃度を有する。そのような実施形態の場合、1つ以上のキャップのp型ドーパントはホウ素である。一実施形態において、少なくとも1つのキャップは錫を含む。様々な変形例が認められる。例えば、一実施形態において、基板はシリコン含有基板である。そのような例の場合、p型ライナはシリコン又はシリコンゲルマニウムを含む。別の例の場合、基板はゲルマニウム基板である。そのような例の場合、p型ライナはp型ゲルマニウムである。そのような実施形態の場合、各々のライナは対応するキャップの組成に含まれている(別個の分離したキャップ層からは別個の分離したライナ層が認識できない)。一実施形態において、少なくとも1つのキャップはミスフィット転移及び/又は貫通転移及び/又はツインズを更に有するが、別の形態ではキャップはミスフィット転移も貫通転移もツインズも有しない。本発明の別の実施形態は印刷回路基板を含む電子装置を含み、印刷回路基板は上述したようなトランジスタ装置を1つ以上含む修正機回路を有する。そのような例では、集積回路は通信チップ及び/又はプロセッサの少なくとも1つを有する。その場合、電子装置はコンピュータ装置である。

【0052】

本発明の別の形態は集積回路である。回路は(例えば、シリコン、SiGe又はゲルマニウムの)基板を有し、基板は、チャネル領域と、チャネル領域上のゲート電極と、基板の上又は中にありかつチャネル領域に隣接して形成されたソース及びドレイン領域と、メタルゲルマニウムソース及びドレインコンタクトとを有する。ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度のp型キャップとを有し、ライナは全体の厚みの40％未満である。一実施形態において、キャップの厚みに対するライナの厚みの厚み比率は1:5未満である。一実施形態において、少なくとも1つのキャップは錫を更に有する。

【0053】

本発明の別の形態はトランジスタ装置を製造する方法を提供する。本方法は、チャネル領域を形成し、チャネル領域上にゲート電極を形成し、基板の上又は中でチャネル領域に隣接して形成されるソース及びドレイン領域を形成するステップとを有する。ソース及びドレイン領域の各々は、シリコン又はゲルマニウム又はシリコンゲルマニウムのp型ライナと、80原子％を超えるゲルマニウム濃度のp型キャップとを有する全体の厚みを有し、ライナは全体の厚みの50％未満である。一実施形態において、本方法はメタルゲルマニウム化合物のソース及びドレインコンタクトを形成する。一実施形態において、キャップの厚みに対するライナの厚みの厚み比率は2:5未満である。一実施形態において、ライナ及び/又はキャップの少なくとも1つは、ゲルマニウム及び/又はp型ドーパントの傾斜濃度の少なくとも1つを有する。一実施形態において、少なくとも1つのキャップは錫(又はその他の適切な歪誘起材料)を更に有する。

【0054】

以上、本発明の実施の形態の記述は、例示及び説明を意図して記載されている。説明は網羅的ではなく、本発明を開示された具体的な形態に限定するように意図されてはいない。多数の修正例及び変形例が本願の開示内容から可能である。例えば、本発明の実施の形態はゲルマニウムにホウ素をドーピングしていたが、他の実施形態では、堆積の後にp型ドーパント注入に委ねられ、アニール処理を行って所望のp型ドーピング濃度を得る本来のゲルマニウムを使用してもよい。更に、実施の形態は本願で説明されたように形成されたソース及びドレイン領域を含んでいるが、ソース及びドレイン領域のチップ部(tip)を形成するために従来の処理(例えば、インプラント及びアニーリング)が使用されてもよい。そのような実施形態の場合、チップは、用途に応じて適用可能な主要なソース/ドレイン領域よりも低いゲルマニウム及び/又はp型ドーパント濃度を有する。更に別の実施形態では、ソース及びドレイン領域のチップ部のみが高いゲルマニウム及びp型ドーパント濃度で形成され、ソース及びドレイン領域の主要な部分は従来通りである又は低いゲルマニウム/ドーパント濃度を有していてもよい。本発明の範囲は詳細な説明によっては限定されず、添付の特許請求の範囲によって規定されることが意図されている。

【0055】

＜関連出願＞
本願は2010年12月21日付けで出願された米国出願第12/975,278号及び一部係属出願の優先的利益を享受する。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図4A】

【図4B】

【図4C】

【図4D】

【図4E】

【図4F】

【図4G】

【図5A】

【図5B】

【図6】