特許 5719009 過電圧保護付き出力ドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5719009

(24)【登録日】2015年3月27日

(45)【発行日】2015年5月13日

(54)【発明の名称】過電圧保護付き出力ドライバ

(51)【国際特許分類】

   H03K 17/08 20060101AFI20150423BHJP

   H03K 19/003 20060101ALI20150423BHJP

   H03K 19/0175 20060101ALI20150423BHJP

【ＦＩ】

   H03K17/08 C

   H03K19/003 E

   H03K19/00 101F

【請求項の数】20

【全頁数】14

(21)【出願番号】特願2013-231060(P2013-231060)

(22)【出願日】2013年11月7日

(62)【分割の表示】特願2010-546782(P2010-546782)の分割

【原出願日】2009年2月12日

(65)【公開番号】特開2014-75804(P2014-75804A)

(43)【公開日】2014年4月24日

【審査請求日】2013年12月6日

(31)【優先権主張番号】12/070,224

(32)【優先日】2008年2月15日

(33)【優先権主張国】US

(73)【特許権者】

【識別番号】501144003

【氏名又は名称】アナログ・デバイシズ・インコーポレーテッド

(74)【代理人】

【識別番号】100102842

【弁理士】

【氏名又は名称】葛和 清司

(72)【発明者】

【氏名】ボイコ，ダニエル，ティー．

(72)【発明者】

【氏名】パターソン，スチュアート，アール．

【審査官】 栗栖 正和

(56)【参考文献】

【文献】 米国特許第０５８４４４２５（ＵＳ，Ａ）

【文献】 特開平０８−２７４６１８（ＪＰ，Ａ）

【文献】 英国特許出願公開第２３７４４７５（ＧＢ，Ａ）

【文献】 特開平０５−２２７０１０（ＪＰ，Ａ）

【文献】 特開平０６−０９０１６２（ＪＰ，Ａ）

【文献】 特表平０９−５０２８４６（ＪＰ，Ａ）

【文献】 特開平０７−００７４１１（ＪＰ，Ａ）

【文献】 米国特許第６２６５９２６（ＵＳ，Ｂ１）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０３Ｋ １７／００−１７／７０

Ｈ０３Ｋ １９／００３

Ｈ０３Ｋ １９／０１７５

(57)【特許請求の範囲】

【請求項1】

電源電圧によって動作可能であって出力パッドに連結されたドライバ回路、および
前記出力パッド上の電圧に応じて、出力パッド上の電圧から分圧した部分パッド電圧を生成し、前記電源電圧の不在に応じて前記部分パッド電圧を前記ドライバ回路の少なくとも１つのトランジスタに保護供給電圧として提供するように構成され、ドライバ回路が入力論理素子を含み、該入力論理素子が、電源電圧が不在の場合に保護供給電圧によって給電される、ドライバ電力調整器
を含む、集積回路内の出力ドライバ。

【請求項2】

ドライバ電力調整器が、電源電圧の存在に応じて電源電圧を保護供給電圧として提供するように構成されている、請求項１に記載の出力ドライバ。

【請求項3】

ドライバ電力調整器が、出力パッド上の指定された最大電圧と部分パッド電圧との差分がドライバ回路内のトランジスタに過度のストレスを与えないように、前記部分パッド電圧を生成するように構成されている、請求項１に記載の出力ドライバ。

【請求項4】

ドライバ電力調整器が、出力パッド上の電圧から部分パッド電圧を生成する分圧器回路と、電源電圧の不在に応じて前記部分パッド電圧をドライバ回路に供給するスイッチング回路とを含む、請求項１に記載の出力ドライバ。

【請求項5】

ドライバ電力調整器が、出力パッド上の電圧から部分パッド電圧を生成する電圧降下素子と、電源電圧の不在に応じて前記部分パッド電圧をドライバ回路に供給するスイッチング回路とを含む、請求項１に記載の出力ドライバ。

【請求項6】

過電圧が出力パッドに印加され、電源電圧が存在するときに、ドライバ回路のトランジスタを保護する保護回路をさらに含む、請求項１に記載の出力ドライバ。

【請求項7】

ドライバ電力調整器が、電源電圧が不在の場合に、ドライバ回路のトランジスタのウエルに保護ウエル電圧を提供するように構成されている、請求項１に記載の出力ドライバ。

【請求項8】

ドライバ回路が、１つまたは２つ以上の保護対象トランジスタを含み、保護供給電圧が前記保護対象トランジスタの１つまたは２つ以上の端子に連結されている、請求項１に記載の出力ドライバ。

【請求項9】

集積回路内のドライバ回路であって、電源電圧によって動作可能であって出力パッドに連結されている前記ドライバ回路の過電圧保護方法であって、
出力パッド上の電圧に応じて、出力パッド上の電圧から分圧した部分パッド電圧を生成すること、
電源電圧の不在を検出すること、および
前記電源電圧の不在の検出に応じて、前記部分パッド電圧を前記ドライバ回路の少なくとも１つのトランジスタに保護供給電圧として印加することを含み、入力論理素子が、ドライバ回路に連結されており、電源電圧が不在の場合に、前記入力論理素子に保護供給電圧を印加することをさらに含む、前記方法。

【請求項10】

電源電圧の存在の検出に応じて、該電源電圧を出力ドライバ回路に保護供給電圧として印加することをさらに含む、請求項９に記載の方法。

【請求項11】

部分パッド電圧を印加することが、電源電圧の不在の検出に応じて、前記電源電圧から前記部分パッド電圧へ切り替えることを含む、請求項１０に記載の方法。

【請求項12】

部分パッド電圧を生成することが、出力パッド上の指定された最大電圧と前記部分パッド電圧との差分がドライバ回路内のトランジスタに過度のストレスをかけないように、前記部分パッド電圧を生成することを含む、請求項９に記載の方法。

【請求項13】

電源電圧が存在する場合に、出力パッド上での過電圧に対してドライバ回路を保護することをさらに含む、請求項９に記載の方法。

【請求項14】

電源電圧が不在の場合に、ドライバ回路内のトランジスタのウエルに保護ウエル電圧を印加することをさらに含む、請求項９に記載の方法。

【請求項15】

ドライバ回路が、１つまたは２つ以上の保護対象トランジスタを含み、部分パッド電圧が、前記保護対象トランジスタの１つまたは２つ以上の端子に印加される、請求項９に記載の方法。

【請求項16】

部分パッド電圧を生成することが、前記部分パッド電圧を提供するために出力パッド上の電圧を分割することを含む、請求項９に記載の方法。

【請求項17】

部分パッド電圧を生成することが、前記部分パッド電圧を提供するために出力パッド上の電圧を降下させることを含む、請求項９に記載の方法。

【請求項18】

集積回路内の回路であって、電源電圧によって動作可能であって出力パッドに連結されている前記回路の過大電圧保護方法であって、
出力パッド上の電圧に応じて、出力パッド上の電圧から分圧した保護電圧である部分パッド電圧を生成すること、および
電源電圧が不在の場合に、前記保護電圧を前記回路の少なくとも１つのトランジスタに印加することを含む、方法。

【請求項19】

部分パッド電圧を生成することが、出力パッド上の指定された最大電圧と保護電圧との差分がドライバ回路内のトランジスタに過度のストレスをかけないように、前記保護電圧を生成することを含む、請求項１８に記載の方法。

【請求項20】

ドライバ回路が、１つまたは２つ以上の保護対象トランジスタを含み、保護電圧が、前記保護対象トランジスタの１つまたは２つ以上の端子に印加される、請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、外部パッドに印加される電気的な過度のストレスに対して集積回路を保護することに関し、より具体的には、過電圧保護付き出力ドライバ、および出力ドライバの過電圧保護方法に関する。

【背景技術】

【0002】

サブミクロンプロセスによって実装された現在のＶＬＳＩ（超大規模集積回路）チップは、微小な形状寸法を有して、例えば３ボルト以下という低い電源電圧で動作する。そのようなＶＬＳＩチップは、チップの外部パッドに印加される電気的な過度のストレスを受けやすい。例えば、外部パッドに接続されたトランジスタの定格電圧を超える電圧は、これらのトランジスタを故障させることがある。電気的な過度のストレスは、例えば試験中または使用中など、チップの寿命の間の任意の時点で、そのチップに印加される可能性がある。しかしながら、いくつかの構成は、その他のものよりも電気的な過度のストレスを受けやすい。例えば、外部デバイスまたはコネクタに接続されているチップは、不注意による過電圧の印加を特に受けやすい。具体的な一例は、コンピュータ機器に一般的に使用されている、ＵＳＢ（Universal Serial Bidirectional）通信ポートである。

【0003】

電源電圧が投入されている場合に、過電圧に対して出力ドライバを保護する回路が知られている。しかしながら、そのような回路は、電源電圧が切断されている場合、低電圧である場合、開放回路になっている場合、またはグラウンドに接続されている場合には、出力ドライバを保護しない。しかしながら、これらの条件下でもそのような回路に対する不注意による損傷を防止するために、過電圧保護を設けることが望ましい。過電圧は、いつでも発生する可能性があり、電源電圧が投入される期間に限定されるものではない。例えば、製造業者によっては、電源電圧が投入されているか、切断されているかにかかわらず、ＵＳＢポートが５．２５Ｖの過電圧に耐えることを要求することがある。
したがって、集積回路内の出力ドライバの過電圧保護のための、改良式の方法および装置が必要とされている。

【発明の概要】

【0004】

本発明の第１の観点によれば、集積回路内に出力ドライバが設けられる。この出力ドライバは、電源電圧によって動作可能であって出力パッドに連結されたドライバ回路、および前記出力パッド上の電圧に応じて部分パッド電圧を生成し、前記電源電圧の不在に応じて前記部分パッド電圧を前記ドライバ回路の少なくとも１つのトランジスタに保護供給電圧として提供するように構成された、ドライバ電力調整器とを備える。

【0005】

本発明の第２の観点によれば、集積回路内のドライバ回路の過電圧保護方法が提供される。このドライバ回路は、電源電圧によって動作可能であって、出力パッドに連結されている。この方法は、出力パッド上の電圧に応じて部分パッド電圧を生成すること、電源電圧の不在を検出すること、および電源電圧が不在の場合に、前記部分パッド供給電圧を、前記ドライバ回路の少なくとも１つのトランジスタに保護供給電圧として印加することを含む。

【0006】

本発明の第３の観点によれば、集積回路内の回路の過電圧保護のための方法が提供される。この回路は、電源電圧によって動作可能であって、出力パッドに連結されている。この方法は、出力パッド上の電圧に応じて保護電圧を生成すること、電源電圧が不在の場合に前記保護電圧を前記回路の少なくとも１つのトランジスタに印加することを含む。
本発明をより良く理解するために、参照により本明細書に組み入れてある、添付の図面を参照する。

【図面の簡単な説明】

【0007】

【図1】図１は従来技術型出力ドライバの概略図である。

【図2】図２は、本発明の一態様による出力ドライバの概略ブロック図である。

【図2A】図２Ａは、本発明の別の態様による電力調整器の概略ブロック図である。

【図3】図３は、本発明の一態様による図２の電力調整器の動作を説明するフローチャートである。

【図4A】図４Ａは、本発明の一態様による出力ドライバの実装の概略図である。

【図4B】図４Ｂは、本発明の一態様による出力ドライバの実装の概略図である。

【図5】図５は、本発明の一態様による図４の電力調整器の概略図である。

【0008】

詳細な説明
従来技術型出力ドライバ回路の概略図が図１に示されている。この出力ドライバは、電源電圧ＶＤＤが存在する場合には、過電圧耐性があると考えられる。ＰＭＯＳトランジスタ２０、２２、およびＮＭＯＳトランジスタ２４、２６は供給電圧ＶＤＤとグラウンドの間に直列に連結されて、基本出力ドライバを形成する。トランジスタ２２、２４を接続するノードは、抵抗器５４を介して出力パッド３０に連結されている。トランジスタ２４のゲートの供給電圧ＶＤＤへの接続によって、トランジスタ２４および２６の両方がプロセス過電圧から保護される。ＰＭＯＳトランジスタ３２および３４を含む、ＭＵＸ（マルチプレクサ）２８は、過電圧の発生時に寄生ダイオードが供給電圧ＶＤＤまで励起されることを防止する。

【0009】

ＰＭＯＳトランジスタ４０は、供給電圧ＶＤＤよりも大きいパッド過電圧の発生時に、ノードＰＣに出力パッド３０を監視させ、それによってトランジスタ２０、２２を保護し、また出力パッド３０から供給電圧ＶＤＤへのすべての電流経路を遮断する。ＮＭＯＳトランジスタ４２およびＰＭＯＳトランジスタ４４によって形成されるトランスミッションゲートは、ノード４７を電圧ＶＤＤに制限することによって、ノード４５を駆動するすべてのデバイス、この例においてはインバータ４６を保護する。ＰＭＯＳトランジスタ５０およびＮＭＯＳトランジスタ５２によって形成されるトランスミッションゲートは、ノード５３に出力パッド３０を監視させる。場合によっては、トランジスタ５０および５２を省略してもよく、トランジスタ４４のゲートを、出力パッド３０に直接接続してもよい。抵抗器５４は、場合によっては、使用しなくてもよい。

【0010】

図１のドライバ回路が３ボルトの供給電圧ＶＤＤで動作しており、出力パッド３０が最高５．２５ボルトの電圧を受けるときに、いずれのトランジスタも過電圧を受けない。しかしながら、供給電圧ＶＤＤがグラウンドに短絡され、出力パッド３０が最高５．２５ボルトを受けると、トランジスタ２４、４２、５２、４０、３２、３４、５０、２２、および４４は、電気的な過度のストレスを受けることを示すことができる。したがって、改良型のドライバ回路が必要とされている。

【0011】

本発明の一態様による出力ドライバ１００のブロック図が図２に示されている。出力ドライバ１００は、信号入力１１４、１１６、および出力パッド１１２に接続された信号出力を有するドライバ回路１１０を含む。ドライバ回路１１０は、電源電圧ＶＤＤと、グラウンドに接続されている。出力ドライバ１００は、以下に説明するように電気的な過度のストレスに対する保護をもたらす、ドライバ電力調整器１２０をさらに含む。電力調整器１２０は、電源電圧ＶＤＤおよびグラウンドと、出力パッド１１２とに接続されている。さらに、電力調整器１２０は、電源電圧ＶＤＤの存在を示すレディ信号１２２を受け取る。電力調整器１２０は、ドライバ回路１１０に保護供給電圧１２４を提供すると共に、ドライバ回路１１０に保護ウエル電圧を供給してもよい。

【0012】

電力調整器１２０には、出力パッド１１２とグラウンドの間に連結された分圧器１３０を含めてもよい。分圧器１３０は、直列に接続された、第１の分割素子１３２および第２の分割素子１３４を含む。ノード１３６は、第１の分割素子１３２と第２の分割素子１３４を接続する。出力パッド１１２上に電圧が存在するときには、部分パッド電圧がノード１３６上に存在する。部分パッド電圧の絶対値は、出力パッド１１２上の電圧と、分割素子１３２および１３４の分割比との関数である。いくつかの態様においては、部分パッド電圧は、出力パッド１１２上の電圧の約２分の１である。しかしながら、本発明はこの点において限定されない。分圧器１３０の分割比は、出力パッド１１２上の所与の最大電圧に対して、ドライバ回路１１０内のトランジスタを保護する部分パッド電圧を生成するように選択される。

【0013】

電力調整器１２０は、供給電圧ＶＤＤを受ける第１の入力、および分圧器１３０からの部分パッド電圧を受ける第２の入力を有する、マルチプレクサ１４０をさらに含む。マルチプレクサ１４０は、レディ信号１２２を受ける制御入力、および保護供給電圧１２４をドライバ回路１１０に供給する出力を含む。レディ信号１２２が、供給電圧ＶＤＤが存在することを示すときには、マルチプレクサ１４０は、保護供給電圧として供給電圧ＶＤＤを提供する。レディ信号１２２が、電源電圧ＶＤＤが存在しないことを示すときには、マルチプレクサ１４０は、保護供給電圧として部分パッド電圧を提供する。非ゼロの部分パッド電圧は、出力パッド１１２上の電圧の場合にのみ存在することが理解されるであろう。保護供給電圧１２４は、電気的な過度のストレスによる損傷からドライバ回路１１０を以下に述べるように保護する。

【0014】

本発明の別の態様による電力調整器１２０のブロック図が図２Ａに示されている。図２のように、電力調整器１２０は、電源電圧ＶＤＤおよびグラウンドに、ならびに出力パッド１１２に接続されている。さらに、電力調整器１２０はレディ信号１２２を受け取り、ドライバ回路１１０に、保護供給電圧１２４を供給すると共に、保護ウエル電圧１２６も供給してもよい（図２）。マルチプレクサ１４０は、供給電圧ＶＤＤを受ける第１の入力、および部分パッド電圧を受ける第２の入力を含む。

【0015】

図２Ａの態様において、電力調整器１２０は、出力パッド１１２とマルチプレクサ１４０の第２の入力との間に連結された、電圧降下素子１６０を含む。電圧降下素子１６０は、電圧降下を起し、この電圧降下によって、部分パッド電圧は、出力パッド１１２上の電圧の何分の１かになる。いくつかの態様においては、部分パッド電圧は、出力パッド１１２上の電圧の約２分の１である。しかしながら、本発明はこの点において限定はされない。例として、電圧降下素子１６０は、ダイオード、直列に接続された２つ以上のダイオード、抵抗器、バッテリ、またはこれらの素子の組合せとすることができる。それぞれの場合において、電圧降下素子１６０は、出力パッド１１２上の指定された最大電圧と、部分パッド電圧との差分がドライバ回路内のトランジスタに過度のストレスをかけないように、選択される。

【0016】

電力調整器１２０によって実施される動作のフローチャートが図３に示されている。動作２００において、出力パッド１１２上の電圧に応じて、部分パッド電圧が分圧器１３０によって生成される。上記のように、分圧器１３０の分割比は、出力パッド１１２上の所与の電圧に対して、ドライバ回路１１０内のトランジスタへの損傷を避けるように選択される。動作２０２において、電源電圧ＶＤＤが不在であるかどうかの判定が行われる。

【0017】

この判定は、レディ信号１２２の状態から行ってもよい。電源電圧が不在ではない（存在する）場合には、動作２０４において、電源電圧がドライバ回路に印加される。動作２０２において、電源電圧が不在であると判定される場合には、動作２０６において、部分パッド電圧がドライバ回路に印加される。部分パッド電圧は、出力パッド１１２上の電圧が非ゼロであるときにのみ、非ゼロであることが理解されるであろう。電力調整器１２０は、このようにして電源電圧の状態を連続的に監視する。

【0018】

本発明の一態様による出力ドライバ１００の実装の概略図が図４に示されている。出力ドライバ１００の実装は、ドライバ回路１１０および電力調整器１２０を含む。ドライバ回路１１０において、ＰＭＯＳトランジスタ２２０、２２２およびＮＭＯＳトランジスタ２２４、２２６は、供給電圧ＶＤＤとグラウンドの間で直列に連結されて、基本出力ドライバを形成する。トランジスタ２２２と２２４を接続するノード２３０は、抵抗器２５４を介して出力パッド１１２に連結されている。ドライバ回路１１０は、電力調整器１２０から保護供給電圧１２４を受け取る。ＰＭＯＳトランジスタ２４０、２５０およびＮＭＯＳトランジスタ２４２、２５２、２２４のゲートは、保護供給電圧に接続されている。ドライバ回路１１０もまた、電力調整器１２０から保護ウエル電圧１２６を受け取る。

【0019】

ＭＵＸ２２８は、ＰＭＯＳトランジスタ２３２、２３４を含む。トランジスタ２３２は、保護ウエル電圧１２６を受け取り、トランジスタ２３４は、出力パッド１１２に連結されている。ＭＵＸ２２８の出力は、ＰＭＯＳトランジスタ２２０、２２２、２４０、２４４、２５０のウエルに連結されている。

【0020】

供給電圧ＶＤＤが存在し、パッド電圧がＶＤＤより低いとき、ＭＵＸ２２８は、供給電圧ＶＤＤをトランジスタ２２０、２２２のバックゲートに提供する。パッド電圧がＶＤＤを超える場合には、大きな電流がトランジスタ２２０、２２２の寄生ダイオードを通り、供給電圧ＶＤＤに流れることができる。ＭＵＸ２２８は、ＶＤＤまたはパッド電圧の最大値をトランジスタ２２０、２２２のウエルに印加する。供給電圧ＶＤＤが存在しないときには、パッド電圧は、トランジスタ２３２、２３４の最大動作電圧を超える可能性がある。保護ウエル電圧１２６をトランジスタ２３２、２３４に印加することによって、この問題が回避される。

【0021】

ドライバ回路１１０への入力信号には、Ｐ信号２７０、Ｎ信号２７２およびＰ制御信号２７４が含まれる。Ｐ信号２７０は、論理ゲート２４７、２４８を介してノード２７６およびトランジスタ２２０のゲートに連結されている。Ｐ制御信号２７４は、論理ゲート２４５、２４６を介してノード２７８、およびトランジスタ２４２、２４４に連結されている。Ｎ信号２７２は、ＮＭＯＳトランジスタ２２６のゲートに連結されている。その他の態様においては、Ｎ制御信号を、２つの論理ゲートを介してＮＭＯＳ２２４のゲートに連結することができる。これらの他の態様においては、ＮＭＯＳトランジスタ２２４を駆動する最終論理ゲートは、保護供給電圧１２４によって給電される。論理ゲート２４６、２４８は、保護供給電圧１２４によって給電されるが、論理ゲート２４５、２４７は供給電圧ＶＤＤによって給電される。

【0022】

電力調整器１２０の実装の概略図が図５に示されている。電力調整器１２０は、電源電圧ＶＤＤおよび出力パッド１１２上の電圧の状態に基づいて保護供給電圧１２４および保護ウエル電圧１２６を生成する。レディ信号１２２は、供給電圧ＶＤＤへの直接接続によって、供給電圧ＶＤＤの遅延バージョンへの接続によって、または供給電圧ＶＤＤの部分バージョンへの接続によって、供給電圧ＶＤＤを監視する。

【0023】

供給電圧ＶＤＤが存在する場合には、レディ信号１２２がハイであり、ノード３０６（ＲＤＹＢ）は、ＮＭＯＳトランジスタ３００によってローに引き下げられる。ＰＭＯＳトランジスタ３０２は、ノード３０６をノード１３６から絶縁して、ＮＭＯＳトランジスタ３０４を通る電流を無効化する。これらの条件下で、ノード１３６上の電圧は、供給電圧ＶＤＤに近い。これによって、出力パッド１１２上の高周波信号が、動作中にトランジスタ３４０を介して保護供給電圧１２４に連結されるのが防止される。ノード３０６がローのときに、トランジスタ３１２はオンとなり、供給電圧ＶＤＤがトランジスタ３１２を通過して、保護供給電圧１２４が提供される。さらに、ノード３０６がローのときに、トランジスタ３１０はオンとなり、供給電圧ＶＤＤがトランジスタ３１０を通過して、保護ウエル電圧１２６が提供される。

【0024】

ダイオード接続されたＮＭＯＳトランジスタ３２０、３２２、３２４、３２６および抵抗器３４２は、分圧器として作用し、どのデバイスも電気的な過度のストレスを受けない。トランジスタ３２２および抵抗器３４２に接続されているノード３２８は、分割パッド電圧３２９を提供する。トランジスタ３２０、３２２、３２４、３２６は、小電流を流し、この電流は、出力パッド１１２の電圧がプロセス電圧限界に達するまでは実質的ではない。ＮＭＯＳトランジスタ３３０は、この低電流をミラーリングして、ＮＭＯＳトランジスタ３０４と一緒に、ノード１３６上の部分パッド電圧を出力パッド１１２上の電圧の約２分の１になるように設定する。電流ミラートランジスタ３３０は、トランジスタ３０２を介して電流を流す。

【0025】

レディ信号１２２がローレベルの状態で、トランジスタ３０２を通る電流は、トランジスタ３０２上でゲート・ソース電圧Ｖｇｓを確立する。トランジスタ３３０および３０２を通る電流は、トランジスタ３０４および抵抗器３４４も通って流れる。したがって、トランジスタ３０４および３２４内の電流はマッチングされている。この態様においては電流比は１．０であるが、この比は変えることができる。すなわち、トランジスタ３０４の両端のゲート・ソース電圧は、トランジスタ３２４の両端のゲート・ソース電圧と同一であり、ノード１３６上およびノード３２８上の電圧はほぼ等しい。出力パッド１１２が５．２ボルトまで上昇すると、ノード１３６上の部分パッド電圧は約２．６ボルトまで上昇する。
供給電圧ＶＤＤが存在しない場合には、レディ信号１２２がローであり、ノード３０６はハイである。トランジスタ３４０のゲートは、ローレベルのレディ信号１２２を受け取り、部分パッド電圧が、トランジスタ３４０を通過して、保護供給電圧１２４を提供する。

【0026】

トランジスタ３１２のゲートは、ノード３０６上でハイレベルを受けて、オフとなる。ＰＭＯＳトランジスタ３１０、３１２、３４０は、保護供給電圧１２４に接続された、共通ウエルを共有する。供給電圧ＶＤＤが存在しない場合には、トランジスタ３１０は、ノード３０６上のハイレベルによってオフとなる。結果として、保護供給電圧１２４は、トランジスタ３１０のウエルおよび寄生ダイオードを介して、保護ウエル電圧１２６に高インピーダンスで連結される。すなわち、供給電圧ＶＤＤが存在しないときに、保護供給電圧１２４および保護ウエル電圧１２６は、両方とも、出力パッド電圧の約２分の１である。他の態様においては、別個の保護ウエル電圧は使用されず、保護供給電圧１２４が、保護を必要とするドライバ回路１１０内のトランジスタのウエルに連結される。

【0027】

望ましい場合には、抵抗器３４２、３４４は、追加の電圧を降下させるように選択してもよい。他の態様においては、抵抗器３４２、３４４は、追加の電圧降下のために代替デバイスで置き換えるか、または省略してもよい。ＮＭＯＳトランジスタ３５０は、出力パッド１１２が迅速にロー側に駆動されたときに、分圧器を迅速に放電させるために使用される。トランジスタ３５０は、回路の動作には必要ではないが、用途によっては有用である。

【0028】

保護供給電圧１２４は、ドライバ回路１１０内のトランジスタのゲートに印加されるが、そうでなければ、電力供給ＶＤＤが存在しないときに、これらのトランジスタには出力パッド１１２上の電圧の存在によって過度のストレスがかかることになる。図４におけるＮＭＯＳドライバトランジスタ２２４を考え、最大電圧定格３．３ボルトを仮定する。５．２ボルトの電圧が出力パッド１１２に印加され、供給電圧ＶＤＤがオフであるために、トランジスタ２２４のゲートがグラウンドにある場合には、トランジスタ２２４に過度のストレスがかかることになる。しかしながら、本発明の機能によれば、保護供給電圧１２４が、トランジスタ２２４のゲートに印加される。

【0029】

これらの条件下では、保護供給電圧は部分パッド電圧である。部分パッド電圧は、出力パッド１１２上の電圧の約２分の１であるか、または出力パッド１１２上の５．２ボルトの電圧に対して約２．６ボルトである。これらの条件下では、トランジスタ２２４は、出力パッド１１２上の電圧と、保護供給電圧との差、または上記の例では約２．６ボルトを受けることになる。すなわち、トランジスタ２２４は過度のストレスを受けない。同様の分析を、ドライバ回路１１０内のその他のトランジスタに適用することができる。

【0030】

分圧器１３０の分割比は、出力パッド１１２上の指定の最大電圧と部分パッド電圧の差分がドライバ回路内のトランジスタに過度のストレスをかけないように選択される。このように本発明の様々な態様について説明したが、当業者は多数の改良や修正を思い付くであろう。したがって、本発明の広さを、図示して説明した特定の態様に限定することを意図するものではない。そうではなく、本発明の範囲は、添付の特許請求の範囲およびその均等物によってのみ限定されるものである。

【図1】

【図2】

【図2A】

【図3】

【図4A】

【図4B】

【図5】