特許 5719627 地絡保護回路及びこれを用いたスイッチ駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5719627

(24)【登録日】2015年3月27日

(45)【発行日】2015年5月20日

(54)【発明の名称】地絡保護回路及びこれを用いたスイッチ駆動装置

(51)【国際特許分類】

   H02H 7/20 20060101AFI20150430BHJP

   H02H 3/16 20060101ALI20150430BHJP

   H03K 17/687 20060101ALI20150430BHJP

   H03K 17/08 20060101ALI20150430BHJP

【ＦＩ】

   H02H7/20 D

   H02H3/16 A

   H03K17/687 F

   H03K17/08 C

【請求項の数】8

【全頁数】13

(21)【出願番号】特願2011-35325(P2011-35325)

(22)【出願日】2011年2月22日

(65)【公開番号】特開2012-175804(P2012-175804A)

(43)【公開日】2012年9月10日

【審査請求日】2014年2月21日

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】特許業務法人 佐野特許事務所

(74)【代理人】

【識別番号】100085501

【弁理士】

【氏名又は名称】佐野 静夫

(74)【代理人】

【識別番号】100134555

【弁理士】

【氏名又は名称】林田 英樹

(72)【発明者】

【氏名】安東 基浩

【審査官】 高野 誠治

(56)【参考文献】

【文献】 特開２００５−２３５８９２（ＪＰ，Ａ）

【文献】 特開平０６−０４５８３７（ＪＰ，Ａ）

【文献】 特開２００６−２８００１４（ＪＰ，Ａ）

【文献】 特開２００８−１８７８４７（ＪＰ，Ａ）

【文献】 特開平０９−１７２３５８（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０２Ｈ ７／２０

Ｈ０２Ｈ ３／１６

Ｈ０２Ｈ ３／０８７

Ｈ０３Ｋ １７／０８

Ｈ０３Ｋ １７／６８７

Ｈ０１Ｌ ２７／０８８

(57)【特許請求の範囲】

【請求項1】

スイッチ駆動装置の上側スイッチとして用いられる外付トランジスタのソース及びバックゲートが接続される外部端子の地絡を検出する地絡検出回路であって、
上側スイッチ駆動部の電源として前記スイッチ駆動装置に接続されるブートストラップ回路の充電電流経路に設けられたセンス抵抗と、
前記センス抵抗の両端間電圧と所定の閾値電圧とを比較して地絡保護信号を生成するコンパレータと、
前記ブートストラップ回路の正規充電動作中には前記地絡保護信号を無効としておく論理ゲートと、
を有することを特徴とする地絡保護回路。

【請求項2】

前記センス抵抗は、前記ブートストラップ回路の充電電流制限抵抗として兼用されることを特徴とする請求項１に記載の地絡保護回路。

【請求項3】

前記センス抵抗は、トランジスタのオン抵抗を利用して実現されることを特徴とする請求項１または請求項２に記載の地絡保護回路。

【請求項4】

入力信号に応じた出力信号を生成して上側スイッチに供給する上側スイッチ駆動部と、
前記上側スイッチ駆動部の駆動電圧を生成するブートストラップ回路と、
請求項１〜請求項３のいずれか一項に記載の地絡保護回路と、
前記地絡保護信号に基づいて前記上側スイッチの駆動可否を制御するコントローラと、
を有することを特徴とするスイッチ駆動装置。

【請求項5】

前記ブートストラップ回路は、
アノードが電源電圧の印加端に接続されたダイオードと、
前記ダイオードのカソードと前記上側スイッチのソース及びバックゲートとの間に接続されたキャパシタと、
を有し、前記ダイオードと前記キャパシタとの接続ノードから前記上側スイッチ駆動部の駆動電圧を出力することを特徴とする請求項４に記載のスイッチ駆動装置。

【請求項6】

前記上側スイッチを駆動してモータ電流を制御することを特徴とする請求項４または請求項５に記載のスイッチ駆動装置。

【請求項7】

前記上側スイッチを駆動して入力電圧から所望の出力電圧を生成することを特徴とする請求項４または請求項５に記載のスイッチ駆動装置。

【請求項8】

スイッチ駆動装置の上側スイッチとして用いられる外付トランジスタのソース及びバックゲートが接続される外部端子の地絡を検出する地絡検出回路であって、
上側スイッチ駆動部の電源として前記スイッチ駆動装置に接続されるブートストラップ回路の充電電流経路に設けられたセンス抵抗の両端が各々接続される第１及び第２外部端子と、
前記第１及び第２外部端子の端子間電圧と所定の閾値電圧とを比較して地絡保護信号を生成するコンパレータと、
前記ブートストラップ回路の正規充電動作中には前記地絡保護信号を無効としておく論理ゲートと、
を有することを特徴とする地絡保護回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、地絡保護回路及びこれを用いたスイッチ駆動装置に関するものである。

【背景技術】

【0002】

図９は、地絡保護回路を備えたスイッチ駆動装置の一従来例を示す図である。本従来例のスイッチ駆動装置は、スイッチＳＷのオン／オフ制御を行うことにより、負荷の駆動電流Ｉを制御する半導体集積回路装置である。このようなスイッチ駆動装置において、負荷の接続端に地絡（接地端またはこれに準ずる低電位端へのショート）が生じると、駆動電流Ｉが過電流状態となって、スイッチＳＷや負荷の破壊を生じるおそれがある。そこで、本従来例のスイッチ駆動装置は、駆動電流Ｉの流れる経路上に挿入されたセンス抵抗Ｒｓの両端間電圧ΔＶを監視し、この両端間電圧ΔＶが所定の閾値電圧Ｖｔｈよりも大きくなったときに、スイッチＳＷを強制的にオフする地絡保護回路を有していた。

【0003】

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開２００５／０９１４８２号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上記従来例のスイッチ駆動装置では、地絡保護回路を実現するために、駆動電流Ｉの流れる経路上にセンス抵抗Ｒｓを挿入しなければならず、部品点数の増加や出力効率の低下を招くという問題があった。また、高電圧ＨＶ（数百ボルト）が印加されるスイッチ駆動装置（例えば白物家電用モータドライバ）では、センス抵抗Ｒｓとして高価な高ワット対応素子を用いなければならないので、セットのコストアップを招くという問題があった。また、上記従来例のスイッチ駆動装置をモノリシックＩＣで実現する場合には、センス抵抗Ｒｓの両端間電圧を監視するコンパレータを高耐圧素子で形成しなければならず、チップ面積の増大、延いては、セットのコストアップを招くという問題があった。以上の理由から、コストや出力効率を優先するセット（例えば白物家電）に搭載されるスイッチ駆動装置では、地絡保護回路の導入が進んでいないというのが実情であった。

【0006】

本発明は、本願の発明者により見出された上記の問題点に鑑み、コストアップや出力効率の低下を招くことなく、適切な地絡保護を行うことが可能な地絡保護回路、及び、これを用いたスイッチ駆動装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

上記目的を達成するために、本発明に係る地絡保護回路は、ブートストラップ回路の充電電流経路に設けられたセンス抵抗と、前記センス抵抗の両端間電圧と所定の閾値電圧とを比較して地絡保護信号を生成するコンパレータと、前記ブートストラップ回路の正規充電動作中には前記地絡保護信号を無効としておく論理ゲートと、を有する構成（第１の構成）とされている。

【0008】

なお、上記第１の構成から成る地絡保護回路において、前記センス抵抗は、前記ブートストラップ回路の充電電流制限抵抗として兼用される構成（第２の構成）にするとよい。

【0009】

また、上記第１または第２の構成から成る地絡保護回路において、前記センス抵抗は、トランジスタのオン抵抗を利用して実現される構成（第３の構成）にするとよい。

【0010】

また、本発明に係るスイッチ駆動装置は、入力信号に応じた出力信号を生成してスイッチに供給するドライバと、前記ドライバの駆動電圧を生成するブートストラップ回路と、上記第１〜第２いずれかの構成から成る地絡保護回路と、前記地絡保護信号に基づいて前記スイッチの駆動可否を制御するコントローラと、を有する構成（第４の構成）とされている。

【0011】

なお、上記第４の構成から成るスイッチ駆動装置において、前記ブートストラップ回路は、アノードが電源電圧の印加端に接続されたダイオードと、前記ダイオードのカソードと前記スイッチの一端との間に接続されたキャパシタと、を有し、前記ダイオードと前記キャパシタとの接続ノードから前記ドライバの駆動電圧を出力する構成（第５の構成）にするとよい。

【0012】

また、上記第４または第５の構成から成るスイッチ駆動装置は、前記スイッチを駆動してモータ電流を制御する構成（第６の構成）にするとよい。

【0013】

また、上記第４または第５の構成から成るスイッチ駆動装置は、前記スイッチを駆動して入力電圧から所望の出力電圧を生成する構成（第７の構成）にするとよい。

【発明の効果】

【0014】

本発明によれば、コストアップや出力効率の低下を招くことなく、適切な地絡保護を行うことが可能な地絡保護回路、及び、これを用いたスイッチ駆動装置を提供することが可能となる。

【図面の簡単な説明】

【0015】

【図1】本発明に係るスイッチ駆動装置の第１実施形態を示すブロック図

【図2】上側スイッチ駆動動作を説明するためのタイムチャート

【図3】地絡保護動作を説明するためのタイムチャート

【図4】本発明に係るスイッチ駆動装置の第２実施形態を示すブロック図

【図5】抵抗Ｒ３の一構成例を示す回路図

【図6】スイッチ駆動装置１の第１適用例を示す図

【図7】スイッチ駆動装置１の第２適用例を示す図

【図8】スイッチ駆動装置１の第３適用例を示す図

【図9】地絡保護回路を備えたスイッチ駆動装置の一従来例を示す図

【発明を実施するための形態】

【0016】

＜第１実施形態＞
図１は、本発明に係るスイッチ駆動装置の第１実施形態を示すブロック図である。第１実施形態のスイッチ駆動装置１は、上側スイッチ駆動部１０と、下側スイッチ駆動部２０と、異常保護部３０と、を有するモノリシック半導体集積回路装置である。スイッチ駆動装置１は、外部に接続されるＮチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＮ１及びＮ２のオン／オフ制御を行うことにより、負荷（不図示）の駆動電流Ｉを制御する。

【0017】

スイッチ駆動装置１は、装置外部との電気的な接続を確立するために外部端子Ｔ１〜Ｔ１０を有する。スイッチ駆動装置１の外部には、オン／オフ制御対象であるトランジスタＮ１及びＮ２のほかに、抵抗Ｒ１〜Ｒ３、キャパシタＣ１及びＣ２、並びに、ダイオードＤ１が接続されている。

【0018】

スイッチ駆動装置１の外部において、トランジスタＮ１のドレインは、高電圧ＨＶ（数百ボルト）の印加端に接続されている。トランジスタＮ１のソース及びバックゲートは、外部端子Ｔ３（スイッチ端子）に接続されている。トランジスタＮ１のゲートは、外部端子Ｔ２（上側ゲート端子）に接続されている。トランジスタＮ２のドレインは、外部端子Ｔ３に接続されている。トランジスタＮ２のソース及びバックゲートは、抵抗Ｒ１を介して接地端に接続される一方、抵抗Ｒ２の第１端にも接続されている。抵抗Ｒ２の第２端は外部端子Ｔ１０（天絡検出端子）に接続される一方、キャパシタＣ２を介して接地端にも接続されている。トランジスタＮ２のゲートは、外部端子Ｔ４（下側ゲート端子）に接続されている。キャパシタＣ１の第１端は、外部端子Ｔ１（ブースト端子）に接続されている。キャパシタＣ１の第２端は、外部端子Ｔ３に接続されている。ダイオードＤ１のアノードは、抵抗Ｒ３を介して電源電圧ＶＣＣの印加端に接続されている。ダイオードＤ１のカソードは、外部端子Ｔ１に接続されている。抵抗Ｒ３の第１端（高電位端）は、外部端子Ｔ７（電流検出端子（＋））に接続されている。抵抗Ｒ３の第２端（低電位端）は、外部端子Ｔ６（電流検出端子（−））に接続されている。

【0019】

上側スイッチ駆動部１０は、ドライバ１１と、ＲＳフリップフロップ１２と、減電圧保護回路（ＶＢ監視用ＵＶＬＯ［Under Voltage Lock Out］回路）１３と、レベルシフタ１４と、パルスジェネレータ１５と、コントローラ１６と、レベルシフタ１７と、シュミットトリガ１８と、抵抗１９と、を有する。

【0020】

ドライバ１１は、ＲＳフリップフロップ１２の出力信号に基づいて、外部端子Ｔ２に上側出力信号ＨＯを出力する。なお、上側出力信号ＨＯのハイレベルはブースト電圧ＶＢとなり、ローレベルはスイッチ電圧ＶＳとなる。

【0021】

ＲＳフリップフロップ１２は、レベルシフタ１４からセット端（Ｓ）に入力されるセット信号Ｖ１の立下りエッジをトリガとして出力信号をハイレベルにセットし、レベルシフタ１４から第１リセット端（Ｒ）に入力されるリセット信号Ｖ２の立下りエッジ（若しくは、減電圧保護回路１３から第２リセット端（Ｒ）に入力される減電圧保護信号の立下りエッジ）をトリガとして出力信号をローレベルにリセットする。

【0022】

減電圧保護回路１３は、ブースト電圧ＶＢが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル（例えばハイレベル）から異常時の論理レベル（例えばローレベル）に切り替える。

【0023】

なお、ドライバ１１、ＲＳフリップフロップ１２、及び、減電圧保護回路１３は、外部端子Ｔ１に印加されるブースト電圧ＶＢと、外部端子Ｔ３に印加されるスイッチ電圧ＶＳとの間で動作する高電位ブロック（図１中の角丸四角枠を参照）に属しており、その余の回路ブロックはいずれも低電位ブロックに属している。

【0024】

レベルシフタ１４は、上記の低電位ブロックから高電位ブロックに信号をレベルシフトさせて伝達する回路ブロックであり、Ｎチャネル型ＤＭＯＳ［Double-Diffused MOS］電界効果トランジスタ１４１及び１４２と、抵抗１４３及び１４４と、を有する。トランジスタ１４１及び１４２のソース及びバックゲートは、いずれも接地端に接続されている。トランジスタ１４１のドレインは、ＲＳフリップフロップ１２のセット端（Ｓ）に接続される一方、抵抗１４３を介して外部端子Ｔ１にも接続されている。トランジスタ１４２のドレインは、ＲＳフリップフロップ１２のリセット端（Ｒ）に接続される一方、抵抗１４４を介して外部端子Ｔ１にも接続されている。トランジスタ１４１及び１４２のゲートはそれぞれパルスジェネレータ１５に接続されている。なお、レベルシフタ１４を形成するトランジスタ１４１及び１４２は、いずれも、低電位ブロックを形成するトランジスタよりも高耐圧（例えば６００Ｖ耐圧）に設計されている。

【0025】

パルスジェネレータ１５は、コントローラ１６の出力信号に基づいてトランジスタ１４１及び１４２のゲート信号を生成する。より具体的に述べると、パルスジェネレータ１５は、コントローラ１６の出力信号の立上がりエッジをトリガとして、トランジスタ１４１のゲート信号を所定のオン期間だけハイレベルとし、コントローラ１６の出力信号の立下がりエッジをトリガとして、トランジスタ１４２のゲート信号を所定のオン期間だけハイレベルとする。

【0026】

コントローラ１６は、地絡保護回路３６から入力されるマスク済み地絡保護信号Ｓ２、または、異常信号生成回路３４から入力される異常信号Ｓ３に基づいて、レベルシフタ１７の出力信号をパルスジェネレータ１５に伝達するか否か（延いてはトランジスタＮ１の駆動可否）を制御する。

【0027】

レベルシフタ１７は、シュミットトリガ１８の出力信号をコントローラ１６への入力に適した電圧レベル（ＶＣＣ−ＧＮＤ）にレベルシフトして出力する。

【0028】

シュミットトリガ１８は、外部端子Ｔ８に入力される上側入力信号ＨＩＮをレベルシフタ１７に伝達する。なお、シュミットトリガ１８の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。

【0029】

抵抗１９は、外部端子Ｔ８を接地端にプルダウンする。従って、外部端子Ｔ８がオープン状態である場合には、上側入力信号ＨＩＮがローレベル（トランジスタＮ１をオフするための論理レベル）となるので、トランジスタＮ１が意図せずにオンされることはない。

【0030】

下側スイッチ駆動部２０は、ドライバ２１と、コントローラ２２と、遅延部２３と、レベルシフタ２４と、シュミットトリガ２５と、抵抗２６と、を有する。

【0031】

ドライバ２１は、コントローラ２２の出力信号に基づいて、外部端子Ｔ４に下側出力信号ＬＯを出力する。なお、下側出力信号ＬＯのハイレベルは電源電圧ＶＣＣとなり、ローレベルは接地電圧ＧＮＤとなる。

【0032】

コントローラ２２は、異常信号生成回路３４から入力される異常信号Ｓ３に基づいて、遅延部２３の出力信号をドライバ２１に伝達するか否か（延いてはトランジスタＮ２の駆動可否）を制御する。

【0033】

遅延部２３は、レベルシフタ２４の出力信号に所定の遅延（上側スイッチ駆動部１０のパルスジェネレータ１５、レベルシフタ１４、及び、ＲＳフリップフロップ１２で生じる回路遅延に相当）を与えてコントローラ２２に伝達する。

【0034】

レベルシフタ２４は、シュミットトリガ２５の出力信号をコントローラ２２への入力に適した電圧レベル（ＶＣＣ−ＧＮＤ）にレベルシフトして出力する。

【0035】

シュミットトリガ２５は、外部端子Ｔ９に入力される下側入力信号ＬＩＮをレベルシフタ２４に伝達する。なお、シュミットトリガ２５の閾値電圧には、所定のヒステリシスが与えられている。このような構成とすることにより、ノイズに対する耐性を高めることが可能となる。

【0036】

抵抗２６は、外部端子Ｔ９を接地端にプルダウンする。従って、外部端子Ｔ９がオープン状態である場合には、下側入力信号ＬＩＮがローレベル（トランジスタＮ２をオフするための論理レベル）となるので、トランジスタＮ２が意図せずにオンされることはない。

【0037】

異常保護部３０は、温度保護回路（ＴＳＤ［Thermal Shut Down］回路）３１と、減電圧保護回路（ＶＣＣ監視用ＵＶＬＯ回路）３２と、天絡保護回路３３と、異常信号生成回路３４と、Ｎチャネル型ＭＯＳ電界効果トランジスタ３５と、地絡保護回路３６と、を有する。

【0038】

温度保護回路３１は、スイッチ駆動装置１のジャンクション温度が所定の閾値温度を上回ったときに、温度保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

【0039】

減電圧保護回路３２は、電源電圧ＶＣＣが所定の閾値電圧を下回ったときに、減電圧保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

【0040】

天絡保護回路３３は、外部端子Ｔ１０に入力される天絡検出電圧ＣＩＮ（抵抗Ｒ２とキャパシタＣ２によって平滑化されたスイッチ電圧ＶＳに相当）が所定の閾値電圧を上回ったときに、天絡保護信号を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。なお、「天絡」とは、外部端子Ｔ３が高電圧ＨＶの印加端（またはこれに準ずる高電位端）にショートした状態を言う。

【0041】

異常信号生成回路３４は、温度保護回路３１から入力される温度保護信号、減電圧保護回路３２から入力される減電圧保護信号、及び、天絡保護回路３３から入力される天絡保護信号をそれぞれ監視し、いずれか一つでも異常が生じていた場合には、異常信号Ｓ３を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。

【0042】

トランジスタ３５は、外部端子Ｔ５から外部異常信号を出力するためのオープンドレイン出力段を形成する。スイッチ駆動装置１に異常が生じていない場合には、トランジスタ３５が異常信号生成回路３４によってオフとされ、外部異常信号がハイレベルとされる。一方、スイッチ駆動装置１に何らかの異常が生じている場合には、トランジスタ３５が異常信号生成回路３４によってオンとされ、外部異常信号がローレベルとされる。

【0043】

地絡保護回路３６は、コンパレータ３６１と、ＡＮＤゲート３６２と、を有し、抵抗Ｒ３の両端間電圧ΔＶが所定の閾値電圧Ｖｔｈよりも大きくなったときに、地絡保護信号Ｓ１を正常時の論理レベル（例えばローレベル）から異常時の論理レベル（例えばハイレベル）に切り替える。なお、「地絡」とは、外部端子Ｔ３が接地端（またはこれに準ずる低電位端）にショートした状態を言う。コンパレータ３６１の非反転入力端（＋）は、直流電圧源を介して外部端子Ｔ７に接続されている。コンパレータ３６１の反転入力端（−）は、外部端子Ｔ６に接続されている。ＡＮＤゲート３６２の第１入力端は、コンパレータ３６１の出力端に接続されている。ＡＮＤゲート３６２の第２入力端は、シュミットトリガ１８の出力端に接続されている。ＡＮＤゲート３６２の出力端は、コントローラ１６に接続されている。

【0044】

＜ブートストラップ回路＞
上記構成から成るスイッチ駆動装置１は、ブースト電圧ＶＢ（ドライバ１１などを含む高電位ブロックの駆動電圧）を生成する手段としてブートストラップ回路を有する。このブートストラップ回路は、アノードが電源電圧ＶＣＣの印加端に接続されたダイオードＤ１と、ダイオードＤ１のカソードとトランジスタＮ１のソースとの間に接続されたキャパシタＣ１と、を有し、ダイオードＤ１とキャパシタＣ１との接続ノード（外部端子Ｔ１）からブースト電圧ＶＢを出力する。

【0045】

トランジスタＮ１がオフとされてトランジスタＮ２がオンとされることにより、外部端子Ｔ３に現れるスイッチ電圧ＶＳがローレベル（ＧＮＤ）とされているときには、電源電圧ＶＣＣの印加端からダイオードＤ１、キャパシタＣ１、及び、トランジスタＮ２を介する経路で電流ＩＢが流れるので、外部端子Ｔ１と外部端子Ｔ２との間に接続されたキャパシタＣ１が充電される。このとき、外部端子Ｔ１に現れるブースト電圧ＶＢ（すなわち、キャパシタＣ１の充電電圧）は、電源電圧ＶＣＣからダイオードＤ１の順方向降下電圧Ｖｆを差し引いた電圧値（＝ＶＣＣ−Ｖｆ）となる。

【0046】

一方、キャパシタＣ１が充電されている状態で、トランジスタＮ１がオンとされてトランジスタＮ２がオフとされることにより、スイッチ電圧ＶＳがローレベル（ＧＮＤ）からハイレベル（ＨＶ）に立ち上げられると、ブースト電圧ＶＢは、スイッチ電圧ＶＳのハイレベル（ＨＶ）よりもさらにキャパシタＣ１の充電電圧分（ＶＣＣ−Ｖｆ）だけ高い電圧値（＝ＨＶ＋（ＶＣＣ−Ｖｆ））まで引き上げられる。従って、このようなブースト電圧ＶＢを高電位ブロック（ドライバ１１、ＲＳフリップフロップ１２、及び、減電圧保護回路１３）やレベルシフタ１４の駆動電圧として供給することにより、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１のオン／オフ制御（特にオン制御）を行うことが可能となる。

【0047】

＜上側スイッチ駆動動作＞
図２は、上側スイッチ駆動動作を説明するためのタイムチャートであり、上から順に、上側入力信号ＨＩＮ、セット信号Ｖ１（Ｓ）、リセット信号Ｖ２（Ｒ）、及び、上側出力信号ＨＯが描写されている。なお、図２では、説明を簡単とすべく、ブートストラップ動作に伴ってセット信号Ｖ１（Ｓ）やリセット信号Ｖ２（Ｒ）のハイレベル電位が変動する様子の描写を省略している。

【0048】

上側入力信号ＨＩＮがローレベルからハイレベルに立ち上げられると、その立上がりエッジをトリガとしてトランジスタ１４１のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ１４１がオンとされてセット信号Ｖ１がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号ＨＯがハイレベルにセットされる。

【0049】

一方、上側入力信号ＨＩＮがハイレベルからローレベルに立ち下げられると、その立下がりエッジをトリガとしてトランジスタ１４２のゲート信号が所定のオン期間だけハイレベルとされる。トランジスタ１４２がオンとされてリセット信号Ｖ２がハイレベルからローレベルに立ち下げられると、その立下りエッジをトリガとして上側出力信号ＨＯがローレベルにリセットされる。

【0050】

上記の動作により、上側スイッチ駆動部１０では、上側入力信号ＨＩＮと同一論理レベルの上側出力信号ＨＯが生成されて、トランジスタＮ１のオン／オフ制御が行われる。なお、トランジスタ１４１及び１４２のオン期間を短縮することにより、レベルシフタ１４の消費電力を抑えることが可能となる。

【0051】

＜地絡保護動作＞
図３は、地絡保護動作を説明するためのタイムチャートであり、上から順に、上側入力信号ＨＩＮ、電源電圧ＶＣＣ、電流検出電圧ＶＣＣＢ、地絡保護信号Ｓ１、及び、マスク済み地絡保護信号Ｓ２が描写されている。

【0052】

外部端子Ｔ３に地絡が生じて大電流が流れるのは、トランジスタＮ１がオンしているとき、すなわち、上側入力信号ＨＩＮがハイレベル（トランジスタＮ１をオンするための論理レベル）とされているときである。

【0053】

外部端子Ｔ３に地絡が生じていない場合、上側トランジスタＮ１がオンされている状態では、スイッチ電圧ＶＳがハイレベル（ＨＶ）となるので、ブートストラップ回路を形成するキャパシタＣ１への充電は行われず、ドライバ１１などを含む高電位ブロックへの電流供給によるキャパシタＣ１の放電のみが行われる。すなわち、外部端子Ｔ３に地絡が生じていない場合、上側トランジスタＮ１がオンされている状態で、ブートストラップ回路の充電電流経路に設けられた抵抗Ｒ３に電流ＩＢが流れることはなく、抵抗Ｒ３の両端間に電圧降下は生じない。

【0054】

一方、外部端子Ｔ３に地絡が生じている場合には、上側トランジスタＮ１がオンされている状態であっても、スイッチ電圧ＶＳがローレベル（ＧＮＤ）に引き下げられるので、電源電圧ＶＣＣの印加端から抵抗Ｒ３、ダイオードＤ１、及び、キャパシタＣ１を介する経路で電流ＩＢが流れ、抵抗Ｒ３の両端間に電圧降下が発生する。

【0055】

そこで、地絡保護回路３６は、コンパレータ３６１とＡＮＤゲート３６２を用いることにより、上側入力信号ＨＩＮのハイレベル期間（キャパシタＣ１の正規充電期間以外）において抵抗Ｒ３の両端間に電圧降下が生じているか否かを監視することにより、外部端子Ｔ３に地絡が生じているか否かを検出する構成とされている。

【0056】

コンパレータ３６１は、抵抗Ｒ３の両端間電圧ΔＶ（＝ＶＣＣ−ＶＣＣＢ）と所定の閾値電圧Ｖｔｈとを比較して地絡保護信号Ｓ１を生成する。なお、地絡保護信号Ｓ１は、抵抗Ｒ３に所定値よりも大きい電流ＩＢが流れて、抵抗Ｒ３の両端間電圧ΔＶが所定の閾値電圧Ｖｔｈよりも大きくなったときに、ローレベル（正常時の論理レベル）からハイレベル（異常時の論理レベル）に切り替えられる。

【0057】

ＡＮＤゲート３６２は、地絡保護信号Ｓ１と上側入力信号ＨＩＮとの論理積信号を生成し、これをマスク済み地絡保護信号Ｓ２としてコントローラ１６に出力する。従って、上側入力信号ＨＩＮのローレベル期間（キャパシタＣ１の正規充電期間）には、地絡保護信号Ｓ１の論理レベルに依ることなく、マスク済み地絡保護信号Ｓ２がローレベル（正常時の論理レベル）に維持される。一方、上側入力信号ＨＩＮのハイレベル期間（キャパシタＣ１の正規充電期間以外）には、地絡保護信号Ｓ１がマスク済み地絡保護信号Ｓ２としてスルー出力される。このようなＡＮＤゲート３６２を用いることにより、上側入力信号ＨＩＮのローレベル期間（キャパシタＣ１の正規充電期間）には、地絡保護信号Ｓ１を無効とすることができるので、上側入力信号ＩＮのハイレベル期間（キャパシタＣ１の正規充電期間以外）のみを電流ＩＢの監視期間に設定することが可能となる。

【0058】

上記の地絡保護回路３６によれば、抵抗Ｒ３として高価な高ワット対応素子を用いずに適切な地絡保護を実現することが可能となる。また、上記の地絡保護回路３６であれば、負荷の駆動電流Ｉが流れる経路上にセンス抵抗を挿入する必要がないので、出力効率の低下を招かずに済む。また、上記の地絡保護回路３６であれば、コンパレータ３６１やＡＮＤゲート３６２を高耐圧素子で形成する必要がないので、チップ面積の不必要な増大を招かずに済む。このように、上記の地絡保護回路３６であれば、コストや出力効率を優先するセット（例えば白物家電）に搭載されるスイッチ駆動装置１にも好適に導入することができるので、セットの信頼性を大幅に向上することが可能となる。

【0059】

なお、抵抗Ｒ３は、地絡保護回路３６のセンス抵抗としてだけでなく、ブートストラップ回路の充電電流制限抵抗として兼用される。このような構成とすることにより、不要な部品点数の増加を招くことなく、スイッチ駆動装置１に地絡保護回路３６を導入することが可能となる。

【0060】

＜第２実施形態＞
図４は、本発明に係るスイッチ駆動装置の第２実施形態を示すブロック図である。第２実施形態のスイッチ駆動装置１は、先出の第１実施形態とほぼ同様の構成であり、抵抗Ｒ３を内蔵した点に特徴を有している。このような構成とすることにより、外付けディスクリート部品を削減して、セットのコストダウンや小型化に貢献することができる。

【0061】

図５は、抵抗Ｒ３の一構成例を示す回路図である。本構成例に示すように、抵抗Ｒ３はＰチャネル型ＭＯＳ電界効果トランジスタのオン抵抗を利用して実現するとよい。このような構成とすることにより、スイッチ駆動装置１に内蔵された抵抗Ｒ３の抵抗値を十分に高めることができるので、抵抗Ｒ３が外付けされていた場合と同様、抵抗Ｒ３をセンス抵抗としてだけでなく、充電電流ＩＢの制限抵抗として兼用することが可能となる。

【0062】

＜スイッチ駆動装置の適用例＞
図６は、スイッチ駆動装置１の第１適用例を示す図である。図６に示すように、スイッチ駆動装置１は、トランジスタＮ１及びＮ２を駆動してモータ２（例えば、白物家電用のコンプレッサモータやファンモータ）の駆動電流Ｉｍを制御するモータ駆動装置として適用することが可能である。なお、図６では、モータ２として三相交流モータが例示されているが、スイッチ駆動装置１の駆動対象はこれに限定されるものではなく、二相交流モータや直流モータなども駆動対象とすることが可能である。

【0063】

図７は、スイッチ駆動装置１の第２適用例を示す図である。図７に示すように、スイッチ駆動装置１は、トランジスタＮ１及びＮ２を相補的（排他的）に駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する同期整流型のスイッチング電源装置として適用することも可能である。なお、上記の「相補的（排他的）」という文言は、トランジスタＮ１及びＮ２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１及びＮ２の同時オフ期間が設けられている場合も含む。

【0064】

図８は、スイッチ駆動装置１の第３適用例を示す図である。図８に示すように、スイッチ駆動装置１は、トランジスタＮ１を駆動して入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する非同期整流型のスイッチング電源装置として適用することも可能である。

【0065】

＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【産業上の利用可能性】

【0066】

本発明に係る地絡保護回路は、例えば、白物家電用モータドライバの地絡保護手段として好適に利用することが可能である。

【符号の説明】

【0067】

１ スイッチ駆動装置
２ モータ
１０ 上側スイッチ駆動部
１１ ドライバ
１２ ＲＳフリップフロップ
１３ 減電圧保護回路（ＶＢ監視用ＵＶＬＯ）
１４ レベルシフタ
１４１、１４２ Ｎチャネル型ＤＭＯＳ電界効果トランジスタ
１４３、１４４ 抵抗
１５ パルスジェネレータ
１６ コントローラ
１７ レベルシフタ
１８ シュミットトリガ
１９ 抵抗
２０ 下側スイッチ駆動部
２１ ドライバ
２２ コントローラ
２３ 遅延部
２４ レベルシフタ
２５ シュミットトリガ
２６ 抵抗
３０ 異常保護部
３１ 温度保護回路（ＴＳＤ）
３２ 減電圧保護回路（ＶＣＣ監視用ＵＶＬＯ）
３３ 天絡保護回路
３４ 異常信号生成回路
３５ Ｎチャネル型ＭＯＳ電界効果トランジスタ
３６ 地絡保護回路
３６１ コンパレータ
３６２ ＡＮＤゲート
Ｎ１、Ｎ２ Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１〜Ｒ３ 抵抗
Ｃ１、Ｃ２ キャパシタ
Ｄ１ ダイオード
Ｔ１〜Ｔ１０ 外部端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】