特許 5728158 混合層の部分的再結晶化によるハイブリッド基板生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】5728158

(24)【登録日】2015年4月10日

(45)【発行日】2015年6月3日

(54)【発明の名称】混合層の部分的再結晶化によるハイブリッド基板生成方法

(51)【国際特許分類】

   H01L 21/02 20060101AFI20150514BHJP

   H01L 27/12 20060101ALI20150514BHJP

   H01L 21/20 20060101ALI20150514BHJP

【ＦＩ】

   H01L27/12 B

   H01L27/12 L

   H01L21/02 B

   H01L21/20

【請求項の数】15

【外国語出願】

【全頁数】19

(21)【出願番号】特願2010-15003(P2010-15003)

(22)【出願日】2010年1月27日

(65)【公開番号】特開2010-206183(P2010-206183A)

(43)【公開日】2010年9月16日

【審査請求日】2012年12月28日

(31)【優先権主張番号】0951247

(32)【優先日】2009年2月27日

(33)【優先権主張国】FR

(73)【特許権者】

【識別番号】311015001

【氏名又は名称】コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ

(74)【代理人】

【識別番号】110001173

【氏名又は名称】特許業務法人川口國際特許事務所

(74)【代理人】

【識別番号】100103920

【弁理士】

【氏名又は名称】大崎 勝真

(74)【代理人】

【識別番号】100140523

【弁理士】

【氏名又は名称】渡邉 千尋

(74)【代理人】

【識別番号】100124855

【弁理士】

【氏名又は名称】坪倉 道明

(72)【発明者】

【氏名】フランク・フルネル

(72)【発明者】

【氏名】トマ・シグナマルシエ

(72)【発明者】

【氏名】ロラン・クラベリエ

(72)【発明者】

【氏名】クリステル・ドウゲ

【審査官】 綿引 隆

(56)【参考文献】

【文献】 米国特許出願公開第２００７／００１３００１（ＵＳ，Ａ１）

【文献】 特表２００４−５２２２９６（ＪＰ，Ａ）

【文献】 特表２００８−５４３０８１（ＪＰ，Ａ）

【文献】 特表２００７−５３５８０２（ＪＰ，Ａ）

【文献】 特開平０５−０１３３２７（ＪＰ，Ａ）

【文献】 特表２００６−５１２７５４（ＪＰ，Ａ）

【文献】 特開２００６−０４１５２６（ＪＰ，Ａ）

【文献】 特開２００４−１０３８５５（ＪＰ，Ａ）

(58)【調査した分野】（Int.Cl.，ＤＢ名）

Ｈ０１Ｌ ２１／０２

Ｈ０１Ｌ ２１／２０

Ｈ０１Ｌ ２７／１２

(57)【特許請求の範囲】

【請求項1】

ハイブリッド基板を生成する方法であって、
第１の基板が準備されるステップを含み、前記第１の基板の少なくとも１つの層が第１の材料で単結晶性であり、前記方法がさらに、
前記第１の基板が、第１の分離表面を有する第１の基板部分および第２の分離表面を有する第２の基板部分に分離されるステップを含み、第１の分離表面の結晶軸が、分離の際に第２の分離表面の結晶軸と完全に一致し、前記方法がさらに、
仮基板が、第１の基板部分の第１の分離表面上に混合層を形成することによって準備されるステップを含み、混合層は、第１のエリアを構成する第２の材料および第２のエリアを構成する第３のアモルファス材料からなり、前記第１のエリアは、前記第２のエリアに隣接し、前記第２のエリアが、前記第１のエリアに対して異なる組成および／または結晶性を有し、かつ前記第２のエリアが、仮基板の自由表面の少なくとも一部を形成し、前記方法がさらに、
仮基板の第３のアモルファス材料からなる自由表面が、分子接合によって第２の基板部分の第２の分離表面に接合されるステップを含み、前記第２の基板部分の第２の分離表面が、前記第１の基板部分の第１の分離表面と同じ結晶配向を有し、前記方法がさらに、
熱処置が、少なくとも混合層に適用されるステップを含み、第１のエリアに固相再結晶化をもたらすことなく、第１および第２の基板部分の共通の結晶配向にしたがった、第１および第２の分離表面各々からの混合層の第２のエリアを構成する第３のアモルファス材料の少なくとも一部の固相再結晶化をもたらす、ハイブリッド基板を生成する方法。

【請求項2】

第１の基板を第１および第２の基板部分に分離する前に、弱体化層が第１の基板に形成され、かつ位置決めマーク（３、３Ａ、３Ｂ）が、弱体化層に対して所与の相対的構成にしたがって、弱体化層の両側に第１の基板で生成され、第１の基板の分離後、第１および第２の基板部分は、それぞれ第１および第２の分離表面上に位置決めマークを有し、前記第２の基板部分を前記第１の基板部分上の前記混合層に分子接合する前に、第２の基板部分の位置決めマークが、混合層を介して第１の基板部分の位置決めマークに位置合わせされることを特徴とする、請求項１に記載の方法。

【請求項3】

前記第２の基板部分と前記第１の基板部分上の前記混合層との分子接合後、第２の基板部分および第１の基板部分の少なくとも一方の少なくとも一部が、混合層から分離されることを特徴とする、請求項１または２に記載の方法。

【請求項4】

前記分離が、前記第２の基板部分または前記第１の基板部分と、少なくとも部分的に再結晶化された前記混合層の前記第２のエリアとの分離によって実行されることを特徴とする、請求項３に記載の方法。

【請求項5】

分子接合によって接合される第２の基板部分の第２の分離表面および仮基板の自由表面の少なくとも１つが粗化され、分子接合界面において分離が生じるようにされていることを特徴とする、請求項４に記載の方法。

【請求項6】

第２の基板部分の第２の分離表面が、分子接合界面におけるその機械的強度を低下させるように準備されることを特徴とする、請求項４に記載の方法。

【請求項7】

第２の基板部分の第２の分離表面が、所与の深度のイオン注入によって弱体化され、この深度で分離が生じるようにされていることを特徴とする、請求項６に記載の方法。

【請求項8】

前記再結晶化をもたらす前記熱処置が、前記混合層の前記第３のアモルファス材料からなる前記第２のエリアの一部のみの再結晶化をもたらすように適合されており、分離後、第２の熱処置が、前記第３のアモルファス材料からなる第２のエリアの再結晶化を完了させるために適用されることを特徴とする、請求項４から７のいずれか一項に記載の方法。

【請求項9】

第２のエリアの構成材料が、第１のエリアの構成材料と同じ組成を有することを特徴とする、請求項１から８のいずれか一項に記載の方法。

【請求項10】

第１のエリアおよび第３のアモルファス材料からなる第２のエリアの構成材料が共通の元素を含むことを特徴とする、請求項１から８のいずれか一項に記載の方法。

【請求項11】

混合層が、所定の結晶配向を有する単一材料から生成されることを特徴とする、請求項１から９のいずれか一項に記載の方法。

【請求項12】

前記第２のエリアが、前記所定の結晶配向を有する単一材料である単結晶層を部分的にアモルファスにすることによって得られることを特徴とする、請求項１１に記載の方法。

【請求項13】

前記混合層が、前記結晶配向を有する単結晶層を部分的に掘削し、この掘削により形成されたキャビティに前記第３のアモルファス材料を堆積することによって形成されることを特徴とする、請求項１から９のいずれか一項に記載の方法。

【請求項14】

第３のアモルファス材料が、第１のエリアをカバーする層が形成されるまで堆積されることを特徴とする、請求項１３に記載の方法。

【請求項15】

第１および第２のエリアの構成材料がシリコンであることを特徴とする、請求項１から１３のいずれか一項に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ハイブリッド基板、つまり、構成材料が関する、あるいは少なくとも結晶配向が関する複数群の異なるエリアから形成された混合層を含むマイクロ技術構造の形成方法に関する。このような基板は、同一層内のエリアの混合ゆえに、「混合基板」と称されることもある。

【背景技術】

【0002】

混合層の厚さは通常１ｎｍから５０μｍ（両端値を含む）であることに留意されたい。

【0003】

マイクロ技術の分野では、電子、光学または光電子コンポーネント、もしくはマイクロメカニカルコンポーネント（例えば、マイクロアクセラレータ）の生成に関する問題の場合、シリコン基板がしばしば使用されるが、他の材料、しばしば元素周期表のＩＶ族（特に、ゲルマニウムおよびシリコンゲルマニウム合金）、周期表のＩＩＩ−Ｖ族（特にＧａＡｓまたはＩｎＰ）、または周期表のＩＩ−ＶＩ族の元素、さらにはＬｉＮｂＯ_３、ＳｉＣ、ダイアモンドなどからなる他の半導体材料も等しく使用可能であることがはっきりと理解されるべきである。

【0004】

このようなハイブリッド基板の使用、より具体的には生成は、混合層が埋め込まれているか、表面上にあるかにかかわらず、多様な用途、特にＭＯＳタイプデバイスについて関心が高い。

【0005】

この後者の場合、性能に関するＭＯＳＦＥＴデバイスの制限について鑑みると、トランジスタの導電チャネル方向の変化のような、使用されている基板（ほとんどＳｉ）の表面の結晶配向の変化は、単純かつ有効な解決策に思われる。多数の研究が、正孔および電子のそれぞれの移動性に対する、自由表面の配向および導電チャネルの方向の影響を例証している。したがって、キャリア（正孔）の移動性の改良は、Ｙａｎｇらによって最近報告されたように（以下の参考文献１を参照）、タイプ＜１００＞の標準自由表面と比較して、配向＜１１０＞の自由表面の使用によって得られることができる。しかしながら、ＣＭＯＳ技術は、ｎ−ＭＯＳタイプトランジスタ（電子による導電）およびｐ−ＭＯＳタイプトランジスタ（正孔による導電）の同時使用に基づいている。さらに、表面の配向の変化は電子および正孔に対して反対の効果を有するため、これらの２つのタイプのキャリアについて異なる２つの自由表面配向を必要とする。したがって、同一基板上に２つのタイプの配向を生成および共存させることができることが必要である。

【0006】

明らかに、目的用途に応じて、ハイブリッド層は絶縁層に沿って、あるいは沿わずに延びることが可能である。

【0007】

ハイブリッド構造の生成技術はすでに知られている。

【0008】

例えば、ＷＯ２００４／０５９７１１あるいはこの同等物のＵＳ２００６／０１６６４６１を参照すると、これは、２つの基板の分子接合によって混合またはハイブリッド構造を形成することを提案しており、この基板のうちの一方は、構成材料ごとに異なる２つのタイプのエリアをその表面に有しており、また上記文献において、これら２つのタイプのエリアは、リソグラフィ、エッチング、表面の熱酸化および研磨の技術によって得られるため、熱酸化物はエッチング済みエリアにのみ残る。本技術の改良は、ＥＰ１９２３９１２またはこの同等物のＵＳ２００８／００７９１２３に提案されており、これは、最終的にむき出しにされる表面の平坦さを保証する犠牲層の形成について教示する。

【0009】

さらに、Ｙａｎｇらによる上記文献（参考文献１）は、熱酸化を使用してエッチング済みエリアを充填するのではなく、絶縁層を介してＳＯＩ基板（すなわち埋め込み型電気的絶縁層の上部の半導体層）のキャビティをエッチングによって掘削し、これらのキャビティを、未エッチングエリアに対して異なる結晶性を有するように選択された（絶縁層の下の）材料からなるこれらのエッチング済みエリアの底部からエピタキシャルに充填されるようにすることを提案する。本技術は参考文献２により詳細に説明されている。

【0010】

Ｙａｎｇら（参考文献３参照）は、異なる配向のエリアの下に埋め込み型連続電気絶縁体を提供することの重要性をシミュレーションによって示しており、また、電気的絶縁性埋め込み層の中断を最小化することを目的とする（参考文献２に定義されているような）生成方法の修正を提案しており、この修正は、この絶縁層の上部にある層に掘削されたキャビティよりも小さい断面に実行される、電気的絶縁性埋め込み層によるエッチングを提供することを伴う。

【0011】

それにもかかわらず、エピタキシャル堆積は、比較的厳格な動作制約を受ける技術であることは明らかであり、これはかなりのコスト高をもたらすこともある。

【0012】

もう１つの生成技術は、Ｙｉｎらによって説明されており（参考文献４参照）、本技術は、ＤＳＢ（ダイレクトシリコン接合）構造、つまり異なる結晶配向の２つのシリコン基板をダイレクト接合することによって得られる構造を使用することに基づいており、リソグラフィおよびイオン注入によって、基板のうちの一方のエリアは、２つの基板間の界面までその厚さにわたって選択的にアモルファス化され、アモルファス化されたエリアは、もう一方の基板の結晶性にしたがって再結晶化され、再結晶化前に、アモルファス化されたエリアとアモルファス化されていないエリアの間にトレンチが形成されない限り、（第１の結晶配向で）下地基板から開始する現象と、（もう１つの結晶配向で）隣接エリアから開始する現象という２つの矛盾する再結晶化現象が観察されることが記されている。

【0013】

固相再結晶化に関するこの原理は、特にコストの点で、エピタキシャル技術に対して重要な利点を有すると思われるが、したがって、製作に混合層を使用することは、他のエリア付近で最初にアモルファス化されたエリアのマイクロ構造の正確なコントロールを達成しないことは明らかである、つまりトレンチが隣接エリア間に提供されない限り、混合層の初期アモルファス化エリアの最終形状は、「他の」エリアから開始する接線再結晶化と、下地基板から開始する垂直再結晶化との矛盾に左右され、このことは不本意な台形をもたらす恐れがある。より一般的には、混合層が、下部および上部縁に関して他のエリアと実質的に同じ形状および／または同じ構造を有することを保証できることが重要である。

【0014】

上記参照された技術は、混合層が表面上にあるハイブリッド基板の生成に関することに留意されたいが、混合層が、実際に結晶性である別の層の下に埋め込まれた層であるハイブリッド基板を生成可能であることもまた有用であることは明らかである。

【先行技術文献】

【特許文献】

【0015】

【特許文献1】国際公開第２００４／０５９７１１号パンフレット

【特許文献2】米国特許出願公開第２００６／０１６６４６１号明細書

【特許文献3】欧州特許第１９２３９１２号明細書

【特許文献4】米国特許出願公開第２００８／００７９１２３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0016】

本発明の主題は、各群のエリアが、良好にコントロールされた形状にしたがって特定の結晶性を有する所定の材料からなるように（結晶配向の点および／または格子パラメータの点では、アモルファス形状はここでは結晶形状と同じく取り扱われる）、下地基板と、複数の群の異なる隣接エリアから形成された混合層とを含むハイブリッド基板を簡単かつ確実に生成する方法である。エリアの群の数はしばしば２つであるが、場合によっては、３つ（以上）の異なる配向のうちの１つを有するエリアを含むこのような層を所定の方法で取得可能であることが有用であることは明らかである。

【課題を解決するための手段】

【0017】

したがって、本発明は、ハイブリッド基板生成方法を提案しており：
少なくとも１つの層が第１の材料による単結晶性である第１の基板が準備され、
第１の基板は２つの基板部分に分離され、この分離は２つの表面部分の２つの表面を自由にし、この結晶軸は分離の際に完全に一致し、
仮基板が、これらの２つの表面部分の前記第１の表面上に、少なくとも１つの第２の材料の第１のエリアに形成され、かつアモルファスの第３の材料の第２のエリアに隣接する混合層を形成することによって準備され、異なる組成および／または結晶性を有するこれらの第２のエリアが第１のエリアに対して形成し、この仮基板の自由表面の少なくとも一部を形成し、
少なくともこれらのアモルファスエリアへの分子接合によって、むき出しにされた第１の基板の表面部分の前記第２の表面がこの仮基板に接合され、第１の表面部分と同じ結晶配向を有し、
２つの表面部分の共通の結晶配向にしたがって、アモルファスエリアの少なくとも一部の固相再結晶化を第１のエリアに対して選択的にもたらすように適合された熱処置が少なくとも混合層に適用される。

【0018】

表面部分は有利には、単結晶層内に平行な面を有する。

【0019】

有利には、剥離（ｆｒａｃｔｕｒｅ）を招く前に、有利には既に弱体化されたエリアに沿って、位置決めマークが、剥離層に対して付与された相対的構成にしたがって、剥離エリアのいずれかの側（したがって、この剥離時に有利なこの弱体エリアのいずれかの側）に位置付けされるように適合された第１の基板に生成され、第２の表面部分は、この第２の部分を位置付けした後に仮基板に接合されるため、位置決めマークは、前記混合層に対する前記所与の相対的構成である。実際この所与の相対的構成は、この剥離層（したがってこの混合層）に直交して面するこれらのマークの位置付けに対応する。このことは、２つの表面部分が、剥離前および接合後に同じ相対的配向であることを保証するのに寄与する。これらのマークは、単純なビジュアルマーカーまたは凹部、溝または他の局所的形状修正であってもよい。

【0020】

同様に有利には、第２の表面部分の接合後、表面部分の少なくとも１つ（または両方）が混合層から少なくとも部分的に除去され、これによって混合層は、この除去によるむき出しの表面に対して、所定の深度、場合によっては深度ゼロになることが可能である。この除去は、表面部分と、混合層の少なくとも部分的に再結晶化されたエリアとを分離させることによって、または機械的および／または化学的薄型化によって実行可能である。

【0021】

したがって本発明は、下地基板（混合層が形成された初期基板の部分）からだけではなく、（場合によっては一時的にのみ）分子接合によって取り付けられた基準層（初期基板のもう一方の部分）からもアモルファスエリアの再結晶化をもたらすことを教示することに留意されたい。この下地基板およびこの基準層が同一の出発基板から生成され、また第２の表面エリアを接合する際に、（もしあれば、分離前に生成された位置決めマークの位置合わせによって）分離前と同じ配向で混合層のいずれかの側に組み立てられた、分離によって生じた対向面であるとすると、本発明は、下地基板からと、被覆基準層から互いに遭遇するアモルファスエリアの選択的再結晶フロントにおける（組み立て平面の内外両方における）結晶のミスアライメントの危険性を最小化する。

【0022】

２つの表面部分は有利には、「Ｓｍａｒｔ Ｃｕｔ（ＴＭ）」技術として知られている技術によって、単結晶層内の所与の深度で出発基板を壊れやすいものとすることによって、例えば水素イオンやヘリウムイオンなどのイオンを注入することによって、場合によっては、熱的および／または機械的エネルギを印加して注入エリアの分離をもたらす前に（有用である場合）キャリア基板に接合することによって得られる。この分離には任意に、このようにむき出しになった表面を研磨するステップが続くことが可能である。

【0023】

本発明は、アモルファスエリアをこの厚さ全体にわたって再結晶化する必要がなく、つまり、２つの再結晶化フロントがあるということは、再結晶化されていないアモルファス層が半分ほど残っているとしても、これらのエリアが混合層の両側の２つの表面部分付近で同様に再結晶化されることを保証する。再結晶化は、表面部分の一方の全部または一部の除去前または除去後に別のアニーリングによって継続可能である。

【0024】

ハイブリッド基板のシード層を形成する基準層が分離によって除去されるため、この基準層が、新たな分離／ハイブリッド基板形成サイクルに使用可能であることに留意することは興味深い。

【0025】

明らかに、結晶シード層が分離による除去前に一時的にのみ固定される必要がない場合ア、接合界面での分離またはこの付近の剥離による再結晶後にこの層の混合層からの分離が行われることは有利であり、こういう理由で、有利には、界面の機械的強度が意図的に削減されるか、結晶シード層の機械的強度がこの接合界面付近で意図的に削減されるかのいずれかである。しかしながら、懸念されている事項とは反対に、このような弱体化または脆弱化は、界面全体の再結晶化に対してシード層の機能を効果的に達成する基準層を妨げないことは明らかである。

【0026】

再結晶化処置などの熱処置ゆえに通常生じる連結にかかわらず接合エネルギを削減する目的でこのように接合界面を劣化させることは、特に、分子接合によって接合されることになる面の一方および／または他方を粗化する処置によって実行可能であり、実際的理由としては、少なくとも基準層の自由表面を粗化することが有利であるからである。

【0027】

このようにして得られた粗さは有利には０．１ｎｍから１ｎｍのＲＭＳであり、（例えば５ミクロン×５ミクロンの面積に対して原子間力測定（ＡＦＭ）によって判断されるように）例えば０．２ｎｍ程度のＲＭＳである。この粗化は有利には、水、水酸化アンモニウムおよび過酸化水素水の溶液（７０℃１５分間で１：１：５の比率のＨ２Ｏ、ＮＨ４＋／ＯＨ−およびＨ２Ｏ２）において、例えば少なくとも単結晶シリコン層の場合にはエッチングによって得られる（当業者にとって、エッチングされる材料ごとに適切な溶液を選択する方法は明らかである）。

【0028】

接合される層の粗さを修正するのではなく、この表面が伝播される結晶情報を保有することによって、したがって結晶シード層の再結晶化を実行できれば、犠牲層はこれらの２つの表面間に提供可能である。例えば、この犠牲層は、結晶シード層上にエピタキシャル成長された合金、例えばＳｉ_ｘＧｅ_{（１−ｘ）}であってもよく、この場合単結晶シリコン結晶シードを使用してシリコンのアモルファス部分を再結晶化する必要があり、この層は臨界厚さより薄くなければならない（ＳｉＧｅが下地シリコンの格子パラメータに伴って増大し、したがってシリコンの結晶情報を保存することができる最大厚さであり、ＳｉのＳｉ_０．８Ｇｅ_０．２についての通常の厚さ限度は５ｎｍである）。接合および再結晶化アニーリングの後、分離を得るためには、例えば機械的レベリングによってあるいは結晶シード基板に事前に生成された埋め込み型の脆弱エリアを剥離することによって、結晶シード基板の大部分を排除することで十分であり、この後には、当該技術分野で知られている任意の適切なタイプの１つ以上の選択的攻撃解決策が、もしあれば、残渣の結晶シード部分、次いでＳｉＧｅの犠牲層を排除するために用いられる（シリコンに対してＳｉＧｅを選択的にエッチングする当該技術分野で知られている解決策は、例えばＨＦ／ＨＮＯ３である）。

【0029】

分離を容易にするために、熱再結晶化バジェットもまた制限可能である（これは同時に接合界面を強化する傾向がある）。例えば、アモルファスエリアの小部分のみ、実際には接合界面から開始するこの厚さの一部のみが再結晶化可能であり、再結晶化処置の適用時間を制限し、次いで（接合界面が適度な強度を有する限り）分離によって継続し、次いで相補的な熱バジェットを適用することによってアモルファスエリアの再結晶化を継続および完了させる。このことは事前分離の熱バジェットを制限し（したがって構造が分離可能になることを保証し）、結晶情報を「他方の側から」接合界面を介して転送する。熱バジェットの概念は、処置の温度およびこの期間の両方を包含していることを想起されたい。

【0030】

第１の処置が、アモルファスエリアの一部のみ（実際は厚さの一部）の再結晶化をもたらすように適合されており、かつ分離後の第２の熱処置（または２つ以上の熱処置）の適用がこれらのアモルファスエリアの再結晶化を継続および完了させるように適合されている２つの処理ステップのこのような再結晶化はまた、分離が実行される場所にかかわらずエネルギ利点を有するが、それは、相補的な熱処置が結晶シード層に適用される必要がないからである。

【0031】

明らかに、有利ではあるが、再結晶化が、再結晶化されるエリアの厚さの同一部分全体すべてにおいて得られる必要はなく、結晶化されるこれらのエリアの部分が、分離後の熱処置中にエリアの残りの部分に対する結晶シードとして作用するのに十分大きいことが必要である。

【0032】

基準層を機械的に弱体化させる一方法は、界面付近で層の少なくとも一部を多孔質にすることである。事実、界面の極めて近くで剥離を可能にすることにこれは有利であるが、この多孔質エリアはこの界面に直接隣接している必要はない。明らかに、分離が界面からの一定距離で生じる場合、標準的な機械的および／または化学的および／または熱的研磨処置が、多孔質層の剥離後に基準層の残渣を排除可能である。

【0033】

基準層は、「Ｓｍａｒｔ Ｃｕｔ（ＴＭ）」技術として知られている技術を使用して、イオン注入によって所与の深度で代わりに壊れやすくされてもよい。このような注入は有利には接合前に実行され、注入によって得られる弱体化は再結晶化熱処置中に成長可能である。分離はその後、この壊れやすい層で生じる。

【0034】

この基準層は好ましくは、数ナノメートルから数百ミクロンの厚さを有する。

【0035】

初期基板の第１の構成材料（したがって、下地基板およびこの基準層の第１の構成材料）は有利にはアモルファスエリア（第３の材料）と同じであり、この効果は、アモルファスエリアが、この材料について通常の格子パラメータにしたがって再結晶化するということである。それにもかかわらず、例えばストレス状態でこれらのアモルファスエリアを再結晶化する必要がある場合、アモルファスエリアとは異なる材料をこの初期基板に選択可能であり、例えば、基準層に対して緩和Ｓｉ_０．８Ｇｅ_０．２を使用することは、ストレス状態のシリコンのアモルファスエリアを再結晶化することに寄与する。

【0036】

第１のエリアの第２の構成材料は有利には、酸化物、窒化物、アルミナ、炭素などのアモルファス材料、または（「高誘電」材料と称される）高誘電定数を有する他の材料であってもよく、この点に関しては、酸化物および窒化物はしばしば、（もしあれば）極めて高い再結晶化温度および結晶相変化温度を有するため、第２のエリアを再結晶化するための熱処置は、アモルファス状のこれらの酸化物や窒化物エリアの再結晶化をもたらすには、少なくとも場合によっては、これ自体では不十分な可能性があることに留意されたい。代替的に、第１のエリアの第２の構成材料は、シリコンなどの結晶性（単結晶性または多結晶性）材料や、ゲルマニウムやシリコンゲルマニウム合金、ＳｉＣなどのシリコン合金、元素周期表のＩＩＩ族およびＶ族（例えば、ＧａＡｓ）、またはＩＩ族およびＶＩ族の元素の合金、ダイアモンド、石英、ＬｉＴａＯ３、ＬｉＮｂＯ３などの任意の他の半導体材料であってもよい。当然、横方向再結晶化現象が縦方向再結晶化を妨害しないことに注目することは、この状況では特筆すべきである。これは、格子パラメータがかなり異なる場合には、当然生じ得るが、そうでない場合は、例えばアモルファス材料で任意に充填されたトレンチによって結晶コンタクトを防止するのが望ましい。しかしながら、この横方向再結晶化は、その範囲が事前に平面化されていれば、問題ではない（例えば、アモルファスエリアが厚さよりも幅広い場合、縦方向再結晶化は、横方向再結晶化がそれほど進行しないうちに完了する。２つの再結晶化フロントの接続は、必要ならば、任意に除去可能である）。

【0037】

第２のエリアの第３の構成材料は、シリコン、あるいはゲルマニウムやシリコンゲルマニウム合金、ＳｉＣなどのシリコン合金、元素周期表のＩＩＩ族およびＶ族（例えば、ＧａＡｓ）、ＩＩ族およびＶＩ族の元素の合金、またはダイアモンド、石英、ＬｉＴａＯ３、ＬｉＮｂＯ３などの任意の他の半導体材料から選択可能である。

【0038】

したがって、混合層は特に、エリアに応じて、２つ（以上）の所定の結晶配向の一方または他方を有する単一材料で生成可能である。これは有利には、エリアに応じて、例えば＜１００＞または＜１１０＞配向を有する混合シリコン層である。明らかに、この場合は、横方向再結晶化現象が縦方向再結晶化を妨害しないことに注目することが望ましい。例えば、アモルファス材料で任意に充填されたトレンチを生成することによって結晶コンタクトを防止し、少なくとも、この横方向再結晶化を考慮して、後者の場合にはこれらの基板の最終適用を妨害しないことが有用である。

【0039】

混合層が種々のエリアで同一材料で生成される場合、アモルファスの第２のエリアの形成は、基準層とは異なる（つまり、第１のエリアが混合層の生成終了時に有する）結晶配向を有する初期単結晶層内にアモルファスエリアを提供することによって実行可能である。

【0040】

しかしながら、アモルファスの第２の層はまた、（後の第１のエリアの結晶性を有する）単結晶層にキャビティを掘削してから、これらを新たな材料で充填することによって形成可能であり、これは、異なる結晶配向のみではなく異なる構成材料を有するエリアによって混合層が生成可能になるという具体的な利点を有することが明らかである。アモルファスエリアを堆積によって形成することは、混合層の残りの部分と同じ材料で生成されるとしても、隣接層から開始するアモルファス層の再結晶化の低下につながるという利点を有することができ、堆積によるアモルファスエリアの形成は、アモルファス化よりもかなり低い、これらの隣接エリアとの結晶適合性を引き起こす。

【0041】

アモルファス材料はオーブンにおいて（直径が数十センチメートル、例えば３０ｃｍのディスクであるため、ウェーハとも称される）複数の基板に堆積可能であることに留意されたい。これは、したがって、知られている収集処置であり、適度なコストで確実かつ高速な生成をもたらし、このことは、エピタキシャル技術と比較してかなりの利点を構成可能である。

【0042】

第２のエリアがアモルファス化によって生成されても、アモルファス材料の堆積によって生成されても、混合層のエリアは有利には、この層と等しい厚さを有するため、第１の基板の自由表面はそれ自体混合される。代替的に、混合層の第１のエリアは、この混合層の厚さの一部のみを介して連続電気的絶縁層から延びており、アモルファス材料は、これらの第１のエリアに隣接するだけではなく、これらの上方にもある、すなわち、したがってアモルファス材料は第１のエリアと、第２のエリアの対応部分の上方にあるため、第１の基板の自由表面の全体沿って連続して延びており、このような構成は、第１の基板が、第１のエリアの材料で形成された第１の層から形成され、キャビティが、この第１の層の全厚に掘削され、かつアモルファス材料がこれらのキャビティに第２のエリアを形成するように、第１および第２のエリアのすべての上部に所与の厚さに堆積されている状況に対応する。

【0043】

上記のように、第２の材料（混合層の第１のエリアの構成材料）は、特に「高誘電」材料の場合にそれ自体アモルファスであってもよく、アモルファスの第２のエリアの選択的再結晶化は、第２の材料のかなりの再結晶化をもたらすのには不十分な再結晶化温度および期間の選択、および／または、再結晶化について判断可能な任意の結晶シードから一定の距離にこのアモルファス材料を維持するように混合層のエリアを生成する場合に形成されたバリア層の有無によって生じ得る。

【0044】

有利には、分子接合は疎水性であり、接合表面間の界面における酸化物の形成を防止する（このような疎水性接合の条件は当業者には知られている）。それにもかかわらず、親水性、または親水性／疎水性であっても接合は可能である。

【0045】

再結晶化熱処置は有利には、使用される材料に応じて２００℃から１３００℃（両端値を含む）、好ましくは３５０℃から８００℃の温度で実行され、これらの材料に応じて、処置の期間は通常、１秒の数分１秒の１から（特にアモルファスシリコンの場合）数時間である。

【0046】

少なくとも結晶化部分において、分離によって混合層から結晶シード基準層を除去することは、ツール（例えば、ブレード）や流体（特にガスや水）の機械的挿入によって、あるいは（少なくとも部分的に多孔質にされている場合、またはイオンが注入されている場合は）結晶シード層によって（またはこの中に）構成されている少なくとも壊れやすいエリア内で音波によって、あるいは（その接合エネルギが小さい場合）接合界面によって実行可能である。

【0047】

この除去は、機械的および／または化学的研磨による薄型化によって等しく得られることが可能である。

【0048】

もしあれば、結晶化部分における混合層および結晶シード層の分離後、熱アニーリングが有利にはこの混合層に適用されて、例えば再結晶化フロントに遭遇する場合、依然として存在する結晶欠陥をそこから排除する（このアニーリングは有利には、再結晶化が実行された温度より高い温度で実行される）。

【0049】

仕上げステップは、特に、例えば粗さに関して良好な表面状態を得るために、このように得られる構造に対して有用である。これらのテストは機械的化学的研磨、減圧アニーリング、真空アニーリングなどであってもよい。

【0050】

出発基板は均質であってもよく、この場合、表面部分は、基板の他の部分と同じ特性（組成および構造）を有する。しかしながら、この出発基板は、単結晶層が固定されるサポートから形成可能である。２つの表面部分に分離後、これらの一方は分子接合によってサポートに固定可能であり、例えば、均質なシリコンウェーハは、多数のサイクルによって、混合層が形成される基板を形成するためにサポートに固定されている薄膜（通常１ミクロン未満の厚さ）に分離可能であるのに対して、ウェーハの残りの部分は、分離されて、再度２つの部分に分離される前に、基準層として作用する。

【0051】

本発明の目的、特徴および利点は、非限定的例証として付与され、かつ添付の図面を参照した以下の説明から明らかになる。

【図面の簡単な説明】

【0052】

【図1】２つの部分への分離後に本発明のハイブリッド基板の生成に関与する目的の第１の、少なくとも部分的に単結晶性の基板の断面図である。

【図2】第１の準備ステップ後の、第１の基板の第１の部分を含む仮基板の断面図である。

【図3】一形状例による、混合層の形成後の仮基板の断面図である。

【図4】仮基板と、第１の基板のもう一方の部分との仮組み立ての断面図である。

【図5】再結晶化ステップ後のこの組み立ての断面図である。

【図6】第１の基板の２つの部分を分離する有利なステップの後のこの組み立ての図である。

【図7】第１の準備ステップの中間段階における仮基板の第１の例の断面図である。

【図8】第１の準備ステップの中間段階における仮基板の第２の例の断面図である。

【図9】第１の準備ステップの後半段階における仮基板の第２の例の断面図である。

【図10】混合層の形成および第１の基板のもう一方の部分への組み立て後の仮基板の第２の例の図である。

【図11】再結晶化および分離後の、図１０の組み立ての断面図である。

【発明を実施するための形態】

【0053】

図１から図６は、本発明の一実施形態の方法のステップの概略図である。

【0054】

図１は、少なくとも第１の層（ここでは全部）が単結晶である第１の材料の第１の基板１を表している。この基板は、例えば、当該技術分野で知られているディスク状ウエハである。

【0055】

この第１の基板１は、単結晶層において破線で概略的に表されている層２を弱体化させる処置を事前に受けている。この弱体化は、例えば、水素および／またはヘリウムイオンなどのガスイオンを注入することによるイオン注入処置によって取得可能である。代替的に、この弱体化は、基板１の層を多孔質にすることによって実行可能である。

【0056】

位置決めマーク３が、層２が弱体化される前または後に基板１に生成され、これらの位置決めマークは、この層に対する所与の構成でこの層のいずれかの側に位置付けされるため、次のステップの剥離によって生成される２つの結晶部分の面は正確に位置合わせされる。

【0057】

このために、有利にはウェーハの境界において、かつ略直径方向に対向する少なくとも２つの位置合わせノッチが、例えばエッチングによって生成可能である。図１に示されているように、これらのノッチは、壊れやすい層を通過するのに十分深く、したがってこれらは、分離されるこの層２のいずれかの側にある基板の部分で対向している。他の位置決めマーク、例えば基板１の縁部に生成され、かつ壊れやすい層のいずれかの側に延びる溝もまた使用可能である。

【0058】

この第１の基板は弱体エリア２に沿った剥離によって２つの部分１１および１２に分離され、このことは、この層の２つの表面部分の面をむき出しにし（本例では、基板は均質であるため、これらの表面部分はこの第１の基板すべてに延びる）、これらの表面部分は同一の単結晶エリアの剥離から生じるため、表面部分は同一の結晶構造を有し、位置決めマークがこれらの間の空間に対する同一構成（ここでは対面構成）になる場合には同一の結晶配向に戻ることができ、平行な面が接合される。以後、第１の表面部分の位置決めマークの部分、したがって第１の基板の第１の部分１１が３Ａと示されており、第２の表面部分の位置決めマークの部分、したがって第２の部分１２が３Ｂと示されている。

【0059】

上記のように、本例では、通常はシリコンである基板１は均質、つまり全体的に単結晶性である。代替的に、単結晶層はサポートによって搬送され、または２つのサポートで挟持される。結果として、分離後に得られる第１の基板の部分（両部分）のうちの１つは、むき出しにされた表面の直近においてのみ、したがって表面部分において単結晶材料を含む。

【0060】

一方の表面にほぼ平行な結晶性平面と、他方の表面平面との間の全角度（＜１０^−５°）の場合に研磨処置がそれほど多く変更しなければ、この研磨処置は、むき出しにされている表面の一方または両方の表面に適用可能である。

【0061】

図２は、仮基板を準備する第１のステップの結果を表しており、これは、基板１の剥離によって得られる複数部分のうちの１つ、ここでは部分１１における第１の群のエリア１３を示しており、剥離によってむき出しにされている部分１１の表面は、エリア１３の取り付けを容易にするために、当該技術分野で知られている処置を受けている可能性がある。これらのエリアは第２の材料であり、これは、組成および／または結晶構造および／または結晶配向の観点からは、第１の基板と異なり、したがって下地部分１１とも異なる。本発明の好ましい実施形態では、これらのエリアは、ＳｉＯ２の層を堆積およびエッチングすることによって生成される。

【0062】

図３は、第１のエリア１３に隣接し、かつ、組成および／または結晶構造および／または結晶配向の観点からは第１のエリア１３の第２の構成材料とは異なる第３の材料で生成された１群の第２のエリア１４の部分１１における形成につながる第２の準備ステップの結果を表している。これらの第２のエリア１４はアモルファスである。

【0063】

これらの第２のエリア１４は、仮基板の自由表面の少なくとも一部を形成する。図３の例において、エリア１４は、エリア１３を超えて上方に、かつ相互に横方向に延びており、エリア１３をカバーする連続層を形成し、したがって、アモルファスエリアが仮基板の自由表面の全体を形成することに注目する（言い換えると、仮基板の自由表面の全体がアモルファス材料からなる）。

【0064】

例証として、第１の基板がシリコンである上記場合において、第１のエリア１３はＳｉＯ２であり、アモルファス層の構成材料はシリコン（代替的にはシリコン合金、通常はシリコンゲルマニウム合金）である。

【0065】

図４に示されているように、表面の準備後、もしあれば、第１の基板の他の部分、つまり部分１２の剥離によってむき出しにされた面のアモルファスエリアのうちの少なくとも１つへの分子接合が続く。この第２の部分１２が、分離中にむき出しにされた表面の平面に含まれる第１の表面部分、したがって部分１１と同じ結晶配向を可能な限り正確に有する点を考慮して、この接合は実行される。このために、位置決めマークは剥離前、つまり表面部分が使用可能な場合に生成されているため、マーク３Ａおよび３Ｂは、むき出しになった面の角度配向に応じたものであって、それらの分離に応じてはないため、剥離によってむき出しにされた面に単に平行な混合層に対するオリジナル構成（明らかにこの相対的構成は重要である）を取り戻し、また２つの表面部分の結晶配向の同一性はあってもなくてもよい。同一の結晶配向を得るための２つの表面部分の正確な位置決めは、単に可視的にも、特に、各表面部分がそれらの分離と固定の間に混合層のいずれかの側で被る操作が記憶される場合には、掘削またはエッチングされた位置決めマークの有無に関係なく得られることが可能であることは、同様に明らかである。

【0066】

選択的に第１のエリア１３に対して、アモルファスエリア１４の少なくとも一部の固相の再結晶化をもたらすように適合された熱処置が、少なくとも、エリア１３および１４（場合によっては、３つ以上の群のエリアが第１の基板の２つの部分１１と１２の間に形成されている場合には他のエリア）によって形成された混合層に適用され、明らかに、この再結晶化は、２つの部分１１および１２に共通の結晶化構造にしたがうのみでなく、それらの共通の結晶配向にもしたがって実行され、この効果は、部分１１および部分１２からそれぞれ開始する再結晶化フロントが接合するまで再結晶化が継続する場合、これらのフロントのいずれかの側に完全な継続性があるということである。他方、アモルファスエリアのすべてに影響するポイントまで再結晶化が実行されない場合、熱処置が少なくとも、非再結晶化中間部分に対する再結晶化アモルファスエリアの高低部分の近似対称につながることがそれでもなお明らかであり、このことは特に、それらの上部および底部の再結晶化アモルファスエリアの形状の良好なコントロールにつながる。

【0067】

再結晶化が完了すると、図５の構成は、層１１および１２の再結晶化のために一方では層１１および１２と、再結晶化アモルファスエリアとの間のフロンティアが実際に平滑化されている点を除いて、このように得られる。他方、再結晶化フロントのいずれかの側の再結晶化部分間の継続性のために、後者は実際には不可視である。

【0068】

（アモルファス構造を含む）これらのエリア１３の結晶構造を大きく変更しないように再結晶化が実行されるという意味で、第１のエリア１３に対して再結晶化が選択的に実行されることに留意されたい。これは特に、エリア１３よりエリア１４においての方がかなり重要な効果を有する処置温度および期間を選択することによって、あるいは、エリア１３を準備する場合に、隣接材料の構造に準拠した任意の再結晶化を最小化するように適合された層を再度提供することによって実行可能である。

【0069】

必要な場合、好ましくは、分離によって、ここでは混合層と層１２の間の接合界面における分離によって、少なくとも部分的に再結晶化されているエリアに対する表面部分１１または１２の１つにリフティングをもたらすことで足りる。

【0070】

混合層は通常、１ミクロン未満、例えば（エリア１３の上部の層を含まない）６０ｎｍ程度の厚さを有する。

【0071】

ここで検討されている例では、第１の基板の部分１１はそれ自体により混合層のサポートを構成しているが、この部分１１はほぼ１ミクロンの数分の１足らずの厚さの薄層にすぎないことが明らかであり、これをサポートに取り付けて、自己サポート結合を得ることが適切であり（これを達成するためには少なくとも７００ミクロンの厚さが必要であると多くの場合思われている）、この場合、仮基板はこのサポートを含んでおり、薄膜は第１の基板および混合層に由来する。

【0072】

同様に、ここで検討されている例では、第１の基板の部分１２は、それ自体によって場合によっては一時的に仮基板に接合されている基準層を構成する。代替的に、この部分もまたサポートに取り付け可能である。

【0073】

明らかに、この部分１２は、結晶化エリアからの分離後、次いで新たなサイクルで層１１として作用する薄層をそこから用いることによって、新たな混合層生成サイクルに対して再度使用可能である。

【0074】

反対に、「トップダウン」再結晶化の結晶シードとして、混合層の自由表面に層を接合する前に、サポートに取り付けられている層を切断する上記「Ｓｍａｒｔ Ｃｕｔ（ＴＭ）」技術を使用することによって、層１２の一部のみが使用されてもよい。

【0075】

この層は、もしあればこのサポートと合わせて、通常（３００ｍｍの直径に対して）７７５ミクロンの厚さを有するため、操作可能である。

【0076】

図７は、第１の基板の剥離によって得られる表面部分１１上の、後の第１のエリアの材料からなる層１５上に不連続マスク１６を堆積することによって混合層を準備する一例を概略的に示している。このマスクは、後の第１のエリア１３に対応するエリア１５Ａをカバーする。マスク１６を介してエッチングすることによって、層１５はエリア１５Ｂにおける層１１まで掘削され、アモルファス材料は、次いでこれらのキャビティを充填し、さらにはすべてをカバーする任意の適切な知られている手段によって堆積可能であり、図３の構成に達する。

【0077】

図７以降の図では、位置決めマスクは、簡潔にするために省略されている。

【0078】

代替的に、エリア１３および１４は、同じ組成および異なる結晶構造（あるいは少なくとも２つの異なる結晶配向）を有することを意図されている場合、マスクされていないエリア１５Ｂはイオン注入によってアモルファスにされる（この場合、アモルファス材料は、上部ではなくエリア１５Ａの側面にのみ延びる）。

【0079】

明らかに、マスク１６は、当業者には完全に明らかであるように、多数の基本ステップで形成可能である。一般的に、このマスクは、当該技術分野で知られているマイクロリソグラフィック動作によって形成される。これらは有利にはフォトリソグラフィックマスキング動作である。

【0080】

マスクの排除は、第１の基板の他の部分が接合可能な欠落層の上部表面を開放する。

【0081】

図１から図５の例では、この段階でこのようにして得られた混合層が、異なる厚さを有する群のエリア１３および１４を含むことに留意されたい。要件に応じて、任意の充填ステップが次いで混合層を得るために実行可能であり、この場合、初期均質層のエリアがアモルファスにされる上記場合と、エリア１３および１４が同じ厚さを有する。代替的に、通常イオン衝突（例えばＳｍａｒｔ Ｃｕｔ（ＴＭ）技術）による弱体化ステップが、第１のエリアの上部の連続層内で実行可能であり、このことは、このような排除が必要な場合に、薄型化プロセスによってこの連続層を排除する必要性を回避する。

【0082】

再結晶化をもたらす目的の熱アニーリングは、例えば、２００℃から１２００℃の０．５℃／分の温度傾斜であってもよい。

【0083】

接合界面における分離による分離取得は、熱処置中の再結晶化に対して基準層１２が結晶シードのように作用することを保証するのには十分であるが、基板、特に混合層の劣化なしにこの再結晶化後の分離を可能にするにはかなり弱い機械的強度を生成する材料を接合していることを想定している。再結晶化処置は、分子接合を強化するのに十分高い温度で実際実行される熱処置であり、分子接合動作条件に関する妥協点について判断する際に考慮されるべきであるという結果を伴うことが想起されるべきである。

【0084】

基準層の表面および混合層の表面を準備して、平坦さ、粗さおよび化学的性質の観点から、これらを矛盾のないものにするための多数のタイプの処置（化学的、熱的、プラズマ、機械的など）が当業者には明らかであり、このような分子接合ステップは、良好な再結晶化に向けた結晶化情報の伝播と両立する「分離可能な」界面につながる。

【0085】

例えば、この粗化は、得られる粗さが０．１ｎｍから１ｎｍのＲＭＳになるように実行される。

【0086】

これには、ハイブリッド基板が適用しようと意図していた処置後に界面を分離することによって、むき出しの表面を用いる表面処置（化学的および／または熱および／または機械的など）が任意に続く。

【0087】

ここに示されていない変形例では、この表面処置は、混合層またはサポート基板の厚さを削減する目的の薄型化処置に取って代わられてもよい。

【0088】

別の変形例では、結晶シード層１２は、分離界面の外側に後の分離を位置付けるために、適切なイオン注入によって事前に弱体化される（この分離はまた、連続層が保存される必要がない場合には、混合層の表面を形成するこの連続層に限定可能である）。

【0089】

明らかに、図５の再結晶化（ここでは図６の分離も適用可能）を受けた後の図３の仮基板は、代替ＳＯＩエリアおよび垂直導電エリアを有する混合基板になっている。

【0090】

同様に２群ではなく３つ（以上）の群のエリアを有する混合基板が準備可能であることが明らかである。

【0091】

（使用される場合には）少なくとも分離前に再結晶化が完了される必要はないことが述べられた。したがって、再結晶化の熱アニーリングは、界面からのアモルファスエリアの厚さの一部、場合によっては小部分の再結晶化をもたらすのに十分な第１のステップを含む２つ（以上）のステップで実行可能である。分離後、アモルファス層の残りの再結晶化は、アモルファスエリアの残りの結晶シードとして再結晶化部分を使用する１つ以上のステップで得られることが可能である。第１のステップは、例えば、上記よりも急な傾斜である。

【0092】

特に２ステップでの進行は全熱エネルギを削減することが明らかである（第２のステップは、分離後、層１２はもはや関係ないため、第１のステップよりも小さな質量を有する）。

【0093】

上記例では、第１のエリア１３はＳｉＯ２である。これらは、代わりに酸化物、窒化物、アルミナ、炭素、または（高誘電定数を有する）「高誘電」材料などの他のアモルファス材料であってもよい。

【0094】

第１のエリアは、同様に、エリア１４とは異なる、あるいは逆に異なる結晶配向の再結晶化エリア１４と同じ結晶材料であってもよい。結晶材料はシリコンや、ゲルマニウム、シリコンゲルマニウム合金、ＳｉＣなどのシリコン合金、元素周期表のＩＩＩ族およびＶ族（例えば、ＧａＡｓ）やＩＩ族またはＶＩ族の元素の合金などの任意の他の半導体材料、あるいはダイアモンド、石英、ＬｉＴａＯ３、ＬｉＮｂＯ３などを含む。この場合、これらの第１のエリア１３と、下地エリア１４の材料の連続層との間の界面からの第１のエリア１３の結晶構造にしたがった再結晶化を制限するために、適切ならば、再結晶化後に混合層を薄型化する時点で排除可能な薄型アモルファス層（例えばＳｉＯ２）がエリア１３に堆積可能である。

【0095】

明らかに、（アモルファス構造が適用可能な）結晶構造に関係なく、エリア１３に対して選択的にエリア１４の再結晶化をもたらす熱処置には多数の方法があり、エリア１３とエリア１４を分離するトレンチを提供することがさらに有利なことであり、これらのトレンチは、アモルファス材料で任意に充填されてもよい。

【0096】

図８から図１１は、第１のエリア１３が結晶性の場合、第１のエリア１３からの下地再結晶化を回避する図１から図５（または図６）の一般的方法を具現化するための別の仕様を表している。

【0097】

本例では、第１の基板は、＜１００＞配向の単結晶シリコンである。第１の基板の分離によって得られる部分のうちの１つが、任意の組成、例えば（場合によっては熱酸化物層でカバーされている）多結晶シリコンのサポート１１０に取り付けられている層１１１である。

【0098】

例えば注入および剥離によって、その一部が後の混合層の一部を形成する層１１２がこの層１１１に移送され、上記例のうちの１つのように、これは＜１１０＞配向の単結晶シリコンである。

【0099】

図７とは異なり、図８に概略的に示されている第１の準備ステップは、結晶性を変更するためのエリア１１２Ｂをカバーする第１の不連続マスク１１４の形成を含んでおり、さらに、この第１のステップは、マスクされていないエリア１１２Ａを薄くする工程を含む。当然、図８において層１１２の初期厚さの約半分の削減に対応するこの薄型化はより適度なものであってもよい。

【0100】

図９は、マスク１１４の排除に伴って、結晶配向を有する目的のエリア１１２Ａをカバーする不連続の第２のマスク１１５が形成され、かつマスクされていないエリアがアモルファスにされる第２のステップを概略的に示しており、図８の第１のステップを考慮すると、これらのエリアは、マスクされたエリア１１２Ａの厚さ（層１１２の初期厚さ）よりも大きな厚さでアモルファスにされる。マスク１１５は次いで除去され、これらの種々のマイクロリソグラフィステップはそれら自体当業者に知られている。

【0101】

この段階で、第１の基板は、アモルファスにされて、かつ結晶性に関しては変化していないエリア１１２Ａに対して突出するエリア１１２Ｂを含んでおり、トレンチは有利には、結晶性の観点からエリア１１２Ａおよび１１２Ｂを分離させるために、これらのエリア１１２Ａと１１２Ｂの間に形成される（これらのトレンチは空であってもよく、あるいは別のアモルファス材料を含んでもよい）。

【0102】

もしあれば位置合わせマスクによって（図示せず）、仮基板を第１の基板の第２の部分１２０と接触させて位置付けることは、アモルファスにされたこれらのエリアの自由表面を介してのみ実行されることは明らかであり（図１０参照）、このことは、再結晶化の熱アニーリング中に第１のエリア１１２Ａと基準層１２０の対向表面における不要な反応を回避する（図１０）。さらに、このことは、部分的に再結晶化されている仮基板からの部分１２０の後の分離を容易にする（図１１参照）。

【0103】

同じ任意の動作が、次いで第１の例のように実行可能である。実際、エリア１１２Ａおよび１１２Ｂの自由表面間のレベルの差を補償するための研磨（または任意の他の平滑化処置、例えばＨ２アニーリング、真空アニーリングなど）が望ましく、それにもかかわらずこの差が活用されること、例えばコンポーネントまたはコンポーネントの一部を生成することが可能である。

【0104】

したがって、本発明のこの第２の実施形態は、再結晶化されるエリアに分子接合が制限されることが第１の実施形態と異なり、これは、それらの結晶性を保有するエリアを保護する目的である。

【0105】

第１の例のように、再結晶化アニーリングは、分離ステップによって分離される２つのステップで実行可能である。

【0106】

上記のように、任意の適切なタイプの（化学的、熱的、プラズマ、機械的など）、仮基板の自由表面を準備する任意のステップが、この自由表面を、第２の基板１２０との分離可能な分子接合と矛盾しないものとするように実行される。

【0107】

ハイブリッド基板は、特に、（配向＜１００＞のエリアにおける）ｎＦＥＴタイプおよび（配向＜１１０＞のエリアにおける）ｐＦＥＴタイプの電界効果トランジスタの同時生成を可能にする方法で得られる。

【0108】

明らかに、２つの基板間の界面の機械的強度の良好なコントロールを得ることは、ここでは、この接合界面において、第１の基板が単一の均質材料から全体的に形成されるということによって容易にされる。

【0109】

上記のように、再結晶化は多数のステップで実行可能である。

【0110】

参考文献
参考文献１：Ｙａｎｇ，ｌｅｏｎｇ，Ｓｈｉ，Ｃｈａｎ，Ｃｈａｎ，Ｃｈｏｕ，Ｇｕｓｅｖ，Ｊｅｎｋｉｎｓ，Ｂｏｙｄ，Ｎｉｎｏｍｉｙａ，Ｐｅｎｄｌｅｔｏｎ，Ｓｕｒｐｒｉｓ，Ｈｅｅｎａｎ，Ｏｔｔ，Ｇｕａｒｉｎｉ，Ｄ’Ｅｍｉｃ，Ｃｏｂｂ，Ｍｏｏｎｅｙ，Ｔｏ，Ｒｏｖｅｄｏ，Ｂｅｎｅｄｉｃｔ，Ｍｏ，Ｎｇによる「Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ ＣＭＯＳ Ｆａｂｒｉｃａｔｅｄ ｏｎ Ｈｙｂｒｉｄ Ｓｕｂｓｔｒａｔｅ Ｗｉｔｈ Ｄｉｆｆｅｒｅｎｔ Ｃｒｙｓｔａｌ Ｏｒｉｅｎｔａｔｉｏｎｓ」ＩＥＤＭ ０３−２００３出版 ｐｐ．４５３−４５６
参考文献２：Ｙａｎｇ，Ｃｈａｎ，Ｃｈａｎ，Ｓｈｉ，Ｆｒｉｅｄ，Ｓｔａｔｈｉｓ，Ｃｈｏｕ，Ｇｕｓｅｖ，Ｏｔｔ，Ｂｕｒｎｓ，Ｆｉｓｃｈｅｔｔｉ，ｌｅｏｎｇによる「Ｈｙｂｒｉｄ−Ｏｒｉｅｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ （ＨＯＴ）；Ｏｐｐｏｒｔｕｎｉｔｉｅｓ ａｎｄ Ｃｈａｌｌｅｎｇｅｓ」ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．５３，Ｎｏ．５，２００６年５月出版，ｐｐ．９６５−９７８
参考文献３：Ｙａｎｇ，Ｃｈａｎ，Ｋｕｍａｒ，Ｌｏ，Ｓｌｅｉｇｈｔ，Ｃｈａｎｇ，Ｒａｏ，Ｂｅｄｅｌｌ，Ｒａｙ，Ｏｔｔ，Ｐａｔｅｌ，Ｄ’Ｅｍｉｃ，Ｒｕｂｉｎｏ，Ｚｈａｎｇ，Ｓｈｉ，Ｓｔｅｅｎ，Ｓｉｋｏｒｓｋｉ，Ｎｅｗｂｕｒｙ，Ｍｅｙｅｒ，Ｔｏ，Ｋｏｚｌｏｗｓｋｉ，Ｇｒａｈａｍ，Ｍａｕｒｅｒ，Ｍｅｄｄ，Ｃａｎａｐｅｒｉ，Ｄｅｌｉｇｉａｎｎｉ，Ｔｏｒｎｅｌｌｏ，Ｇｉｂｓｏｎ，Ｄａｌｔｏｎ，ｌｅｏｎｇ，Ｓｈａｂｉｄｉによる「Ｓｉｌｉｃｏｎ−ｏｎ−ｉｓｏｌａｔｏｒ ＭＯＳＦＥＴｓ ｗｉｔｈ Ｈｙｂｒｉｄ Ｃｒｙｓｔａｌ Ｏｒｉｅｎｔａｔｉｏｎｓ」Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，２００６年出版
参考文献４：Ｙｉｎ，Ｓｕｎｇ，Ｎｇ，Ｓａｅｎｇｅｒ，Ｃｈａｎ，Ｃｒｏｗｄｅｒ，Ｚｈａｎｇ，Ｌｉ，Ｏｔｔ，Ｐｆｅｉｆｆｅｒ，Ｂｅｎｄｅｒｎａｇｅｌ，Ｋｏ，Ｒｅｎ，Ｃｈｅｎ，Ｗａｎｇ，Ｌｉｕ，Ｃｈｅｎｇ，Ｍｅｓｆｉｎ，Ｋｅｌｌｙ，Ｋｕ，Ｌｕｏ，Ｒｏｖｅｄｏ，Ｆｏｇｅｌ，Ｓａｄａｎａ，Ｋｈａｒｅ，Ｓｈａｈｉｄｉによる「Ｄｉｒｅｃｔ Ｓｉｌｉｃｏｎ Ｂｏｎｄｅｄ （ＤＳＢ） Ｓｕｂｓｔｒａｔｅ Ｓｏｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ （ＳＰＥ） Ｉｎｔｅｇｒａｔｉｏｎ Ｓｃｈｅｍｅ Ｓｔｕｄｙ ｆｏｒ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｂｕｌｋ ＣＭＯＳ」１−４２４４−０４３９−８／０６／＄２０．２２（Ｃ）２００６年出版 ＩＥＥＥ

【符号の説明】

【0111】

１ 第１の基板
２、１５、１１１、１１２ 層
３ 位置決めマーク
３Ａ、３Ｂ マーク
１１、１２ 表面部分
１３、１４、１５Ａ、１５Ｂ、１１２Ａ、１１２Ｂ エリア
１６、１１４、１１５ 不連続マスク
１２０ 基準層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】